JP2005294724A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005294724A JP2005294724A JP2004110867A JP2004110867A JP2005294724A JP 2005294724 A JP2005294724 A JP 2005294724A JP 2004110867 A JP2004110867 A JP 2004110867A JP 2004110867 A JP2004110867 A JP 2004110867A JP 2005294724 A JP2005294724 A JP 2005294724A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- hole
- chips
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 複数のチップ11a、11b、11cが積層されてなる半導体装置10において、互いに積層される上側チップ11cと下側チップ11aとの間を封止する絶縁層15と、この絶縁層15に設けられたスルーホール16と、このスルーホール16内に充填される導通部材17とを備え、前記導通部材17が前記上側チップ11cと前記下側チップ11aとを電気的に接続するように構成する。
【選択図】図1
Description
先ず、本発明の第1実施形態について説明する。図1は、本発明の第1実施形態における半導体装置の概略構成例を示す模式図である。
次に、本発明の第2実施形態について説明する。ただし、ここでは、上述した第1実施形態との相違点についてのみ説明する。図4は、本発明の第2実施形態における半導体装置の概略構成例を示す模式図である。
Claims (4)
- 複数のチップが積層されてなる半導体装置であって、
互いに積層される上側チップと下側チップとの間を封止する絶縁層と、
前記絶縁層に設けられたスルーホールと、
前記スルーホール内に充填される導通部材とを備え、
前記導通部材が前記上側チップと前記下側チップとを電気的に接続するように構成されたことを特徴とする半導体装置。 - 前記導通部材は、メッキ処理により前記スルーホール内に充填されたものである
ことを特徴とする請求項1記載の半導体装置。 - 複数のチップが積層されてなる半導体装置の製造方法であって、
互いに積層される上側チップと下側チップとの間を封止する絶縁層を当該下側チップの上面側に形成する工程と、
前記絶縁層にスルーホールを形成する工程と、
前記スルーホール内に導通部材を充填する工程と、
前記スルーホール内に前記導通部材が充填された前記絶縁層の上面側に、当該導通部材によって前記上側チップと前記下側チップとを電気的に接続するように、当該上側チップを配する工程と
を備えることを特徴とする半導体装置の製造方法。 - 前記導通部材をメッキ処理により前記スルーホール内に充填する
ことを特徴とする請求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110867A JP4496825B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110867A JP4496825B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294724A true JP2005294724A (ja) | 2005-10-20 |
JP4496825B2 JP4496825B2 (ja) | 2010-07-07 |
Family
ID=35327283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004110867A Expired - Fee Related JP4496825B2 (ja) | 2004-04-05 | 2004-04-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4496825B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101477980B (zh) * | 2008-01-02 | 2012-08-08 | 海力士半导体有限公司 | 具有减小尺寸的堆叠晶片水平封装 |
US8847377B2 (en) | 2008-01-02 | 2014-09-30 | SK Hynix Inc. | Stacked wafer level package having a reduced size |
JP2014239116A (ja) * | 2013-06-06 | 2014-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2014239118A (ja) * | 2013-06-06 | 2014-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261152A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線組立体 |
JP2001160677A (ja) * | 1999-12-02 | 2001-06-12 | Ibiden Co Ltd | 電子部品内蔵樹脂体の製造方法および、孔開け装置 |
JP2001196525A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002026227A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 集積回路パッケージ |
JP2003133683A (ja) * | 2001-10-24 | 2003-05-09 | Sharp Corp | 電子部品の積層実装構造および電子部品の積層実装方法 |
-
2004
- 2004-04-05 JP JP2004110867A patent/JP4496825B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000261152A (ja) * | 1999-03-11 | 2000-09-22 | Fuji Xerox Co Ltd | プリント配線組立体 |
JP2001160677A (ja) * | 1999-12-02 | 2001-06-12 | Ibiden Co Ltd | 電子部品内蔵樹脂体の製造方法および、孔開け装置 |
JP2001196525A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002026227A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 集積回路パッケージ |
JP2003133683A (ja) * | 2001-10-24 | 2003-05-09 | Sharp Corp | 電子部品の積層実装構造および電子部品の積層実装方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101477980B (zh) * | 2008-01-02 | 2012-08-08 | 海力士半导体有限公司 | 具有减小尺寸的堆叠晶片水平封装 |
US8847377B2 (en) | 2008-01-02 | 2014-09-30 | SK Hynix Inc. | Stacked wafer level package having a reduced size |
JP2014239116A (ja) * | 2013-06-06 | 2014-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2014239118A (ja) * | 2013-06-06 | 2014-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN104241258A (zh) * | 2013-06-06 | 2014-12-24 | 瑞萨电子株式会社 | 半导体器件 |
CN104241257A (zh) * | 2013-06-06 | 2014-12-24 | 瑞萨电子株式会社 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
JP4496825B2 (ja) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865197B2 (ja) | 半導体装置およびその製造方法 | |
CN111613612B (zh) | 包括嵌入式表面贴装器件的半导体封装件及其形成方法 | |
CN107978583B (zh) | 封装结构及其制造方法 | |
JP4551255B2 (ja) | 半導体装置 | |
JP5091221B2 (ja) | 半導体装置 | |
JP5470510B2 (ja) | 埋め込まれた導電性ポストを備える半導体パッケージ | |
CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
US8884429B2 (en) | Package structure having embedded electronic component and fabrication method thereof | |
US20090017613A1 (en) | Method of manufacturing interconnect substrate and semiconductor device | |
CN102169842A (zh) | 用于凹陷的半导体基底的技术和配置 | |
CN105097726A (zh) | 封装结构及封装方法 | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
JP2009141169A (ja) | 半導体装置 | |
TW201106453A (en) | Package substrate having embedded semiconductor chip | |
CN105097760A (zh) | 半导体封装件及其制法与承载结构 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009152503A (ja) | 半導体装置及びその製造方法 | |
TW201036126A (en) | Embedded through silicon stack 3-D die in a package substrate | |
US20130326873A1 (en) | Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board | |
WO2005114729A1 (ja) | 半導体装置及び配線基板 | |
US9806015B1 (en) | Semiconductor packages including through mold ball connectors on elevated pads and methods of manufacturing the same | |
JP4496825B2 (ja) | 半導体装置およびその製造方法 | |
JP5171726B2 (ja) | 半導体装置 | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070319 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090312 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20091007 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100323 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100405 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |