JP2005286495A - 不等電力分配合成器 - Google Patents

不等電力分配合成器 Download PDF

Info

Publication number
JP2005286495A
JP2005286495A JP2004094837A JP2004094837A JP2005286495A JP 2005286495 A JP2005286495 A JP 2005286495A JP 2004094837 A JP2004094837 A JP 2004094837A JP 2004094837 A JP2004094837 A JP 2004094837A JP 2005286495 A JP2005286495 A JP 2005286495A
Authority
JP
Japan
Prior art keywords
pattern
patterns
impedance transformer
dielectric substrate
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004094837A
Other languages
English (en)
Other versions
JP4270000B2 (ja
Inventor
Yukihiro Tawara
志浩 田原
Hidemasa Ohashi
英征 大橋
Moriyasu Miyazaki
守▲泰▼ 宮▲崎▼
Yukinori Tarui
幸宣 垂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004094837A priority Critical patent/JP4270000B2/ja
Publication of JP2005286495A publication Critical patent/JP2005286495A/ja
Application granted granted Critical
Publication of JP4270000B2 publication Critical patent/JP4270000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Waveguides (AREA)

Abstract

【課題】 不均質媒質中に形成されたマイクロストリップ線路形などの伝送線路による不等電力分配合成器において、抵抗パターンにおける電力消費を低減する。
【解決手段】 誘電体基板の一方の面に地導体パターンが形成され、前記誘電体基板の他方の面に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状に配置された複数のインピーダンス変成器パターン、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするマイクロストリップ線路形の不等電力分配合成器であって、前記複数のインピーダンス変成器パターンの少なくとも最も幅が狭いインピーダンス変成器パターンに並列容量を設けた。
【選択図】 図1

Description

この発明は、マイクロストリップ線路やサスペンデッド線路などの不均質媒質中に形成された伝送線路による電力分配合成器に係わり、特にアイソレーション抵抗パターンにおける電力消費の低減された不等電力分配を実現する不等電力分配合成器に関する。
従来の電力分配合成器について図面を参照しながら説明する。図16は、例えば特開平10−209724号公報に示された従来の電力分配合成器の構成を示す図である。なお、図16は構成をわかりやすくするため上側の誘電体基板を取り除いた図を示している。また、図17は、図14のa−a’断面図である。
図16及び図17において、1a、1bは誘電体基板、2a、2bは誘電体基板1a、1bの外面(2つの誘電体基板1a、1bの対向面と反対の面)にパターン形成された地導体パターン、3は誘電体基板1aの内面(2つの誘電体基板1a、1bの対向面)に形成された入力線路パターン、4a、4bは誘電体基板1aの内面に形成された出力線路パターン、5a、5bは一端が入力線路パターン3と分岐部6において接続され、他端が出力線路パターン4a、4bと接続され、誘電体基板1aの内面に形成されたテーパ線路形インピーダンス変成器パターンである。なお、前記のように、図16では図17に示す誘電体基板1b、地導体パターン2bを取り除いた図である。
このテーパ線路形インピーダンス変成器パターン5a、5bは、入力線路パターン3の特性インピーダンスがZin、出力線路パターン4a、4bの特性インピーダンスがZoutであるとき、それぞれ、分岐部6側のインピーダンスが2Zin、出力線路パターン4a、4b側のインピーダンスがZoutとなり、このような異なるインピーダンスの間を整合するように、その形状が設計されている。
また、図16及び図17において、7aは誘電体基板1aの端部において入力線路パターン3と接続された入力端子、7b、7cは誘電体基板1aの端部において出力線路パターン4a、4bと接続された分配端子、8は出力線路パターン間を分離するストリップ状アイソレーション抵抗パターン(抵抗体、アイソレーション抵抗体)である。
このストリップ状アイソレーション抵抗パターン8は、隣接するテーパ線路形インピーダンス変成器パターン5a、5b間を橋渡ししてそれぞれを接続するように、テーパ線路形インピーダンス変成器パターン5a、5bの長さ方向とほぼ直交する方向で複数(梯子状に)設けられたものである。ここで、図16では等間隔の例を挙げていますが、等間隔である必要はありません。
なお、このように、誘電体基板1a、1bと、誘電体基板1a、1b間に形成された入力線路パターン3、出力線路パターン4a、4b、テーパ線路形インピーダンス変成器パターン5a、5bと、誘電体基板1a、1bの外面に設けられた地導体パターン2a、2bとからトリプレート線路形の回路を形成している。
つぎに、従来の電力分配合成器の動作について図面を参照しながら説明する。
まず、入力端子7aに高周波信号を加えた場合について説明する。
入力端子7aから高周波信号が入力されると、高周波信号は入力線路パターン3を経て分岐部6において2分岐され、並列接続された2本のテーパ形線路インピーダンス変成器パターン5a、5bに等振幅で入力される。このとき、テーパ線路形インピーダンス変成器パターン5a、5bの入力インピーダンスがそれぞれ2Zinとなっているため、入力線路パターン3から2本の並列接続されたテーパ線路形インピーダンス変成器パターン5a、5bを見たインピーダンスは、入力線路パターン3の特性インピーダンスZinに等しくなり、高周波信号は反射を生じることなく2分岐される。各テーパ線路形インピーダンス変成器パターン5a、5bに入力された高周波信号は、それぞれ出力線路パターン4a、4bの特性インピーダンスZoutに変換されて出力線路パターン4a、4bに伝送され、分配端子7b、7cに等振幅で分配されて出力される。
2本のテーパ線路形インピーダンス変成器パターン5a、5bには、等振幅、等位相の高周波信号が伝搬するので、隣り合うテーパ線路形インピーダンス変成器パターン間に電位差が生じることはない。従って、隣接するテーパ線路形インピーダンス変成器パターン間を接続するストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。なお、テーパ線路形インピーダンス変成器パターン5a、5bは、広い周波数帯域にわたってインピーダンス整合をとることが可能なため、広い周波数帯域にわたって反射なく電力分配を行うことができる。
次に、分配端子7b、7cに高周波信号を加えた場合について説明する。
出力線路パターン4a、4b側の分配端子7b、7cから等振幅、等位相の高周波信号が入力されると、回路の可逆性から、入力端子7aに高周波信号を加えた場合と逆方向に高周波信号が伝搬し、全ての高周波信号が合成されて入力端子7aから出力される。このとき、2本のテーパ線路形インピーダンス変成器パターン5a、5bを伝搬する高周波信号は等振幅、等位相であるので、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8では電力は消費されない。
次に、分配端子7b、7cのうちの分配端子7bのみに高周波信号を加えた場合について説明する。
分配端子7bから高周波信号が入力されると、この高周波信号はテーパ線路形インピーダンス変成器パターン5aを伝搬して分岐部6に伝送され、分岐部6から入力線路パターン3および他方のテーパ線路形インピーダンス変成器パターン5bに入力される。入力線路パターン3に入力された高周波信号は入力端子7aから出力される。
一方、他方のテーパ線路形インピーダンス変成器パターン5bに入力された高周波信号は、テーパ線路形インピーダンス変成器パターン5aを伝搬してきた高周波信号との間に振幅および位相のずれがあるため、隣接するテーパ線路形インピーダンス変成器パターン間を接続するストリップ状アイソレーション抵抗パターン8を介して、テーパ線路形インピーダンス変成器5a、5bとの間を電流が流れ、ストリップ状アイソレーション抵抗パターン8において電力が吸収される。
2本のテーパ線路形インピーダンス変成器パターン5a、5bの間隔、ストリップ状アイソレーション抵抗パターン8の面積抵抗率や形状が、最適に設計されていれば、テーパ線路形インピーダンス変成器5bに加わった高周波信号は全てストリップ状アイソレーション抵抗パターン8で吸収され、分配端子7cには何も出力されない。すなわち、出力線路パターン4a、4bに接続された各分配端子間はアイソレーション(分離)が確保される。
このように、各分配端子7b、7cから振幅や位相にずれがある高周波信号が入力された場合には、この振幅や位相のずれに対応したアンバランス成分がストリップ状アイソレーション抵抗パターン8において吸収され、同相成分が合成されて入力線路パターン3側の入力端子7aに出力される。なお、以上は分配端子数が2の場合の電力分配合成器について説明したが、分配端子数が3以上の電力分配合成器においても、同様の動作原理が成立する。
ここで、上記で説明したようなタイプの電力分配合成器においては、アイソレーション抵抗パターン8は、分配端子7b、7cから見たときの反射特性や分配端子7b、7c間のアイソレーション特性を良好なものにするために必要なものです。また、入力端子7aから信号を入力した際には、アイソレーション抵抗パターン8に電流が流れないように設計されているのが理想です。
特開平10−209724号公報
上述したような従来の電力分配合成器では、マイクロストリップ線路やサスペンデッド線路などの不均質媒質中に形成された伝送線路で不等電力分配を実現する場合に、線路幅の異なるテーパ線路形インピーダンス変成器5a、5bは実効比誘電率が異なるため、テーパ線路形インピーダンス変成器5a、5bを接続する等間隔で設けられたストリップ状アイソレーション抵抗パターン8の間隔はテーパ線路形インピーダンス変成器5a側とテーパ線路形インピーダンス変成器5b側で異なる電気長を呈する。したがって、入力端子7aに高周波信号を加えた場合にストリップ状アイソレーション抵抗パターン8の両端に加わる高周波信号に位相差が発生し、すなわち電位差が生じるため、アイソレーション抵抗パターンにおいて電力が消費されてしまうという問題点があった。
この発明は、前述した問題点を解決するためになされたもので、マイクロストリップ線路やサスペンデッド線路などの不均質媒質中に形成された伝送線路による電力分配合成器において、アイソレーション抵抗パターンにおける電力消費の低減された不等電力分配を実現することができる電力分配合成器を得ることを目的とする。
誘電体基板の一方の面に地導体パターンが形成され、前記誘電体基板の他方の面に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状に配置された複数のインピーダンス変成器パターン、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするマイクロストリップ線路形の不等電力分配合成器であって、前記複数のインピーダンス変成器パターンの少なくとも最も幅が狭いインピーダンス変成器パターンに並列容量を設けたことを特徴とするものである。
この発明は、誘電体基板の一方の面に地導体パターンが形成され、前記誘電体基板の他方の面に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状に配置された複数のインピーダンス変成器パターン、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするマイクロストリップ線路形の不等電力分配合成器であって、前記複数のインピーダンス変成器パターンの少なくとも最も幅が狭いインピーダンス変成器パターンに並列容量を設けたので、アイソレーション抵抗パターンにおける電力消費の低減された不等電力分配を実現することができる不等電力分配合成器を得られる。
実施の形態1.
この発明の実施の形態1に係る電力分配合成器について図面を参照しながら説明する。ここでは、繁雑になるのを避けるため、分配端子数が2の場合の電力分配合成器を例示して説明する。図1は、この発明の実施の形態1に係る電力分配合成器の構成を示す構成説明図である。また、図2は、図1のa−a’断面図である。なお、各図中、同一符号は同一又は相当部分を示す。
図1及び図2において、1は誘電体基板、2aは誘電体基板1の裏面にパターン形成された地導体パターン、3は誘電体基板1の表面に形成された入力線路パターン、4a、4bは誘電体基板1の表面に形成された出力線路パターン、5a、5bは一端が入力線路パターン3と分岐部6において接続され、他端が出力線路パターン4a、4bと接続され、誘電体基板1の表面に形成されたテーパ線路形インピーダンス変成器パターン、9は一端がテーパ線路形インピーダンス変成器パターン5aに接続され、誘電体基板1の表面に形成された先端開放スタブパターンである。なお、先端開放スタブパターンは要求仕様などに応じて設計する。
誘電体基板1と、誘電体基板1の表面に形成された入力線路パターン3と、出力線路パターン4a、4bと、テーパ線路形インピーダンス変成器パターン5a、5bと、先端開放スタブパターン9と、誘電体基板1の裏面に設けられた地導体パターン2aとからマイクロストリップ線路形の回路を形成している。
テーパ線路形インピーダンス変成器パターン5a、5bと先端開放スタブパターン9は、入力線路パターン3の特性インピーダンスがZin、出力線路パターン4a、4bの特性インピーダンスがそれぞれZout1、Zout2であるとき、それぞれ、分岐部6側のインピーダンスがZin(Zout1+Zout2)/Zout2、Zin(Zout1+Zout2)/Zout1、出力線路パターン4a、4b側のインピーダンスがZout1、Zout2となり、このような異なるインピーダンスの間を整合するように、その形状が設計されている。
出力線路パターン4a、4bの特性インピーダンスZout1、Zout2の間にZout1>Zout2の関係があるとき、テーパ線路形インピーダンス変成器パターン5aはテーパ線路形インピーダンス変成器パターン5bに比べて線路幅が小さく、テーパ線路形インピーダンス変成器パターン5aに沿って複数の先端開放スタブパターン9が設けられている。
また、図1及び図2において、7aは誘電体基板1の端部において入力線路パターン3と接続された入力端子、7b、7cは誘電体基板1の端部において出力線路パターン4a、4bと接続された分配端子、8は出力線路パターン間を分離するストリップ状アイソレーション抵抗パターン(抵抗体、アイソレーション抵抗体)である。
このストリップ状アイソレーション抵抗パターン8は、隣接するテーパ線路形インピーダンス変成器パターン5a、5b間のそれぞれを接続するように、複数(梯子状に)設けられたものである。
つぎに、この実施の形態1に係る電力分配合成器の動作について図面を参照しながら説明する。
まず、入力端子7aに高周波信号を加えた場合について説明する。
入力端子7aから高周波信号が入力されると、高周波信号は入力線路パターン3を経て分岐部6において2分岐され、並列接続された2本のテーパ形線路インピーダンス変成器パターン5a、5bにZout2:Zout1の電力比で入力される。このとき、テーパ線路形インピーダンス変成器パターン5a、5bの入力インピーダンスがそれぞれZin(Zout1+Zout2)/Zout2、Zin(Zout1+Zout2)/Zout1となっているため、入力線路パターン3から2本の並列接続されたテーパ線路形インピーダンス変成器パターン5a、5bを見たインピーダンスは、入力線路パターン3の特性インピーダンスZinに等しくなり、高周波信号は反射を生じることなく2分岐される。
各テーパ線路形インピーダンス変成器パターン5a、5bに入力された高周波信号は、それぞれ出力線路パターン4a、4bの特性インピーダンスZout1、Zout2に変換されて出力線路パターン4a、4bに伝送され、分配端子7b、7cにZout2:Zout1の電力比で分配されて出力される。
2本のテーパ線路形インピーダンス変成器パターン5a、5bには、電圧が等振幅、等位相の高周波信号が伝搬する。このとき、テーパ線路形インピーダンス変成器パターン5a、5bは線路幅が異なり、線路幅が小さいテーパ線路形インピーダンス変成器パターン5aの方が位相速度が大きくなるが、テーパ線路形インピーダンス変成器パターン5aに沿って設けられた先端開放スタブパターン9によって位相速度に遅れが生じるため、ストリップ状アイソレーション抵抗パターン8の間隔の電気長はテーパ線路形インピーダンス変成器パターン5a側と5b側で等しくすることができ、ストリップ状アイソレーション抵抗パターン8の両端には電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
次に、分配端子7b、7cに高周波信号を加えた場合について説明する。
出力線路パターン4a、4b側の分配端子7b、7cから電圧が等振幅、等位相の高周波信号が入力されると、回路の可逆性から、入力端子7aに高周波信号を加えた場合と逆方向に高周波信号が伝搬し、全ての高周波信号が合成されて入力端子7aから出力される。
このとき、2本のテーパ線路形インピーダンス変成器パターン5a、5bを伝搬する高周波信号は電圧が等振幅、等位相で、ストリップ状アイソレーション抵抗パターン8が電気長で等しい間隔になるように設けられているので、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8では電力は消費されない。
次に、分配端子7b、7cのうちの分配端子7bのみに高周波信号を加えた場合について説明する。
分配端子7bから高周波信号が入力されると、この高周波信号はテーパ線路形インピーダンス変成器パターン5aを伝搬して分岐部6に伝送され、分岐部6から入力線路パターン3および他方のテーパ線路形インピーダンス変成器パターン5bに入力される。入力線路パターン3に入力された高周波信号は入力端子7aから出力される。
一方、他方のテーパ線路形インピーダンス変成器パターン5bに入力された高周波信号は、テーパ線路形インピーダンス変成器パターン5aを伝搬してきた高周波信号との間に振幅および位相のずれがあるため、隣接するテーパ線路形インピーダンス変成器パターン間を接続するストリップ状アイソレーション抵抗パターン8には、テーパ線路形インピーダンス変成器5a、5bと直交する方向に電流が流れ、ストリップ状アイソレーション抵抗パターン8において電力が吸収される。
2本のテーパ線路形インピーダンス変成器パターン5a、5bの間隔、先端開放スタブパターン9の大きさと間隔、ストリップ状アイソレーション抵抗パターン8の面積抵抗率や形状が、最適に設計されていれば、テーパ線路形インピーダンス変成器5bに加わった高周波信号は全てストリップ状アイソレーション抵抗パターン8で吸収され、分配端子7cには何も出力されない。すなわち、出力線路パターン4a、4bに接続された各分配端子間はアイソレーション(分離)が確保される。
このように、各分配端子7b、7cから振幅や位相にずれがある高周波信号が入力された場合には、この振幅や位相のずれに対応したアンバランス成分がストリップ状アイソレーション抵抗パターン8において吸収され、同相成分が合成されて入力線路パターン3側の入力端子7aに出力される。
以上のように、この実施の形態1によれば、マイクロストリップ線路で構成されるテーパ線路形インピーダンス変成器を用いた不等分配器において、線路幅の小さいテーパ線路形インピーダンス変成器パターン5aに対して先端開放スタブパターン9を設けたため、アイソレーション抵抗パターン8の接続部の間隔が各テーパ線路形インピーダンス変成器の間で電気的に等間隔となり、テーパ線路形インピーダンス変成器の線路幅が異なる不等分配の場合でも、アイソレーション抵抗パターン8で電力が消費されることはなくなり、電力分配合成器の挿入損失を低減することができる。
なお、上記図1、図2においては、並列容量として先端開放スタブパターン9を設けたものを例示したが、図3に示すようにテーパ線路形インピーダンス変成器パターン5aの外側形状を鋸状としても同様な効果が得られる。
また、図4は、この実施の形態1における分配端子数が3の場合の電力分配合成器の構成を示す構成説明図である。また、図5は、図4のa−a’断面図である。
図4及び図5において、5a、5b、5cは一端が入力線路パターン3と分岐部6において接続され、他端が出力線路パターン4a、4b、4cと接続され、誘電体基板1の表面に形成されたテーパ線路形インピーダンス変成器パターンである。なお、ここでは、テーパ線路形インピーダンス変成器パターン5a、5b、5cの線路幅は、5a、5b、5cの順に広くなっているものとして説明する。
誘電体基板1と、誘電体基板1の表面に形成された入力線路パターン3と、出力線路パターン4a、4b、4cと、1/4波長インピーダンス変成器パターン5a、5b、5cと、先端開放スタブパターン9と、誘電体基板1の裏面に設けられた地導体パターン2aとからマイクロストリップ線路形の回路を形成している。
テーパ線路形インピーダンス変成器パターン5a、5b、5cと先端開放スタブパターン9は、入力線路パターン3の特性インピーダンスがZin、出力線路パターン4a、4b、4cの特性インピーダンスがそれぞれZout1、Zout2、Zout3であるとき、それぞれ、分岐部6側のインピーダンスがZin(Zout1・Zout2+Zout2・Zout3+Zout1・Zout3)/(Zout2・Zout3)、Zin(Zout1・Zout2+Zout2・Zout3+Zout1・Zout3)/(Zout1・Zout3)、Zin(Zout1・Zout2+Zout2・Zout3+Zout1・Zout3)/(Zout1・Zout2)、出力線路パターン4a、4b、4c側のインピーダンスがZout1、Zout2、Zout3となり、このような異なるインピーダンスの間を整合するように、その形状が設計されている。
出力線路パターン4a、4b、4cの特性インピーダンスZout1、Zout2、Zout3の間にZout1>Zout2>Zout3の関係があるとき、テーパ線路形インピーダンス変成器パターン5aはテーパ線路形インピーダンス変成器パターン5b、5cに比べて線路幅が小さく、テーパ線路形インピーダンス変成器パターン5aに沿って複数の先端開放スタブパターン9が設けられている。
また、ストリップ状アイソレーション抵抗パターン8は、隣接するテーパ線路形インピーダンス変成器パターン5a、5b、5c間のそれぞれを接続するように、複数(梯子状に)設けられている。
このような構成においては、入力端子7aから高周波信号が入力されると、高周波信号は入力線路パターン3を経て分岐部6において3分岐され、並列接続された3本のテーパ形線路インピーダンス変成器パターン5a、5b、5cに1/Zout1:1/Zout2:1/Zout3の電力比で入力される。このとき、テーパ線路形インピーダンス変成器パターン5a、5b、5cの入力インピーダンスがそれぞれZin(Zout1・Zout2+Zout2・Zout3+Zout1・Zout3)/(Zout2・Zout3)、Zin(Zout1・Zout2+Zout2・Zout3+Zout1・Zout3)/(Zout1・Zout3)、Zin(Zout1・Zout2+Zout2・Zout3+Zout1・Zout3)/(Zout1・Zout2)となっているため、入力線路パターン3から3本の並列接続されたテーパ線路形インピーダンス変成器パターン5a、5b、5cを見たインピーダンスは、入力線路パターン3の特性インピーダンスZinに等しくなり、高周波信号は反射を生じることなく3分岐される。
各テーパ線路形インピーダンス変成器パターン5a、5b、5cに入力された高周波信号は、それぞれ出力線路パターン4a、4b、4cの特性インピーダンスZout1、Zout2、Zout3に変換されて出力線路パターン4a、4b、4cに伝送され、分配端子7b、7c、7dに1/Zout1:1/Zout2:1/Zout3の電力比で分配されて出力される。
3本のテーパ線路形インピーダンス変成器パターン5a、5b、5cには、電圧が等振幅、等位相の高周波信号が伝搬する。このとき、テーパ線路形インピーダンス変成器パターン5a、5b、5cは線路幅が異なり、線路幅が最も小さいテーパ線路形インピーダンス変成器パターン5aが最も位相速度が大きくなるが、テーパ線路形インピーダンス変成器パターン5aに沿って設けられた先端開放スタブパターン9によって位相速度に遅れが生じるため、ストリップ状アイソレーション抵抗パターン8の間隔の電気長はテーパ線路形インピーダンス変成器パターン5a、5b、5cでほぼ等しくすることができ、ストリップ状アイソレーション抵抗パターン8の両端にはほとんど電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8にはほとんど電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
ここで、上記説明ではテーパ線路形インピーダンス変成器パターン5aにのみ先端開放スタブパターン9を設けた例を示して説明したが、テーパ線路形インピーダンス変成器パターン5bとテーパ線路形インピーダンス変成器パターン5cの間のストリップ状アイソレーション抵抗パターン8での電力消費が問題になる場合などには、テーパ線路形インピーダンス変成器パターン5bにも先端開放スタブパターンを設けても良い。
以上のように、この実施の形態1では、分配端子数が3以上の任意の電力分配合成器においても、分配端子数が2の場合と同様の効果を奏する。
実施の形態2.
この発明の実施の形態2に係る電力分配合成器について図面を参照しながら説明する。図6は、この発明の実施の形態2に係る電力分配合成器の構成を示す構成説明図である。また、図7は、図4のa−a’断面図である。
図6及び図7において、5a、5bは一端が入力線路パターン3と分岐部6において接続され、他端が出力線路パターン4a、4bと接続され、誘電体基板1の表面に形成された1/4波長インピーダンス変成器パターンである。
誘電体基板1と、誘電体基板1の表面に形成された入力線路パターン3と、出力線路パターン4a、4bと、1/4波長インピーダンス変成器パターン5a、5bと、先端開放スタブパターン9と、誘電体基板1の裏面に設けられた地導体パターン2aとからマイクロストリップ線路形の回路を形成している。
1/4波長インピーダンス変成器パターン5a、5bと先端開放スタブパターン9は、入力線路パターン3の特性インピーダンスがZin、出力線路パターン4a、4bの特性インピーダンスがそれぞれZout1、Zout2であるとき、それぞれ、分岐部6側のインピーダンスがZin(Zout1+Zout2)/Zout2、Zin(Zout1+Zout2)/Zout1、出力線路パターン4a、4b側のインピーダンスがZout1、Zout2となり、このような異なるインピーダンスの間を整合するように、その形状が設計されている。
出力線路パターン4a、4bの特性インピーダンスZout1、Zout2の間にZout1>Zout2の関係があるとき、1/4波長インピーダンス変成器パターン5aは1/4波長インピーダンス変成器パターン5bに比べて線路幅が小さく、1/4波長インピーダンス変成器パターン5aに沿って複数の先端開放スタブパターン9が設けられている。
また、図6及び図7において、7aは誘電体基板1の端部において入力線路パターン3と接続された入力端子、7b、7cは誘電体基板1の端部において出力線路パターン4a、4bと接続された分配端子、8は出力線路パターン間を分離するストリップ状アイソレーション抵抗パターン(抵抗体、アイソレーション抵抗体)である。
このストリップ状アイソレーション抵抗パターン8は、隣接する1/4波長インピーダンス変成器パターン5a、5b間のそれぞれを接続するように、1/4波長間隔で複数設けられたものである。
このような構成においては、2本の1/4波長インピーダンス変成器パターン5a、5bに電圧が等振幅、等位相の高周波信号が伝搬するとき、1/4波長インピーダンス変成器パターン5bに比べて、線路幅の小さい1/4波長インピーダンス変成器パターン5aの方が位相速度が大きくなるが、1/4波長インピーダンス変成器パターン5aに沿って設けられた先端開放スタブパターン9によって位相速度に遅れが生じるため、ストリップ状アイソレーション抵抗パターン8の間隔の電気長は1/4波長インピーダンス変成器パターン5a側と5b側で等しくすることができ、ストリップ状アイソレーション抵抗パターン8の両端には電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
以上のように、この実施の形態2によれば、マイクロストリップ線路で構成される1/4波長インピーダンス変成器を用いた不等分配器において、線路幅の小さい1/4波長インピーダンス変成器パターン5aに対して先端開放スタブパターン9を設けたため、アイソレーション抵抗パターン8の接続部の間隔が各1/4波長インピーダンス変成器の間で電気的に等間隔となり、1/4波長インピーダンス変成器の線路幅が異なる不等分配の場合でも、アイソレーション抵抗パターン8で電力が消費されることはなくなり、電力分配合成器の挿入損失を低減することができる。
なお、この実施の形態2において、分配端子数が2の場合の電力分配合成器について説明したが、実施の形態1で示したように、ここでも分配端子数が3以上の任意の電力分配合成器においても、同様の効果を奏する。
実施の形態3.
この発明の実施の形態3に係る電力分配合成器について図面を参照しながら説明する。図8は、この発明の実施の形態3に係る電力分配合成器の構成を示す構成説明図である。また、図9は、図8のa−a’断面図である。
図8及び図9において、10は誘電体基板1のテーパ線路形インピーダンス変成器5bの近傍に設けられた誘電体基板切り欠き部である。
このような構成においては、2本のテーパ線路形インピーダンス変成器パターン5a、5bに電圧が等振幅、等位相の高周波信号が伝搬するとき、誘電体基板1の誘電率が均一な場合には、テーパ線路形インピーダンス変成器パターン5aに比べて、線路幅の大きいテーパ線路形インピーダンス変成器パターン5bの方が位相速度が小さくなるが、誘電体基板1のテーパ線路形インピーダンス変成器パターン5bの近傍に誘電体基板切り欠き部10を設けたことにより、実効的な誘電率が小さくなり位相速度が大きくなるため、ストリップ状アイソレーション抵抗パターン8の間隔の電気長はテーパ線路形インピーダンス変成器パターン5a側と5b側で等しくすることができ、ストリップ状アイソレーション抵抗パターン8の両端には電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
以上のように、この実施の形態3によれば、マイクロストリップ線路で構成されるテーパ線路形インピーダンス変成器を用いた不等分配器において、誘電体基板1の線路幅の大きいテーパ線路形インピーダンス変成器パターン5bの近傍部分に誘電体基板切り欠き部10を設けたため、アイソレーション抵抗パターン8の接続部の間隔がテーパ線路形インピーダンス変成器の間で電気的に等間隔となり、テーパ線路形インピーダンス変成器の線路幅が異なる不等分配の場合でも、アイソレーション抵抗パターン8で電力が消費されることはなくなり、電力分配合成器の挿入損失を低減することができる。
なお、この実施の形態3においては、分配端子数が2の場合の電力分配合成器について説明したが、実施の形態1で示したように、ここでも分配端子数が3以上の任意の電力分配合成器においても、同様の効果を奏する。
実施の形態4.
この発明の実施の形態4に係る電力分配合成器について図面を参照しながら説明する。図10は、この発明の実施の形態4に係る電力分配合成器の構成を示す構成説明図である。また、図11は、図10のa−a’断面図である。なお、図8は構成をわかりやすくするため地導体となる金属シャーシを取り除いた図を示している。
図10及び図11において、3は誘電体基板1の両面に形成された入力線路パターン対、4a、4bは誘電体基板1の両面に形成された出力線路パターン対、5a、5bは一端が入力線路パターン対3と分岐部6において接続され、他端が出力線路パターン対4a、4bと接続され、誘電体基板1の両面に形成されたテーパ線路形インピーダンス変成器パターン対、9は一端がテーパ線路形インピーダンス変成器パターン対5bに接続され、誘電体基板1の両面に形成された先端開放スタブパターン対である。11は誘電体基板1の両側に一定の間隔を隔てて設けられた金属シャーシ(地導体)である。また、8はアイソレーション抵抗パターンで、ここでは誘電体基板1の一方の面に形成されている場合を例示して説明するが、誘電体基板1の表面と裏面にアイソレーション抵抗パターンの対を形成した場合も以下と同様の扱いになる。
誘電体基板1と、入力線路パターン対3と、出力線路パターン対4a、4bと、テーパ線路形インピーダンス変成器パターン対5a、5bと、先端開放スタブパターン対9と、金属シャーシ11とによりサスペンデッド線路形の回路を形成している。
出力線路パターン対4a、4bの特性インピーダンスZout1、Zout2の間にZout1>Zout2の関係があるとき、テーパ線路形インピーダンス変成器パターン対5aはテーパ線路形インピーダンス変成器パターン対5bに比べて線路幅が小さく、テーパ線路形インピーダンス変成器パターン対5bに沿って、複数の先端開放スタブパターン対9が設けられている。
このような構成においては、2本のテーパ線路形インピーダンス変成器パターン対5a、5bに電圧が等振幅、等位相の高周波信号が伝搬するとき、テーパ線路形インピーダンス変成器パターン対5aに比べて、線路幅の大きいテーパ線路形インピーダンス変成器パターン対5bの方が位相速度が大きくなるが、テーパ線路形インピーダンス変成器パターン対5bに沿って設けられた先端開放スタブパターン対9によって位相速度に遅れが生じるため、ストリップ状アイソレーション抵抗パターン8の両端には電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
以上のように、この実施の形態4によれば、サスペンデッド線路で構成される不等分配器において、線路幅の大きいテーパ線路形インピーダンス変成器パターン対5bに対して先端開放スタブパターン対9を設けたため、アイソレーション抵抗パターン8の接続部の間隔が各テーパ線路形インピーダンス変成器の間で電気的に等間隔となり、テーパ線路形インピーダンス変成器パターンの線路幅が異なる不等分配の場合でも、アイソレーション抵抗パターン8で電力が消費されることはなくなり、電力分配合成器の挿入損失を低減することができる。
なお、この実施の形態4において、分配端子数が2の場合の電力分配合成器について説明したが、実施の形態1で示したように、ここでも分配端子数が3以上の任意の電力分配合成器においても、同様の効果を奏する。
実施の形態5.
この発明の実施の形態5に係る電力分配合成器について図面を参照しながら説明する。図12は、この発明の実施の形態5に係る電力分配合成器の構成を示す構成説明図である。また、図13は、図12のa−a’断面図である。なお、図12は構成をわかりやすくするため金属シャーシ11を取り除いた図を示している。
図12及び図13において、5a、5bは一端が入力線路パターン対3と分岐部6において接続され、他端が出力線路パターン対4a、4bと接続され、誘電体基板1の両面に形成された1/4波長インピーダンス変成器パターン対である。
誘電体基板1と、入力線路パターン対3と、出力線路パターン対4a、4bと、テーパ線路形インピーダンス変成器パターン対5a、5bと、先端開放スタブパターン対9と、金属シャーシ11とによりサスペンデッド線路形の回路を形成している。
出力線路パターン対4a、4bの特性インピーダンスZout1、Zout2の間にZout1>Zout2の関係があるとき、1/4波長インピーダンス変成器パターン対5aは1/4波長インピーダンス変成器パターン対5bに比べて線路幅が小さく、1/4波長インピーダンス変成器パターン対5bに沿って、複数の先端開放スタブパターン対9が設けられている。
このような構成においては、2本の1/4波長インピーダンス変成器パターン対5a、5bに電圧が等振幅、等位相の高周波信号が伝搬するとき、1/4波長インピーダンス変成器パターン対5aに比べて、線路幅の大きい1/4波長インピーダンス変成器パターン対5bの方が位相速度が大きくなるが、1/4波長インピーダンス変成器パターン対5bに沿って設けられた先端開放スタブパターン対9によって位相速度に遅れが生じるため、ストリップ状アイソレーション抵抗パターン8の両端には電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
以上のように、この実施の形態5によれば、サスペンデッド線路で構成される不等分配器において、線路幅の大きい1/4波長インピーダンス変成器パターン対5bに対して先端開放スタブパターン対9を設けたため、アイソレーション抵抗パターン8の接続部の間隔が各1/4波長インピーダンス変成器の間で電気的に等間隔となり、1/4波長インピーダンス変成器パターンの線路幅が異なる不等分配の場合でも、アイソレーション抵抗パターン8で電力が消費されることはなくなり、電力分配合成器の挿入損失を低減することができる。
なお、この実施の形態5において、分配端子数が2の場合の電力分配合成器について説明したが、実施の形態1で示したように、ここでも分配端子数が3以上の任意の電力分配合成器においても、同様の効果を奏する。
実施の形態6.
この発明の実施の形態6に係る電力分配合成器について図面を参照しながら説明する。図14は、この発明の実施の形態6に係る電力分配合成器の構成を示す構成説明図である。また、図15は、図14のa−a’断面図である。なお、図14は構成をわかりやすくするため金属シャーシ11を取り除いた図を示している。
図14及び図15において、10は誘電体基板1のテーパ線路形インピーダンス変成器パターン対5aの近傍に設けられた誘電体基板切り欠き部である。
このような構成においては、2本のテーパ線路形インピーダンス変成器パターン対5a、5bに電圧が等振幅、等位相の高周波信号が伝搬するとき、誘電体基板1の誘電率が均一な場合には、テーパ線路形インピーダンス変成器パターン対5bに比べて、線路幅の小さいテーパ線路形インピーダンス変成器パターン対5aの方が位相速度が小さくなるが、誘電体基板1のテーパ線路形インピーダンス変成器パターン対5aの近傍に誘電体基板切り欠き部10を設けたことにより、実効的な誘電率が小さくなり位相速度が大きくなるため、ストリップ状アイソレーション抵抗パターン8の間隔の電気長はテーパ線路形インピーダンス変成器パターン対5a側と5b側で等しくすることができ、ストリップ状アイソレーション抵抗パターン8の両端には電位差は生じない。従って、ストリップ状アイソレーション抵抗パターン8には電流が流れず、このストリップ状アイソレーション抵抗パターン8で電力は消費されない。
以上のように、この実施の形態6によれば、サスペンデッド線路で構成されるテーパ線路形インピーダンス変成器を用いた不等分配器において、誘電体基板1の線路幅の小さいテーパ線路形インピーダンス変成器パターン対5aの近傍部分に誘電体基板切り欠き部10を設けたため、アイソレーション抵抗パターン8の接続部の間隔がテーパ線路形インピーダンス変成器の間で電気的に等間隔となり、テーパ線路形インピーダンス変成器の線路幅が異なる不等分配の場合でも、アイソレーション抵抗パターン8で電力が消費されることはなくなり、電力分配合成器の挿入損失を低減することができる。
なお、この実施の形態6において、分配端子数が2の場合の電力分配合成器について説明したが、実施の形態1で示したように、ここでも分配端子数が3以上の任意の電力分配合成器においても、同様の効果を奏する。
ここで、図14および図15に示した実施の形態6の電力分配合成器では、誘電体基板切り欠き部10を設けるため、具体的実施例としては、テーパ線路形インピーダンス変成器パターン対5aの支持手段として、誘電体基板1aの誘電体基板切り欠き部10に空気に代わる誘電体として、誘電体基板1aと異なる誘電率の誘電体を埋めた構造とする。また、誘電体基板切り欠き部10を断続的に設けて誘電体基板1aの残存部を形成し、テーパ線路形インピーダンス変成器パターン対5aの支持手段とする構造とする。
以上の説明で用いた図面に示した図において、図1、3、8、16におけるテーパ線路形インピーダンス変成器パターン5a、5b、図4におけるテーパ線路形インピーダンス変成器パターン対5a、5b、5c、および、図10、14におけるテーパ線路形インピーダンス変成器パターン対5a、5bの輪郭が滑らかな線でないのは描画ツールの影響であり、本願発明には関係しないものである。
この発明の実施の形態1に係る電力分配合成器の構成を示す構成説明図である。 図1の電力分配合成器の断面図である。 この発明の実施の形態1に係る電力分配合成器の並列容量の構成を示す構成説明図である。 この発明の実施の形態1における分配端子数が3の場合の電力分配合成器の構成を示す構成説明図である。 図4の電力分配合成器の断面図である。 この発明の実施の形態2に係る電力分配合成器の構成を示す構成説明図である。 図6の電力分配合成器の断面図である。 この発明の実施の形態3に係る電力分配合成器の構成を示す構成説明図である。 図8の電力分配合成器の断面図である。 この発明の実施の形態4に係る電力分配合成器の構成を示す構成説明図である。 図10の電力分配合成器の断面図である。 この発明の実施の形態5に係る電力分配合成器の構成を示す構成説明図である。 図12の電力分配合成器の断面図である。 この発明の実施の形態6に係る電力分配合成器の構成を示す構成説明図である。 図14の電力分配合成器の断面図である。 従来の電力分配合成器の構成説明図である。 図16の電力分配合成器の断面図である。
符号の説明
1 誘電体基板、2 地導体パターン、3 入力線路パターン(入力線路パターン対)、4 出力線路パターン(出力線路パターン対)、5 テーパ線路形インピーダンス変成器パターン(テーパ線路形インピーダンス変成器パターン対)、6 分岐部、7a 入力端子、7b、7c 分配端子、8 ストリップ状アイソレーション抵抗パターン、9 先端開放スタブパターン(先端開放スタブパターン対)、10 誘電体基板切り欠き部、11 金属シャーシ(地導体)。

Claims (13)

  1. 誘電体基板の一方の面に地導体パターンが形成され、前記誘電体基板の他方の面に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状に配置された複数のインピーダンス変成器パターン、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするマイクロストリップ線路形の不等電力分配合成器であって、前記複数のインピーダンス変成器パターンの少なくとも最も幅が狭いインピーダンス変成器パターンに並列容量を設けたことを特徴とする不等電力分配合成器。
  2. 誘電体基板の一方の面に地導体パターンが形成され、前記誘電体基板の他方の面に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状に配置された複数のインピーダンス変成器パターン、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするマイクロストリップ線路形の不等電力分配合成器であって、前記複数のインピーダンス変成器パターンの少なくとも最も幅が広いインピーダンス変成器パターン近傍に前記誘電体基板の厚みが薄い部位を設けたことを特徴とする不等電力分配合成器。
  3. 前記複数のインピーダンス変成器パターンは、テーパ形インピーダンス分布を有することを特徴とする請求項1または請求項2記載の不等電力分配合成器。
  4. 前記複数のインピーダンス変成器パターンは、長さが伝搬波長の約1/4の1つのパターン、もしくは長さが伝搬波長の約1/4の複数のパターンを直列接続したパターンであることを特徴とする請求項1または請求項2記載の不等電力分配合成器。
  5. 請求項1〜4のいずれか1項に記載の不等電力分配合成器において、前記出力線路パターン及びインピーダンス変成器パターンがそれぞれ2つであることを特徴とする不等電力分配合成器。
  6. 請求項1〜4のいずれか1項に記載の不等電力分配合成器において、前記出力線路パターン及びインピーダンス変成器パターンがそれぞれ3つであることを特徴とする不等電力分配合成器。
  7. 誘電体基板と距離を隔てて前記誘電体基板を挟んで地導体が配置され、前記誘電体基板の表面と裏面の対向する位置に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状(放射状)に配置された複数のインピーダンス変成器パターン、のそれぞれが前記誘電体基板の表面と裏面で対をなすように形成され、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが前記誘電体基板の表面または裏面の少なくとも一方に形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするサスペンデッド線路形の不等電力分配合成器であって、前記複数の対をなすインピーダンス変成器パターンの少なくとも最も幅が広い対をなすインピーダンス変成器パターンに並列容量を設けたことを特徴とする不等電力分配合成器。
  8. 誘電体基板と距離を隔てて前記誘電体基板を挟んで地導体が配置され、前記誘電体基板の表面と裏面の対向する位置に、入力線路パターン、複数の出力線路パターン、前記入力線路パターンの一端にそれぞれの一端が接続され他端が前記複数の出力線路パターンのそれぞれに接続され川の字状に配置された複数のインピーダンス変成器パターン、のそれぞれが前記誘電体基板の表面と裏面で対をなすように形成され、前記隣在するインピーダンス変成器パターンの間を橋渡しするように接続する抵抗パターンが前記誘電体基板の表面または裏面の少なくとも一方に形成され、前記入力線路パターンと前記複数のインピーダンス変成器パターンの接続部を分岐部とするサスペンデッド線路形の不等電力分配合成器であって、前記複数の対をなすインピーダンス変成器パターンの少なくとも最も幅が狭い対をなすインピーダンス変成器パターン近傍に前記誘電体基板の厚みが薄い部位を設けたことを特徴とする不等電力分配合成器。
  9. 前記誘電体基板の厚みが薄い部位に、空気に代わる誘電体として前記誘電体基板と異なる誘電率の誘電体を補充したことを特徴とする請求項8記載の不等電力分配合成器。
  10. 前記複数の対をなすインピーダンス変成器パターンは、テーパ形インピーダンス分布を有することを特徴とする請求項7、8又は9記載の不等電力分配合成器。
  11. 前記複数の対をなすインピーダンス変成器パターンは、長さが伝搬波長の約1/4の1つの対をなすパターン、もしくは長さが伝搬波長の約1/4の複数の対をなすパターンを直列接続した対をなすパターンであることを特徴とする請求項7、8又は9記載の不等電力分配合成器。
  12. 請求項7〜11のいずれか1項に記載の不等電力分配合成器において、前記対をなす出力線路パターン及び対をなすインピーダンス変成器パターンがそれぞれ2つであることを特徴とする不等電力分配合成器。
  13. 請求項7〜11のいずれか1項に記載の不等電力分配合成器において、前記対をなす出力線路パターン及び対をなすインピーダンス変成器パターンがそれぞれ3つであることを特徴とする不等電力分配合成器。
JP2004094837A 2004-03-29 2004-03-29 不等電力分配合成器 Expired - Fee Related JP4270000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004094837A JP4270000B2 (ja) 2004-03-29 2004-03-29 不等電力分配合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004094837A JP4270000B2 (ja) 2004-03-29 2004-03-29 不等電力分配合成器

Publications (2)

Publication Number Publication Date
JP2005286495A true JP2005286495A (ja) 2005-10-13
JP4270000B2 JP4270000B2 (ja) 2009-05-27

Family

ID=35184441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004094837A Expired - Fee Related JP4270000B2 (ja) 2004-03-29 2004-03-29 不等電力分配合成器

Country Status (1)

Country Link
JP (1) JP4270000B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006002403T5 (de) 2005-09-07 2008-07-10 Showa Denko K.K. Verbindungshalbleiter-Bauelement
JP2010251904A (ja) * 2009-04-13 2010-11-04 Mitsubishi Electric Corp 電力分配合成器
CN108682926A (zh) * 2018-06-14 2018-10-19 南京师范大学 一种高选择性双通带功分滤波器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006002403T5 (de) 2005-09-07 2008-07-10 Showa Denko K.K. Verbindungshalbleiter-Bauelement
JP2010251904A (ja) * 2009-04-13 2010-11-04 Mitsubishi Electric Corp 電力分配合成器
CN108682926A (zh) * 2018-06-14 2018-10-19 南京师范大学 一种高选择性双通带功分滤波器

Also Published As

Publication number Publication date
JP4270000B2 (ja) 2009-05-27

Similar Documents

Publication Publication Date Title
US5455545A (en) Compact low-loss microwave balun
JP2007082198A (ja) 表面実装可能なバラン変成器およびそれが実装されたプリント回路基板
JP2009021824A (ja) 方向性結合器
US8542075B2 (en) Structure and method for reducing EM radiation, and electric object and manufacturing method thereof
JP5153866B2 (ja) 電力分配器
KR101631690B1 (ko) 격리 특성이 우수한 고출력용 전력 분배기/결합기
KR930004493B1 (ko) 플래너 에어스트립라인-스트립라인 매직-t회로망 장치
JP4270000B2 (ja) 不等電力分配合成器
US5455546A (en) High power radio frequency divider/combiner
GB2170358A (en) Microwave power divider
US4644302A (en) Microwave power divider
JP2017135465A (ja) シングルエンド型マイクロストリップ線路、差動型マイクロストリップ線路、及び平衡不平衡変換素子
US4392250A (en) Symmetric microwave mixer
US4251784A (en) Apparatus for parallel combining an odd number of semiconductor devices
US9160052B2 (en) Lange coupler and fabrication method
US3026490A (en) Microwave coupling arrangements
JP2004104241A (ja) 電力分配合成器
CN111342817A (zh) 阻抗控制单元、巴伦单元、电子器件和多尔蒂放大器
US4399562A (en) Full balun mixer
JP2002135015A (ja) 電力分配器
JP2004236085A (ja) 十字型t分岐回路
JPS6345901A (ja) 方向性結合器
JP3768496B2 (ja) 分布定数結合器
RU2022421C1 (ru) Трехканальный делитель мощности
US4359782A (en) Microwave mixer with linking juxtaposed balun port

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees