JP2005284038A - フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 - Google Patents

フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 Download PDF

Info

Publication number
JP2005284038A
JP2005284038A JP2004099123A JP2004099123A JP2005284038A JP 2005284038 A JP2005284038 A JP 2005284038A JP 2004099123 A JP2004099123 A JP 2004099123A JP 2004099123 A JP2004099123 A JP 2004099123A JP 2005284038 A JP2005284038 A JP 2005284038A
Authority
JP
Japan
Prior art keywords
reference voltage
original reference
circuit
voltage
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004099123A
Other languages
English (en)
Other versions
JP4239095B2 (ja
Inventor
Masanori Yamaguchi
正則 山口
Yasuo Yamada
康雄 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004099123A priority Critical patent/JP4239095B2/ja
Priority to KR1020050024600A priority patent/KR101189703B1/ko
Priority to TW094109576A priority patent/TWI280556B/zh
Priority to US11/091,434 priority patent/US7193550B2/en
Priority to CNB2005100599038A priority patent/CN100370501C/zh
Publication of JP2005284038A publication Critical patent/JP2005284038A/ja
Application granted granted Critical
Publication of JP4239095B2 publication Critical patent/JP4239095B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】 本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用して、発光特性を種々に補正できるようにして、ノイズによる著しい画質劣化を有効に回避し、さらには調整作業を簡略化することができるようにする。
【解決手段】 本発明は、分圧回路７２Ａ〜７２Ｈによる複数の候補電圧を原基準電圧設定データＤＶに応じて選択して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成し、この原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢからディジタルアナログ変換用の基準電圧Ｖ１〜Ｖ６４を生成するようにして、両端の原基準電圧ＶＲＴ、ＶＲＢについては基準電圧生成用電圧ＶＣＯＭを分圧回路７２Ａ、７２Ｈで分圧して原基準電圧ＶＲＴ、ＶＲＢを生成し、残りの原基準電圧ＶＢ〜ＶＧについては、分圧回路７２Ｂ〜７２Ｇを直列接続して両端の原基準電圧ＶＲＴ、ＶＲＢを基準にして生成する。
【選択図】 図１

Description

本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子による表示装置に適用することができる。本発明は、分圧回路による複数の候補電圧を原基準電圧設定データに応じて選択して原基準電圧を生成し、この原基準電圧からディジタルアナログ変換用の基準電圧を生成するようにして、両端の原基準電圧については、基準電圧生成用電圧を分圧回路で分圧して生成し、残りの原基準電圧については、分圧回路を直列接続して両端の原基準電圧を基準にして生成することにより、発光特性を種々に補正できるようにして、ノイズによる著しい画質劣化を有効に回避し、さらには調整作業を簡略化することができるようにする。
従来、フラットディスプレイ装置の１つである液晶表示装置においては、例えば特開平１０−３３３６４８号公報に開示されているように、ディジタルアナログ変換処理に供する基準電圧の設定によりガンマの特性を切り換えるようになされている。
すなわち図８に示すように、液晶表示装置１は、液晶セル、液晶セルのスイッチング素子、保持容量により各画素（Ｐ）３Ｒ、３Ｇ、３Ｂが形成され、これら各画素３Ｒ、３Ｇ、３Ｂをマトリックス状に配置して表示部２が形成される。液晶表示装置１は、この表示部２の各画素３Ｒ、３Ｇ、３Ｂがそれぞれ信号線（列線）ＳＩＧ及びゲート線（行線）Ｇを介して水平駆動回路４及び垂直駆動回路５に接続され、垂直駆動回路５により順次画素３Ｒ、３Ｇ、３Ｂを選択して水平駆動回路４からの駆動信号により各画素３Ｒ、３Ｇ、３Ｂの階調を設定し、これにより所望の画像を表示するようになされている。またそれぞれ赤色、緑色及び青色のカラーフィルタを設けてなる画素３Ｒ、３Ｇ、３Ｂを順次循環的に配置することにより、カラー画像を表示できるようになされている。
このため液晶表示装置１は、装置本体６から表示に供する赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢを同時並列的にコントローラ７に入力し、この画像データＤＲ、ＤＧ、ＤＢに同期したタイミング信号により垂直駆動回路５で表示部２のゲート線Ｇを駆動する。また水平駆動回路４における信号線ＳＩＧの駆動に対応するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統の画像データＤ１を生成し、この画像データＤ１により水平駆動回路４で信号線ＳＩＧを駆動する。
図９は、この水平駆動回路４及びコントローラ７を関連する構成と共に詳細に示すブロック図である。コントローラ７は、メモリ制御回路９の制御により装置本体６から出力される画像データＤＲ、ＤＧ、ＤＢをメモリ１０に順次格納して出力することにより、水平駆動回路４による信号線ＳＩＧの駆動に対応するように、水平走査期間を単位にして、ライン単位で同一色に係る画像データが連続するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統により出力する。具体的に、この例では、赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂについて、水平駆動回路４は、赤色の画素３Ｒ、緑色の画素３Ｇ、青色の画素３Ｂを順次ライン単位で駆動するようになされており、これによりコントローラ７は、図１０（Ｂ）に示すように、赤色の画像データＤＲ、緑色の画像データＤＧ、青色の画像データＤＢをライン単位で順次循環的に繰り返すようにしてこの画像データＤ１を出力する。
またコントローラ７は、タイミングジェネレータ（ＴＧ）１１によりこの画像データＤ１に同期した各種タイミング信号を生成して水平駆動回路４、垂直駆動回路５に出力する。なおここでこのタイミング信号にあっては、例えば画像データＤ１のクロックＣＫ（図１０（Ａ））、この画像データＤ１における各色の画像データＤＲ、ＤＧ、ＤＢの開始及び終了のタイミングを示すスタートパルスＳＴ（図１０（Ｃ））及びストローブパルス（図１０（Ｄ））等である。
またコントローラ７は、ディジタルアナログ変換処理に供する基準電圧の生成基準である原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを原基準電圧生成回路１２で生成して水平駆動回路４に出力する。
水平駆動回路４は、コントローラ７から出力される画像データＤ１をシフトレジスタ１３に入力し、この画像データＤ１を表示部２の信号線の系統に順次振り分けて出力する。基準電圧生成回路１４は、画像データＤ１の各階調に対応する電圧である基準電圧Ｖ１〜Ｖ６４を、コントローラ７から入力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成して出力する。
ディジタルアナログ変換回路（Ｄ／Ａ）１５Ａ〜１５Ｎは、それぞれシフトレジスタ１３の出力データをディジタルアナログ変換処理し、これによりこの例では、隣接する３つの信号線ＳＩＧの駆動信号を時分割多重化してなる駆動信号を出力する。ディジタルアナログ変換回路１５Ａ〜１５Ｎは、シフトレジスタ１３の出力データに応じて基準電圧生成回路１４で生成される基準電圧Ｖ１〜Ｖ６４を選択して出力することにより、シフトレジスタ１３から出力される画像データをディジタルアナログ変換処理する。
増幅回路１６Ａ〜１６Ｎは、このディジタルアナログ変換回路１５Ａ〜１５Ｎの出力信号をそれぞれ増幅して表示部２に出力し、表示部２においては、セレクタ１７Ａ〜１７Ｎにおいて、この増幅回路１６Ａ〜１６Ｎの出力信号をそれぞれ赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂに係る信号線ＳＩＧに順次循環的に出力する。
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成した基準電圧Ｖ１〜Ｖ６４を選択して各信号線ＳＩＧの駆動信号を生成するようにして、図１１は、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの生成に供する原基準電圧生成回路１２、基準電圧Ｖ１〜Ｖ６４の生成に供する基準電圧生成回路１４の構成を示すブロック図である。
原基準電圧生成回路１２は、所定個数の抵抗を直列接続した分圧回路２１が設けられ、この分圧回路２１により基準電圧生成用電圧ＶＣＯＭを分圧して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。これにより原基準電圧生成回路１２は、抵抗分圧により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成し、それぞれ増幅回路２４Ａ〜２４Ｈを介して出力するようになされている。なお原基準電圧生成回路１２は、選択回路２２、反転増幅回路２３によりこの分圧回路２１に印加する電圧を切り換えることができるように構成され、これによりライン反転又はフレーム反転に対応できるようになされている。これにより図１０（Ｆ）は、ライン反転による場合の信号線ＳＩＧの電位を示すものである。
これに対して基準電圧生成回路１４は、抵抗値の等しい抵抗をそれぞれ所定個数だけ直列接続してなる分圧回路Ｒ１〜Ｒ７を、さらに直列接続して抵抗直列回路２６が形成され、この抵抗直列回路２６の一端、この抵抗直列回路２６を構成する分圧回路Ｒ１〜Ｒ７の接続点、抵抗直列回路２６の他端に、それぞれ増幅回路２７Ａ〜２７Ｈを介して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが入力される。これにより基準電圧生成回路１４は、原基準電圧生成回路１２で生成した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢによる各電位差を、これらの分圧回路Ｒ１〜Ｒ７でそれぞれさらに分圧して原基準電圧ＶＲＴ、ＶＲＢの範囲で基準電圧Ｖ１〜Ｖ６４を生成するようになされている。
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから基準電圧Ｖ１〜Ｖ６４を生成するようにして、基準電圧生成回路１４は、分圧回路Ｒ１〜Ｒ７を構成する抵抗の数がそれぞれ所定個数に設定され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して画像データＤ１の階調に対応する複数の基準電圧Ｖ１〜Ｖ６４を出力できるようになされている。
原基準電圧生成回路１２においては、このようにして画像データＤ１の階調に対応する基準電圧Ｖ１〜Ｖ６４により、所望のガンマ特性による画像を表示するように、分圧回路２１を構成する抵抗の値が設定される。これにより電圧ＶＣＯＭを５〔Ｖ〕に設定した例により図１２において符号Ｌ１により示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定による折れ線近似により所望のガンマ特性を確保できるようになされている。また原基準電圧生成回路１２においては、配線パターンの変更により、この分圧回路２１から出力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを切り換えることができるようになされ、これにより符号Ｌ１により示す特性との対比により符号Ｌ２により示すように、例えば両端の電位である原基準電圧ＶＲＴ、ＶＲＢを固定した状態で、残りの原基準電圧ＶＢ〜ＶＧを矢印により示す範囲で可変して種々にガンマ特性を可変できるようになされている。
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路１２の設定によりガンマ特性を切り換えることができるようにして、液晶表示装置１では、原基準電圧生成回路１２に係るコントローラ７がコントロールＩＣにより形成されるのに対し、水平駆動回路４がドライバＩＣにより形成される。これにより従来、液晶表示装置１では、コントロールＩＣだけを付け替えることにより、ガンマ特性の異なる製品を製造することができるようになされ、またこれによりガンマ特性の修正にあっては、修正に要する期間を短くすることができるようになされている。なお符号ＣＡ〜ＣＨは、これらＩＣ間の浮遊容量である。
ところでこのようなフラットディスプレイ装置においては、有機ＥＬ素子による表示装置があり、このような有機ＥＬ素子による表示装置の表示部においても、液晶表示装置の表示部と同様に、信号線ＳＩＧの駆動により、各有機ＥＬ素子の階調を設定する方法が提案されている。これによりこのような方法に係る有機ＥＬ素子の表示部については、液晶表示装置に係るコントロールＩＣ等を使用して、表示装置を構成できると考えられる。
ところが有機ＥＬ素子においては、各色毎に、製品毎に発光特性が異なることにより、さらには発光特性が経時変化することにより、これらに対応して基準電圧Ｖ１〜Ｖ６４の設定を異ならせることが必要になる。これにより図８について上述した液晶表示装置に係る駆動回路によっては、実際上、表示装置を構成できない問題がある。具体的に、有機ＥＬ素子は、各色毎に、製品毎に、黒レベル、ダイナミックレンジを調整することが必要になる。なお有機ＥＬ素子において、ガンマ特性自体については、調整を要しないことが判っている。これにより図１１に示す原基準電圧生成回路１２を適用する場合、色毎に、製品毎に、分圧回路２１の両端電圧を調整することが必要になる。
この問題を解決する１つの方法として、例えば図１３に示すように原基準電圧生成回路を構成することが考えられる。すなわちこの原基準電圧生成回路３０においては、ディジタルアナログ変換回路（Ｄ／Ａ）３１Ａ〜３１Ｈによりそれぞれ原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。ここでディジタルアナログ変換回路３１Ａ〜３１Ｈは、同一に構成され、分圧回路３２により基準電圧生成用電圧ＶＣＯＭを分圧して複数の原基準電圧の候補電圧を生成し、セレクタ３３は、この分圧回路３２から出力される複数種類の候補電圧を原基準電圧設定データＤＶに応じて選択して出力する。
このようにすれば原基準電圧設定データＤＶを各色毎に設定して、各色毎に異なる発光特性に対応することができる。また原基準電圧設定データＤＶを製品毎に設定して、製品による発光特性のばらつきを補正することができる。また発光特性の経時変化にも対応することができる。
しかしながらこの図１３に示す構成においては、図１４に示すように、各原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの可変可能範囲が０〜ＶＣＯＭ〔Ｖ〕までの範囲であり、これにより原基準電圧設定データＤＶがノイズにより誤って設定された場合、例えば図１５に示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが極端に変化し、これにより著しく画質が劣化する問題がある。
またこのような有機ＥＬ素子における発光特性の補正において、発光効率の高い有機ＥＬ素子については、図１４との対比により図１６に示すように、原基準電圧ＶＲＴに対して駆動信号のダイナミックレンジを抑圧するように、原基準電圧ＶＢ〜ＶＧ、ＶＲＢを設定することが必要になる。このような場合に、図１３に示す構成においては、最も低い電圧による白レベルに対応する原基準電圧ＶＲＢの可変に対応して、改めてディジタルアナログ変換回路３１Ｂ〜３１Ｇに係る原基準電圧ＶＢ〜ＶＧを計算し直して原基準電圧設定データＤＶを設定し直すことが必要になる。またこれとは逆に発光効率の劣る有機ＥＬ素子ではダイナミックレンジを拡大させるように設定することが必要になり、この場合も原基準電圧ＶＲＢの可変に対応して、改めて原基準電圧ＶＢ〜ＶＧを計算し直して原基準電圧設定データＤＶを設定し直すことが必要になる。これにより例えば工場出荷時等における調整作業において、これら原基準電圧ＶＢ〜ＶＧの計算が煩雑になる問題がある。なお黒レベル調整においても、最も電圧の高い原基準電圧ＶＲＴの可変に対応するように、ディジタルアナログ変換回路３１Ｂ〜３１Ｇに係る原基準電圧ＶＢ〜ＶＧを計算し直すことが必要になり、これによりこれらの計算作業が著しく煩雑になる。
特開平１０−３３３６４８号公報
本発明は以上の点を考慮してなされたもので、種々に発光特性を補正できるようにして、ノイズによる著しい画質劣化を有効に回避し、さらには調整作業を簡略化することができるフラットディスプレイ装置の駆動回路、この駆動回路を用いたフラットディスプレイ装置を提案しようとするものである。
かかる課題を解決するため請求項１の発明においては、フラットディスプレイ装置の駆動回路に適用して、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、原基準電圧生成回路は、原基準電圧生成用の分圧回路により原基準電圧の候補電圧を複数生成し、原基準電圧設定データに応じて選択出力することにより、原基準電圧を生成する複数のディジタルアナログ変換回路を有し、複数のディジタルアナログ変換回路のうちの第１のディジタルアナログ変換回路は、基準電圧生成用電圧を原基準電圧生成用の分圧回路により分圧して、複数の原基準電圧のうちの第１の原基準電圧を出力し、複数のディジタルアナログ変換回路のうちの第２のディジタルアナログ変換回路は、基準電圧生成用電圧を原基準電圧生成用の分圧回路により分圧して、複数の原基準電圧のうちの第２の原基準電圧を出力し、複数のディジタルアナログ変換回路のうちの残りのディジタルアナログ変換回路は、原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ第１の原基準電圧及び第２の原基準電圧を入力する。
また請求項４の発明においては、フラットディスプレイ装置に適用して、水平駆動回路は、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路とを備え、原基準電圧生成回路は、原基準電圧生成用の分圧回路により原基準電圧の候補電圧を複数生成し、原基準電圧設定データに応じて選択出力することにより、原基準電圧を生成する複数のディジタルアナログ変換回路を有し、複数のディジタルアナログ変換回路のうちの第１のディジタルアナログ変換回路は、基準電圧生成用電圧を原基準電圧生成用の分圧回路により分圧して第１の原基準電圧を出力し、複数のディジタルアナログ変換回路のうちの第２のディジタルアナログ変換回路は、基準電圧生成用電圧を原基準電圧生成用の分圧回路により分圧して第２の原基準電圧を出力し、複数のディジタルアナログ変換回路のうちの残りのディジタルアナログ変換回路は、原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ第１の原基準電圧及び第２の原基準電圧を入力する。
請求項１の構成により、フラットディスプレイ装置の駆動回路に適用して、複数の原基準電圧を生成する原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、原基準電圧生成回路は、原基準電圧生成用の分圧回路により原基準電圧の候補電圧を複数生成し、原基準電圧設定データに応じて選択出力することにより、原基準電圧を生成する複数のディジタルアナログ変換回路を有するようにすれば、原基準電圧設定データにより種々に発光特性を補正することができる。すなわち色毎に原基準電圧設定データを設定して、色により異なる発光特性を補正することができ、また製品毎に原基準電圧設定データを設定して、製品間でばらつく発光特性を補正することができ、さらには発光特性の変化に対応して原基準電圧設定データを設定して、発光特性の経時変化を補正することができる。またこのようにして複数のディジタルアナログ変換回路のうちの第１のディジタルアナログ変換回路は、基準電圧生成用電圧を原基準電圧生成用の分圧回路により分圧して、複数の原基準電圧のうちの第１の原基準電圧を出力し、複数のディジタルアナログ変換回路のうちの第２のディジタルアナログ変換回路は、基準電圧生成用電圧を原基準電圧生成用の分圧回路により分圧して、複数の原基準電圧のうちの第２の原基準電圧を出力し、複数のディジタルアナログ変換回路のうちの残りのディジタルアナログ変換回路は、原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ第１の原基準電圧及び第２の原基準電圧を入力すれば、残りのディジタルアナログ変換回路による原基準電圧においては、原基準電圧生成用の分圧回路の直列接続による各候補電圧の範囲でしか可変し得ず、これによりノイズにより原基準電圧設定データが誤って設定された場合でも、著しいガンマ特性の変化を有効に回避することができ、ノイズによる著しい画質劣化を防止することができる。またこれらの原基準電圧においては、第１及び第２の原基準電圧の変化に追従して変化することにより、第１及び又は第２の原基準電圧の変更により、改めて設定し直す処理を省略することができ、これによりこれら残りのディジタルアナログ変換回路に係る計算処理を省略して調整作業を簡略化することができる。
これにより請求項４の構成によれば、種々に発光特性を設定できるようにして、ノイズによる著しい画質劣化を有効に回避し、さらには調整作業を簡略化することができるフラットディスプレイ装置を提供することができる。
本発明によれば、種々に発光特性を補正できるようにして、ノイズによる著しい画質劣化を有効に回避し、さらには調整作業を簡略化することができる駆動回路、この駆動回路によるフラットディスプレイ装置を提供することができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
（１）実施例の構成
図２は、本発明の実施例に係るＰＤＡ（Personal Digital Assistants ）を示すブロック図である。このＰＤＡ４１は、装置本体４２において、操作子の操作に応動して演算処理手段であるコントローラ４３で所定の処理手順を実行することにより、表示部４４に各種の画像を表示する。なおこの図２において、図８及び図９と同一の構成は、対応する符号を付して重複した説明は省略する。
ここでこの実施例において、表示部４４は、有機ＥＬ素子による各画素がマトリックス状に配置されてなるカラー画像の表示パネルであり、各画素に接続されたゲート線を用いて図示しない垂直駆動回路によりライン単位で画素を選択し、信号線ＳＩＧの駆動により各画素の階調が設定されるようになされている。
このＰＤＡ４１は、工場出荷時、この有機ＥＬ素子による表示部４４に関して、各色の発光特性が測定され、この測定結果に基づいて、メモリ５０に、図１１について上述した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶが記録され、これによりこの原基準電圧設定データＤＶを用いて各色の発光特性のばらつき、製品間の発光特性のばらつきを補正できるようになされ、これにより正しいホワイトバランス、色再現性により表示画像を表示できるようになされている。
なおこの実施例においては、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、最も電圧の高い原基準電圧ＶＲＴと、最も電圧の低い原基準電圧ＶＲＢとが、それぞれ黒レベル及び白レベルの階調に対応する原基準電圧であり、これにより以下においては、適宜、これら２つの原基準電圧ＶＲＴ、ＶＲＢをそれぞれ黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと呼ぶ。またこれに対応してこれら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに対応する原基準電圧設定データＤＶを、適宜、黒レベル用原基準電圧設定データ、白レベル用原基準電圧設定データと呼び、それぞれ符号ＤＶＶＲＴ、ＤＶＶＲＢにより示し、またこれに対応してこれら以外の原基準電圧ＶＢ〜ＶＧに係る原基準電圧設定データＤＶをそれぞれ符号ＤＶＶＢ〜ＤＶＶＧにより示す。これによりメモリ５０は、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢ、これら以外の原基準電圧設定データＤＶＶＢ〜ＤＶＶＧを保持するようになされている。
またＰＤＡ４１は、ユーザーの好みにより、さらには発光特性の経時変化に対応可能に、所定の処理手順をコントローラ４３により実行して表示部４４におけるホワイトバランス、黒レベル、白レベルを調整できるようになされ、この調整結果をメモリ４５に記録して保持すると共に、この調整結果により表示部４４の表示を設定するようになされている。このＰＤＡ４１は、メモリ５０に記録された工場出荷時に係る原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢのうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢの補正データＤ２を、これら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに対応する差分データΔＤＶＶＲＴ、ΔＤＶＶＲＢの形式により各色毎にメモリ４５に記録して保持し、このメモリ４５に記録された補正データＤ２をコントローラ４７の処理に応じたタイミングによりコントローラ４７に出力する。これによりＰＤＡ４１は、このようなホワイトバランス調整等の調整結果を記録して保持し、さらにはこの調整結果により表示部４４の表示を設定するようになされている。
コントローラ４７は、集積回路により構成され、装置本体４２から出力される各色の画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化し、１系統による画像データＤ１を出力する。また装置本体４２のコントローラ４３から出力される補正データＤ２により原基準電圧設定データＤＶを補正して水平駆動回路５５に出力する。
すなわちコントローラ４７において、タイミングジェネレータ（ＴＧ）５８は、画像データＤ１、ＤＲ〜ＤＢに同期した各種タイミング信号を生成して出力する。メモリ制御回路５９は、このタイミング信号を基準にしてメモリ６０の動作を制御し、メモリ６０は、装置本体４２から出力される画像データＤＲ〜ＤＢを順次格納して出力することにより、画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化して画像データＤ１を出力する。
メモリ制御回路６１は、メモリ５０の動作を制御することにより、水平走査周期で、メモリ５０から原基準電圧設定データＤＶを読み出して原基準電圧設定回路６３に出力する。
原基準電圧設定回路６３は、装置本体４２のコントローラ４３から出力される補正データＤ２により、メモリ制御回路６１から出力される原基準電圧設定データＤＶを補正して出力する。すなわち図３に示すように、原基準電圧設定回路６３は、メモリ制御回路６１を介して入力される原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）のうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを加算回路６３Ａに入力し、ここで装置本体４２から出力される対応する補正データＤ２（ΔＤＶＶＲＴ、ΔＤＶＶＲＢ）を加算し、これによりこれら黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを補正する。またこのようにして補正した黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢをエンコーダ６３Ｂに入力し、また残りの原基準電圧設定データＤＶＶＢ〜ＤＶＶＧをセレクタ（ＳＥＬ）６３Ｃを介してエンコーダ６３Ｂに入力し、ここでこれら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢをここでシルアルデータに変換して出力する。なお原基準電圧設定回路６３では、セレクタ６３Ｃの設定により、このようにメモリ制御回路６１から出力される原基準電圧設定データＤＶＶＢ〜ＤＶＶＧに代えて、装置本体４２から別途出力される原基準電圧設定データを出力できるようになされている。
この一連の処理において、原基準電圧設定回路６３は、水平駆動回路５５における信号線ＳＩＧの駆動に対応して、原基準電圧設定データＤＶを生成して出力する。しかしてこの実施例では、表示部４４において、水平方向に連続する赤色、緑色、青色の画素を１組にして、この１組の画素を１つの駆動信号により時分割により駆動することにより、原基準電圧設定回路６３は、１水平走査期間の間で、それぞれ赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢ用の原基準電圧設定データＤＶを切り換えて出力するようになされている。
水平駆動回路５５は、コントローラ４７とは別体の集積回路により構成され、コントローラ４７から出力される画像データＤ１をシフトレジスタ１３により上述した水平方向に連続する赤色、緑色、青色の画素による各組に振り分けた後、セレクタによるディジタルアナログ変換回路１５Ａ〜１５Ｎによりそれぞれディジタルアナログ変換処理する。またこのディジタルアナログ変換処理結果による駆動信号を増幅回路１６Ａ〜１６Ｎによりそれぞれ増幅して表示部４４に出力し、表示部４４においては、それぞれセレクタ１７Ａ〜１７Ｎにより増幅回路１６Ａ〜１６Ｎの出力信号を各信号線ＳＩＧに振り分ける。
水平駆動回路５５は、このような一連の処理に係るディジタルアナログ変換回路１５Ａ〜１５Ｎの基準電圧Ｖ１〜Ｖ６４を原基準電圧生成回路７０、基準電圧生成回路６９により原基準電圧設定データＤＶに応じて生成する。
図１は、この原基準電圧生成回路７０、基準電圧生成回路６９を示すブロック図である。ここで基準電圧生成回路６９は、増幅回路２７Ａ〜２７Ｈが省略されている点を除いて図１１について上述した基準電圧生成回路１４と同一に形成され、原基準電圧生成回路７０から出力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから抵抗分圧により基準電圧Ｖ１〜Ｖ６４を生成して出力する。
原基準電圧生成回路７０においては、ディジタルアナログ変換回路（Ｄ／Ａ）７１Ａ〜７１Ｈによりそれぞれ原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。
ここでディジタルアナログ変換回路７１Ａ〜７１Ｈのうち、黒レベル用原基準電圧ＶＲＴ及び白レベル用原基準電圧ＶＲＢの生成に係るディジタルアナログ変換回路７１Ａ、７１Ｈは、分圧回路７２Ａ、７２Ｈによりそれぞれ基準電圧生成用電圧ＶＣＯＭを分圧して複数の原基準電圧の候補電圧を生成する。ここで分圧回路７２Ａ、７２Ｈは、抵抗値の等しい複数の抵抗の直列回路により構成され、この基準電圧生成用電圧ＶＣＯＭを原基準電圧設定データＤＶのビット数に対応する分解能により分圧して出力する。この実施例においては、この原基準電圧設定データＤＶが６ビットにより形成され、また基準電圧生成用電圧ＶＣＯＭが５〔Ｖ〕に設定され、これにより分圧回路７２Ａ、７２Ｈは、約８０〔ｍＶ〕（≒５〔Ｖ〕／６４）単位で、順次電圧が異なってなる６４種類の候補電圧を出力する。
セレクタ７３Ａ、７３Ｈは、それぞれこの分圧回路７２Ａ、７２Ｈから出力される６４種類の候補電圧をそれぞれ黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢに応じて選択して出力する。セレクタ７３Ａ、７３Ｈは、このようにして生成した黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢをそれぞれ増幅回路７４Ａ、７４Ｈを介して出力する。
これに対してこれらディジタルアナログ変換回路７１Ａ、７１Ｈを除く他のディジタルアナログ変換回路７１Ｂ〜７１Ｇは、ディジタルアナログ変換回路７１Ａ、７１Ｈと同様に、分圧回路７２Ｂ〜７２Ｇによる抵抗分圧によりそれぞれ原基準電圧ＶＢ〜ＶＧの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ７３Ｂ〜７３Ｇにより原基準電圧設定データＤＶに応じて選択して原基準電圧ＶＢ〜ＶＧを出力する。ディジタルアナログ変換回路７１Ｂ〜７１Ｇは、これら原基準電圧ＶＢ〜ＶＧの候補電圧の生成に供する分圧回路７２Ｂ〜７２Ｇがこれらディジタルアナログ変換回路７１Ｂ〜７１Ｇ間で直列に接続されて、ディジタルアナログ変換回路７１Ａ、７１Ｈによる黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続される。
これにより図４に示すように、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを除く原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇから出力される候補電圧の範囲でしか電圧を可変することが困難に設定され、これにより図４との対比により図５に示すように、ＰＤＡ４１は、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止できるようになされている。
またこのようにそれぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇの両端が、第１及び第２の原基準電圧である原基準電圧ＶＲＴ、ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、色間の発光特性のばらつき、製品間の発光特性のばらつきを補正するために、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、図４との対比により図６に示すように、直列接続されてなる分圧回路７２Ｂ〜７２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになり、これによりこれらの原基準電圧ＶＢ〜ＶＧについては、改めて設定し直す処理を省略することができ、これによりこれら残りのディジタルアナログ変換回路に係る計算処理を省略して調整作業を簡略化することができるようになされている。
すなわち分圧回路７２Ｂ〜７２Ｇの抵抗値をそれぞれＲＢ〜ＲＧとおくと、ディジタルアナログ変換回路７１Ｂから出力される原基準電圧ＶＢに関して、原基準電圧ＶＲＴ、ＶＲＢを用いて、次式の関係式を得ることができる。なおここでＲａｄｊは、図１に示すように、分圧回路７２Ｂにおける原基準電圧ＶＲＢ側端からセレクタ７１Ｂにより選択される分圧回路７２Ｂの分圧出力端までの間の抵抗値であり、Ａは、所望するガンマ特性による係数である。
Figure 2005284038
Figure 2005284038
これらの関係式からＲａｄｊを求めると、次式を得ることができ、これによりセレクタ７１Ｂにより選択される分圧回路７２Ｂの出力にあっては、原基準電圧ＶＲＴ、ＶＲＢを変化させた場合でも、ガンマ特性による係数Ａに応じた位置に保持して何ら変更を要しないことが判る。
Figure 2005284038
原基準電圧生成回路７０は、これらディジタルアナログ変換回路７１Ｂ〜７１Ｇから出力される原基準電圧ＶＢ〜ＶＧを増幅回路７４Ｂ〜７４Ｇを介して、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと共に基準電圧生成回路６９に出力する。
デコーダ７５は、コントローラ４７から出力されるシリアルデータによる原基準電圧設定データＤＶを順次取り込み、セレクタ１７Ａ〜１７Ｎにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路７１Ａ〜７１Ｈに振り分けて出力する。
図７は、このようにして実現されるガンマ特性の例を示す特性曲線図である。この実施例においては、これらにより例えば符号Ｌ１Ａにより示す特性曲線に対して符号Ｌ２Ａにより示すように、原基準電圧設定データＤＶの設定によりガンマ特性を可変できるようになされ、これにより所望するガンマ特性により所望する画像を表示できるようになされている。また黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢの設定により黒レベル、白レベルを各色毎に、製品毎に設定し、色毎、製品毎による発光特性のばらつき、発光特性の経時変化に対応できるようになされている。またさらにはライン反転に対応するようにメモリ５０に２種類のデータを格納して、又はライン反転に対応する補正データＤ２の切り換えにより、符号Ｌ３、符号Ｌ４に示す液晶表示パネルに係るガンマ特性についても、実現できるようになされている。
これらによりこの実施例において、原基準電圧生成回路７０は、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路を構成し、基準電圧生成回路６９は、抵抗を複数個直列接続した分圧回路Ｒ１〜Ｒ７をさらに複数個直列接続して、両端及び分圧回路Ｒ１〜Ｒ７間に原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢをそれぞれ入力し、複数個の分圧回路Ｒ１〜Ｒ７による分圧電圧により複数の基準電圧Ｖ１〜Ｖ６４を出力する基準電圧生成回路を構成する。またディジタルアナログ変換回路１５Ａ〜１５Ｎは、複数の基準電圧Ｖ１〜Ｖ６４を入力して対応する信号線ＳＩＧに係る画像データＤ１に応じて選択出力することにより、駆動信号を出力する複数の選択回路を構成し、デコーダ７５は、原基準電圧の設定を指示する原基準電圧設定データＤＶを入力する入力回路を構成するようになされている。また原基準電圧生成回路７０において、ディジタルアナログ変換回路７１Ａ〜７１Ｈは、原基準電圧生成用の分圧回路７２Ａ〜７２Ｈにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの候補電圧を複数生成し、原基準電圧設定データＤＶに応じて選択出力することにより、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する複数のディジタルアナログ変換回路を構成し、これらのうちのディジタルアナログ変換回路７１Ａが、基準電圧生成用電圧ＶＣＯＭを原基準電圧生成用の分圧回路７２Ａにより分圧して、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうちの第１の原基準電圧ＶＲＴを出力し、またディジタルアナログ変換回路７１Ｈが、基準電圧生成用電圧ＶＣＯＭを原基準電圧生成用の分圧回路７２Ｈにより分圧して、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうちの第２の原基準電圧ＶＲＢを出力し、残りのディジタルアナログ変換回路７１Ｂ〜７１Ｇが、原基準電圧生成用の分圧回路７２Ｂ〜７２Ｇを直列に接続して、両端に、それぞれ第１の原基準電圧及び第２の原基準電圧ＶＲＴ、ＶＲＢを入力するようになされている。
またメモリ制御回路５９及びメモリ６０は、ライン単位で、同一色の画素に係る画像データが連続するように、各色の画素に係る画像データを時分割多重化して水平駆動回路に入力する時分割多重化回路を構成し、原基準電圧設定回路６３は、この時分割多重化した画像データに係る色の切り換えに対応して、原基準電圧設定データＤＶを切り換えるデータ切り換え回路を構成するようになされている。またセレクタ１７Ａ〜１７Ｎは、画像データに係る色の切り換えに対応して、駆動信号の出力を切り換える選択回路を構成するようになされている。
（２）実施例の動作
以上の構成において、このＰＤＡ４１では（図２）、表示に供する画像データＤＲ〜ＤＢが装置本体４２からコントローラ４７に入力され、ここでメモリ６０を介して、ライン単位で同一色に係る画像データが連続してなるように時分割多重化処理され、その処理結果である画像データＤ１が水平駆動回路５５に入力される。この水平駆動回路５５において、画像データＤ１は、シフトレジスタ１３に取り込まれ、ライン単位で、同一色に係る画像データが同時並列的にディジタルアナログ変換回路１５Ａ〜１５Ｎに入力される。またこのディジタルアナログ変換回路１５Ａ〜１５Ｎにおけるディジタルアナログ変換処理により、駆動信号に変換され、この駆動信号がそれぞれ増幅回路１６Ａ〜１６Ｎを介してセレクタ１７Ａ〜１７Ｎに入力される。これにより画像データＤ１は、表示部４４において赤色、緑色、青色の順序により水平方向に順次循環的に繰り返されてなる有機ＥＬ素子による画素に対して、これら赤色、緑色、青色の画素による組み合わせに振り分けられた後、駆動信号に変換され、この駆動信号がセレクタ１７Ａ〜１７Ｎにより赤色、緑色、青色の画素に係る信号線ＳＩＧに振り分けられ、これによりＰＤＡ４１では、画像データＤＲ〜ＤＢにより各画素の階調が設定されて所望の画像が表示される。
また原基準電圧生成回路７０において（図１）、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成され、所定個数の抵抗を直列接続して形成された複数の分圧回路Ｒ１〜Ｒ７を、さらに直列接続してなる抵抗直列回路による基準電圧生成回路６９において、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して基準電圧Ｖ１〜Ｖ６４が形成され、ディジタルアナログ変換回路１５Ａ〜１５Ｎにおいて、この基準電圧Ｖ１〜Ｖ６４の選択により画像データＤ１がディジタルアナログ変換処理されて駆動信号が生成され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢにより設定される折れ線近似によるガンマ特性により駆動信号が生成されて画像が表示される。
しかして有機ＥＬ素子においては、色毎、製品毎に発光特性が異なり、さらには経時変化により発光特性が変化することにより、このようにして画像データＤＲ〜ＤＢをディジタルアナログ変換処理して駆動信号を生成するようにして、このようにして設定されるガンマ特性による基準電圧Ｖ１〜Ｖ６４を各色毎に、製品毎に設定し、経時変化に対応するように補正することが必要になる。
このためＰＤＡ４１では、各色毎に、製品毎に、発光特性が測定され、この測定結果より所望の発光特性を確保可能に、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶがメモリ５０に記録されて保持される（図２）。またこれら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを補正する補正データＤ２がメモリ４５に記録される。ＰＤＡ４１では、原基準電圧設定回路６３において、この原基準電圧設定データＤＶが補正データＤ２により補正された後、画像データＤ１の時分割多重化に対応して、順次、水平駆動回路５５に入力される。
水平駆動回路５５においては（図１）、この原基準電圧設定データＤＶがデコーダ７５により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの各系統に分割され、これらの原基準電圧設定データＤＶがディジタルアナログ変換回路７１Ａ〜７１Ｈによりディジタルアナログ変換処理されて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成される。
これによりこの実施例においては、この原基準電圧設定データＤＶの設定により、種々の発光特性に対応することができ、これにより種々の表示パネルに簡易かつ迅速に対応することができる。すなわち単にデータの変更でダイナミックレンジ調整、黒レベル調整し、さらにはガンマ特性を変更できることにより、従来に比して大幅に開発期間を短縮し、さらには開発に要する手間も低減することができる。
またこれにより色毎、製品毎の発光特性のばらつき、経時変化による発光特性の変化についても、柔軟に対応することができ、このような特性のばらつき、経時変化によるホワイトバランスのずれ、色再現性の劣化を有効に回避して高品質の表示画像を提供することができる。
このようにして原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定して発光特性を種々に補正できるようにして、このＰＤＡ４１において、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに係るディジタルアナログ変換回路７１Ａ、７１Ｈでは、基準電圧生成用電圧ＶＣＯＭを分圧回路７２Ａ、７２Ｈにより分圧してそれぞれ原基準電圧ＶＲＴ、ＶＲＢの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶにより選択されて、原基準電圧ＶＲＴ、ＶＲＢが生成される。これによりこれら原基準電圧ＶＲＴ、ＶＲＢにあっては、基準電圧生成用電圧ＶＣＯＭとアース電位との間で、種々に電圧を設定することができる。
これに対して残る原基準電圧ＶＢ〜ＶＧに係るディジタルアナログ変換回路７１Ｂ〜７１Ｇにおいては、分圧回路７２Ｂ〜７２Ｇが直列に接続されて、両端が黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続された状態で、それぞれ分圧回路７２Ｂ〜７２Ｇにより分圧して原基準電圧ＶＢ〜ＶＧの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶにより選択されて、原基準電圧ＶＢ〜ＶＧが生成される。
これにより原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇから出力される候補電圧の範囲でしか電圧が変化しないように保持され、これによりＰＤＡ４１においては、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止することができるようになされている。
またこのようにそれぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇの両端が、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、発光特性のばらつき、経時変化を補正する場合に、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、直列接続されてなる分圧回路７２Ｂ〜７２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになる。これによりこれらの原基準電圧ＶＢ〜ＶＧについては、改めて設定し直す処理を省略することができ、これによりＰＤＡ４１では、これら残りのディジタルアナログ変換回路７１Ｂ〜７１Ｇに係る計算処理を省略して調整作業を簡略化することができるようになされている。
またこのように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、画像データＤ１の伝送に係る時分割多重化の処理に対応して、原基準電圧設定データＤＶを切り換えることにより、１系統の原基準電圧生成回路を各色の画像データの処理に共用化することができ、これにより全体構成を簡略化することができるようになされている。
またこれによりＰＤＡ４１では、結局、１ラインで３回、原基準電圧設定データＤＶを出力してガンマ特性を切り換えることになる。これによりノイズの混入により誤ってガンマ特性を設定した場合でも、このノイズの影響によるガンマの誤設定を１ラインに止めることができ、これによってもノイズによる画質劣化を低減するようになされている。
しかしてＰＤＡ４１では、このように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、この原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路を基準電圧生成回路側に設け、一体に集積回路化することにより、基準電圧生成回路６９においては、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの入力に供する増幅回路を省略することができる。これによりその分、構成を簡略化して消費電力を低減することができる。またこの増幅回路が不要となったことで、その分、基準電圧生成回路に入力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの精度を向上することができ、これにより基準電圧Ｖ１〜Ｖ６４の設定精度を向上し、生産性を向上することができる。
（３）実施例の効果
以上の構成によれば、分圧回路による複数の候補電圧を原基準電圧設定データに応じて選択して原基準電圧を生成し、この原基準電圧からディジタルアナログ変換用の基準電圧を生成するようにして、両端の原基準電圧については基準電圧生成用電圧を分圧回路で分圧して原基準電圧を生成し、残りの原基準電圧については、分圧回路を直列接続して両端の原基準電圧を基準にして生成することにより、発光特性を種々に補正できるようにして、ノイズによる著しい画質劣化を有効に回避し、調整作業を簡略化することができる。
またこのような原基準電圧生成回路、基準電圧生成回路を他の構成と共に一体に集積回路化することにより、原基準電圧の入力に供する増幅回路を省略して、その分、従来に比して構成を簡略化し、さらには消費電力を低減することができる。
また表示部における画素の繰り返しに対応して、ライン単位で、同一色の画素に係る画像データが連続するように画像データを時分割多重化して伝送して表示部を駆動するようにして、この時分割多重化に係る画像データの切り換えに対応して、原基準電圧設定データにより原基準電圧を切り換えることにより、ノイズの混入による画質劣化を一段と低減することができる。
また原基準電圧設定データを、補正データにより補正することにより、発光特性の経時変化についても確実に補正することができる。
なお上述の実施例においては、本発明をＰＤＡに適用する場合について述べたが、本発明はこれに限らず、種々の映像機器に広く適用することができる。
本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用することができる。
本発明の実施例に係るＰＤＡの原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。 本発明の実施例に係るＰＤＡを示すブロック図である。 図１の原基準電圧設定回路を示すブロック図である。 図２のＰＤＡにおけるガンマ特性の説明に供する特性曲線図である。 図２のＰＤＡにおけるノイズの影響の説明に供する特性曲線図である。 図２のＰＤＡにおけるダイナミックレンジ調整の説明に供する特性曲線図である。 図２のＰＤＡにおけるガンマ特性の設定例を示す特性曲線図である。 従来の液晶表示装置を示すブロック図である。 図８の液晶表示装置における水平駆動回路を周辺構成と共に示すブロック図である。 図９の説明に供するタイムチャートである。 図９の水平駆動回路及びコントローラにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。 図８の液晶表示装置におけるガンマ特性の説明に供する特性曲線図である。 原基準電圧設定データによる原基準電圧の設定例を示すブロック図である。 図１３の例によるガンマ特性の説明に供する特性曲線図である。 図１３の例におけるノイズの影響の説明に供する特性曲線図である。 図１３の例におけるダイナミックレンジ調整の説明に供する特性曲線図である。
符号の説明
１……液晶表示装置、２、４４……表示部、３Ｒ、３Ｇ、３Ｂ……画素、４、５５……水平駆動回路、６、４２……装置本体、７、４３、４７……コントローラ、９、５９、６１……メモリ制御回路、１０、４５、５０、６０……メモリ、１２、７０……原基準電圧生成回路、１３……シフトレジスタ、１４、６９……基準電圧生成回路、１５Ａ〜１５Ｎ、７１Ａ〜７１Ｈ……ディジタルアナログ変換回路、１６Ａ〜１６Ｎ、２４Ａ〜２４Ｈ、２７Ａ〜２７Ｈ、７４Ａ〜７４Ｈ……増幅回路、１７Ａ〜１７Ｎ、７３Ａ〜７３Ｈ……セレクタ、２１、７２Ａ〜７２Ｈ、Ｒ１〜Ｒ７……分圧回路、２６……抵抗直列回路、４１……ＰＤＡ、６３……原基準電圧設定回路

Claims (6)

  1. 画像データをディジタルアナログ変換処理して駆動信号を生成し、前記駆動信号によりマトリックス状に画素を配置してなる表示部の信号線を駆動するフラットディスプレイ装置の駆動回路において、
    複数の原基準電圧を生成する原基準電圧生成回路と、
    抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
    前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、
    前記原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路とを備え、 前記原基準電圧生成回路は、
    原基準電圧生成用の分圧回路により前記原基準電圧の候補電圧を複数生成し、前記原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を生成する複数のディジタルアナログ変換回路を有し、
    前記複数のディジタルアナログ変換回路のうちの第１のディジタルアナログ変換回路は、
    基準電圧生成用電圧を前記原基準電圧生成用の分圧回路により分圧して、前記複数の原基準電圧のうちの第１の原基準電圧を出力し、
    前記複数のディジタルアナログ変換回路のうちの第２のディジタルアナログ変換回路は、
    前記基準電圧生成用電圧を前記原基準電圧生成用の分圧回路により分圧して、前記複数の原基準電圧のうちの第２の原基準電圧を出力し、
    前記複数のディジタルアナログ変換回路のうちの残りのディジタルアナログ変換回路は、
    前記原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ前記第１の原基準電圧及び第２の原基準電圧を入力する
    ことを特徴とするフラットディスプレイ装置の駆動回路。
  2. 前記原基準電圧生成回路、前記基準電圧生成回路、前記選択回路、前記入力回路を一体に集積回路化してなる
    ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
  3. ライン単位で、同一色の前記画素に係る画像データが連続するように、前記各色の画素に係る画像データが時分割多重化されて入力され、
    前記原基準電圧生成回路は、
    前記時分割多重化されて入力される前記画像データに係る色の切り換えに対応して、前記原基準電圧を切り換える
    ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
  4. 画像データによる画像を表示するフラットディスプレイ装置において、
    マトリックス状に画素を配置してなる表示部と、
    前記表示部の信号線を駆動信号により駆動する水平駆動回路とを有し、
    前記水平駆動回路は、
    複数の原基準電圧を生成する原基準電圧生成回路と、
    抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
    前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路とを備え、
    前記原基準電圧生成回路は、
    原基準電圧生成用の分圧回路により前記原基準電圧の候補電圧を複数生成し、原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を生成する複数のディジタルアナログ変換回路を有し、
    前記複数のディジタルアナログ変換回路のうちの第１のディジタルアナログ変換回路は、
    基準電圧生成用電圧を前記原基準電圧生成用の分圧回路により分圧して第１の原基準電圧を出力し、
    前記複数のディジタルアナログ変換回路のうちの第２のディジタルアナログ変換回路は、
    前記基準電圧生成用電圧を前記原基準電圧生成用の分圧回路により分圧して第２の原基準電圧を出力し、
    前記複数のディジタルアナログ変換回路のうちの残りのディジタルアナログ変換回路は、
    前記原基準電圧生成用の分圧回路を直列に接続して、両端に、それぞれ前記第１の原基準電圧及び第２の原基準電圧を入力する
    ことを特徴とするフラットディスプレイ装置。
  5. ライン単位で、同一色の前記画素に係る画像データが連続するように、前記各色の画素に係る画像データを時分割多重化して前記水平駆動回路に入力する時分割多重化回路と、 前記時分割多重化した画像データに係る色の切り換えに対応して、前記原基準電圧設定データを切り換えるデータ切り換え回路とを有し、
    前記水平駆動回路は、
    前記画像データに係る色の切り換えに対応して、前記駆動信号の出力を切り換える選択回路を有する
    ことを特徴とする請求項４に記載のフラットディスプレイ装置。
  6. 前記データ切り換え回路は、
    前記表示部の経時変化を補正する補正データにより補正して前記原基準電圧設定データを生成する
    ことを特徴とする請求項６に記載のフラットディスプレイ装置。
JP2004099123A 2004-03-30 2004-03-30 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 Expired - Fee Related JP4239095B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004099123A JP4239095B2 (ja) 2004-03-30 2004-03-30 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
KR1020050024600A KR101189703B1 (ko) 2004-03-30 2005-03-24 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
TW094109576A TWI280556B (en) 2004-03-30 2005-03-28 Driving circuit of flat display device, and flat display device
US11/091,434 US7193550B2 (en) 2004-03-30 2005-03-29 Driving circuit of flat display device, and flat display device
CNB2005100599038A CN100370501C (zh) 2004-03-30 2005-03-30 平板显示设备的驱动电路和平板显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099123A JP4239095B2 (ja) 2004-03-30 2004-03-30 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2005284038A true JP2005284038A (ja) 2005-10-13
JP4239095B2 JP4239095B2 (ja) 2009-03-18

Family

ID=35049954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099123A Expired - Fee Related JP4239095B2 (ja) 2004-03-30 2004-03-30 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置

Country Status (5)

Country Link
US (1) US7193550B2 (ja)
JP (1) JP4239095B2 (ja)
KR (1) KR101189703B1 (ja)
CN (1) CN100370501C (ja)
TW (1) TWI280556B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005300866A (ja) * 2004-04-09 2005-10-27 Sony Corp フラットディスプレイ装置
JP2006227272A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243233A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006313189A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 発光装置、その駆動方法および電子機器
JP2010085795A (ja) * 2008-09-30 2010-04-15 Casio Computer Co Ltd 画素駆動装置、発光装置及び表示装置
JP2010107936A (ja) * 2008-09-30 2010-05-13 Casio Computer Co Ltd 画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法
KR101116886B1 (ko) 2004-04-08 2012-03-06 소니 주식회사 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060111262A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 표시 장치의 구동 장치
JP4850452B2 (ja) * 2005-08-08 2012-01-11 株式会社 日立ディスプレイズ 画像表示装置
US7916112B2 (en) * 2005-10-19 2011-03-29 Tpo Displays Corp. Systems for controlling pixels
JP2008102235A (ja) * 2006-10-18 2008-05-01 Sony Corp ディスプレイ装置
US8638276B2 (en) 2008-07-10 2014-01-28 Samsung Display Co., Ltd. Organic light emitting display and method for driving the same
TWI615821B (zh) 2012-11-14 2018-02-21 聯詠科技股份有限公司 驅動電路
CN103839507B (zh) * 2012-11-26 2016-08-03 联咏科技股份有限公司 驱动电路
CN105225640B (zh) * 2014-06-05 2018-04-06 上海和辉光电有限公司 一种oled显示器的数据驱动器黑画面电压补偿方法
CN107731191A (zh) * 2017-11-15 2018-02-23 深圳市华星光电技术有限公司 Gamma电路及液晶面板
JP6708229B2 (ja) * 2018-07-23 2020-06-10 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN111292671B (zh) * 2020-03-31 2023-09-29 京东方科技集团股份有限公司 数据驱动电路及其驱动方法、和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202299A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 液晶ディスプレイ装置
JP2002108312A (ja) * 2000-07-24 2002-04-10 Sharp Corp 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP2002258792A (ja) * 2001-02-28 2002-09-11 Matsushita Electric Ind Co Ltd 表示装置
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
JP2003157051A (ja) * 2001-09-04 2003-05-30 Toshiba Corp 表示装置
JP2003202838A (ja) * 2001-10-31 2003-07-18 Matsushita Electric Ind Co Ltd 表示装置
JP2003288057A (ja) * 2002-03-28 2003-10-10 Fuji Photo Film Co Ltd 液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3819113B2 (ja) 1997-06-03 2006-09-06 三菱電機株式会社 液晶表示装置
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
US6747626B2 (en) * 2000-11-30 2004-06-08 Texas Instruments Incorporated Dual mode thin film transistor liquid crystal display source driver circuit
KR100379535B1 (ko) * 2001-01-06 2003-04-10 주식회사 하이닉스반도체 액정 표시 장치의 구동 회로
US7023417B2 (en) * 2001-03-30 2006-04-04 Winbond Electronics Corporation Switching circuit for column display driver
JP3883890B2 (ja) * 2002-03-20 2007-02-21 三洋電機株式会社 有機ｅｌディスプレイの輝度制御方法および輝度制御回路
KR100477986B1 (ko) * 2002-04-12 2005-03-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 이의 구동방법
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
US6750839B1 (en) * 2002-05-02 2004-06-15 Analog Devices, Inc. Grayscale reference generator
KR100542319B1 (ko) * 2003-03-31 2006-01-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치
US7245284B2 (en) * 2003-04-28 2007-07-17 Matsushita Electric Industrial Co., Ltd. Liquid crystal display panel driving apparatus and liquid crystal display apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202299A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 液晶ディスプレイ装置
JP2002108312A (ja) * 2000-07-24 2002-04-10 Sharp Corp 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP2002258792A (ja) * 2001-02-28 2002-09-11 Matsushita Electric Ind Co Ltd 表示装置
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2003157051A (ja) * 2001-09-04 2003-05-30 Toshiba Corp 表示装置
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
JP2003202838A (ja) * 2001-10-31 2003-07-18 Matsushita Electric Ind Co Ltd 表示装置
JP2003288057A (ja) * 2002-03-28 2003-10-10 Fuji Photo Film Co Ltd 液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116886B1 (ko) 2004-04-08 2012-03-06 소니 주식회사 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
JP2005300866A (ja) * 2004-04-09 2005-10-27 Sony Corp フラットディスプレイ装置
JP4674443B2 (ja) * 2004-04-09 2011-04-20 ソニー株式会社 フラットディスプレイ装置
JP2006227272A (ja) * 2005-02-17 2006-08-31 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243233A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006313189A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 発光装置、その駆動方法および電子機器
JP2010085795A (ja) * 2008-09-30 2010-04-15 Casio Computer Co Ltd 画素駆動装置、発光装置及び表示装置
JP2010107936A (ja) * 2008-09-30 2010-05-13 Casio Computer Co Ltd 画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法

Also Published As

Publication number Publication date
US20050231409A1 (en) 2005-10-20
KR101189703B1 (ko) 2012-10-10
CN100370501C (zh) 2008-02-20
TWI280556B (en) 2007-05-01
KR20060044696A (ko) 2006-05-16
JP4239095B2 (ja) 2009-03-18
TW200539101A (en) 2005-12-01
CN1677467A (zh) 2005-10-05
US7193550B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
KR101189703B1 (ko) 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
KR101128501B1 (ko) 평면 디스플레이 장치의 구동회로 및 평면 디스플레이 장치
KR101116886B1 (ko) 플랫 디스플레이 장치의 구동회로 및 플랫 디스플레이 장치
US8698720B2 (en) Display signal processing device and display device
KR100630654B1 (ko) 표시 장치, 표시 장치의 구동 회로 및 표시 장치의 구동방법
JP6967133B2 (ja) 表示ドライバ及び表示デバイス
JP4099671B2 (ja) フラットディスプレイ装置及びフラットディスプレイ装置の駆動方法
JP2004053715A (ja) 表示装置とそのγ補正方法
KR101818213B1 (ko) 구동 장치 및 이를 포함하는 표시 장치
JP2005316188A (ja) フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP2009186800A (ja) 表示装置および表示装置のフリッカ判定方法。
JP4525343B2 (ja) 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2005284037A (ja) フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP5103020B2 (ja) 基準電流発生回路、有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
JP2006276114A (ja) 液晶表示装置
JP4674443B2 (ja) フラットディスプレイ装置
JP2003084719A (ja) 表示パネル駆動装置
JP2007240895A (ja) 表示装置用駆動回路
KR100540566B1 (ko) 액정표시장치의 디지털아날로그변환장치
JP2008107611A (ja) 表示装置用駆動回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees