JP5103020B2 - 基準電流発生回路、有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 - Google Patents

Description

この発明は、基準電流発生回路、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、Ｒ（赤），Ｇ（緑），Ｂ（青）の三原色の画素配列（ドット配列）が表示画面上でダイアゴナル配列、デルタ配列、レクタングル配列等のように、水平１ラインのロウ側のライン走査（水平１ラインの垂直方向の走査）に応じて水平１ラインのＲ，Ｇ，Ｂのドット配列順序が変わる場合において、変化するＲ，Ｇ，Ｂのドット配列に対応するカラムライン駆動切換えを基準電流発生回路に切換回路を設けることで容易するものであって、このような切換回路を追加してもＩＣにおける電流駆動回路の占有面積をほとんど増加させないで済むような基準電流発生回路に関する。さらに、Ｒ，Ｇ，Ｂのドット配列に対応するカラムライン駆動切換のための切換回路を追加してもＩＣにおける電流駆動回路の占有面積を低減させることができるようなカラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置に関する。

携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルは、ＱＶＧＡのフルカラーが提案され、実用化の段階に入っている。ＱＶＧＡでは、カラム方向のピン数がＲ，Ｇ，Ｂ各１２０ピンの３６０ピンとなるが、ＴＶ用の有機ＥＬ表示装置等にあってはさらに端子ピン数が多くなり、高解像度な有機ＥＬパネルとなる。また、携帯電話機の有機ＥＬパネルにあってもさらに高解像度な有機ＥＬパネルを装置に搭載する要請が強い。
フルカラー表示は、Ｒ，Ｇ，Ｂの３画素がモノクロの１画素に対応している。高解像度において画質を向上させる場合には、有機ＥＬ表示装置は、Ｒ，Ｇ，Ｂのドット配列（サブピクセル配列）を現在のようなＲ，Ｇ，Ｂを各カラムラインに順番に割り振る固定型のストライプ配置ではなく、現在の液晶ディスプレイにおいて行われているダイアゴナル配列、デルタ配列、レクタングル配列等のＲ，Ｇ，Ｂのドット配列となり、これに従うダイナミックな電流駆動が必要になる（非特許文献１）。
液晶ディスプレイ製造装置用語辞典（日本半導体製造装置協会編）

Ｒ，Ｇ，Ｂに発光感度差があることからダイアゴナル配列、デルタ配列、レクタングル配列等では、有機ＥＬ素子の発光輝度レベルが同じであっても同じカラムラインについてはドット配列に応じて決定されるＲ，Ｇ，Ｂに対応する駆動電流を発生させることが必要である。その駆動電流は、水平１ラインのロウ側のライン走査（水平１ラインの垂直方向での走査）に対応してダイナミックに発生させていかなければならない。
そのために考えられることは、出力ピンの手前にＲ，Ｇ，Ｂ切換のマルチプレクサを設けて水平１ラインのロウ側ライン走査に応じてＲ，Ｇ，Ｂの駆動電流を切換えて発生することである。しかし、そのようにすると、各出力ピン対応にマルチプレクサが必要になる。そのために、電流駆動回路の占有面積がその分増加してＩＣ１個当たりの駆動ピン数を多くできなくなる問題がある。そのようなＩＣドライバを高解像度化のために使用すると多数のＩＣドライバが必要になる問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、変化するＲ，Ｇ，Ｂのドット配列に対応するカラムライン駆動切換えを基準電流発生回路に切換回路を設けることで容易するものであって、このような切換回路を追加してもＩＣにおける電流駆動回路の占有面積をほとんど増加させないで済む基準電流発生回路を提供することにある。
この発明の他の目的は、Ｒ，Ｇ，Ｂのドット配列に対応するカラムライン駆動切換のための切換回路を追加してもＩＣにおける電流駆動回路の占有面積を低減させることができる高解像度のフルカラー表示の有機ＥＬパネルに適した有機ＥＬ駆動回路あるいは有機ＥＬ表示装置を提供することにある。

このような目的を達成するための第１の発明の基準電流発生回路の構成は、複数のスイッチ回路とカレントミラー回路の複数の出力側トランジスタとで構成され表示三原色のＲ、Ｇ、Ｂに対応して設けられアナログ変換電流を基準電流としてそれぞれ発生する第１、第２および第３のＤ／Ａ変換ブロックと、Ｒ、Ｇ、Ｂに対応する各基準電流のうちの１つを選択する第１の切換回路と、Ｒ、Ｇ、Ｂに対応する各基準電流のうちの他の１つを選択する第２の切換回路と、Ｒ、Ｇ、Ｂに対応する各基準電流のうちの残りの１つを選択する第３の切換回路と、各端子ピンに対応して発生する駆動電流が有機ＥＬパネルのＲ、Ｇ、Ｂのドット配列に対応するように第１、第２および第３の切換回路による基準電流の選択を表示画面に対するライン走査に応じて順次切換える制御をする制御回路とを備えるものである。
第２の発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の構成は、有機ＥＬパネルの多数の各端子ピン対応に駆動電流をそれぞれ生成して有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路において、
表示三原色のＲ、Ｇ、Ｂに対応する基準電流をそれぞれ発生する基準電流発生回路と、 第１、第２および第３のカレントミラー回路と、複数の第１のスイッチ回路とこれら第１、第２および第３のカレントミラー回路のそれぞれの複数の出力側トランジスタとで構成されアナログ変換電流を駆動電流あるいはこれの元となる電流として発生し多数の各端子ピン対応に設けられた多数の第１のＤ／Ａ変換ブロックと、Ｒ、Ｇ、Ｂに対応する各基準電流のうちの１つを選択して第１のカレントミラー回路の入力側トランジスタに供給する第１の切換回路と、Ｒ、Ｇ、Ｂに対応する各基準電流のうちの他の１つを選択して第２のカレントミラー回路の入力側トランジスタに供給する第２の切換回路と、Ｒ、Ｇ、Ｂに対応する各基準電流のうちの残りの１つを選択して第３のカレントミラー回路の入力側トランジスタに供給する第３の切換回路と、第１、第２および第３の切換回路による基準電流の選択を表示画面に対するライン走査に応じて順次切換える制御をする制御回路を備えていて、各端子ピンに対応して発生する駆動電流が制御回路の切換制御により有機ＥＬパネルのＲ、Ｇ、Ｂのドット配列に対応するように各端子ピンに出力されるものである。

第１の発明は、１個のカレントミラー回路において、複数のスイッチ回路とカレントミラー回路の複数の出力側トランジスタとで構成されるＤ／Ａ変換ブロックをＲ、Ｇ、Ｂに対応させて３個設けてＤ／Ａ変換ブロックがＲ、Ｇ、Ｂの基準電流をそれぞれに発生する。発生させたそれらの基準電流を第１、第２、第３の切換回路で選択するようにして、制御回路がＲ、Ｇ、Ｂのドット配列に対応するように、表示画面に対するライン走査（１水平ラインに対応のロウ側のライン走査に相当）に応じて第１、第２、第３の切換回路を切換制御して基準電流の選択を有機ＥＬパネル上のＲ、Ｇ、Ｂのドット配列に対応させてダイナミックに行い、これに応じて駆動電流を生成する。
なお、駆動電流の生成は、例えば、Ｒ、Ｇ、Ｂの各端子ピン対応にそれぞれ設けられたカレントミラー回路構成のＤ／Ａ変換回路に第１、第２、第３の切換回路で選択したそれぞれの基準電流を供給すればよい。
この場合、第１の発明では、基準電流発生回路としてＲ、Ｇ、Ｂに対応に３個のカレントミラー回路でそれぞれにＲ、Ｇ、Ｂの各基準電流を発生するころを１個のカレントミラー回路の３個のＤ／Ａ変換ブロックで済ませている。
第１、第２、第３の切換回路が設けられるが、これらは、通常それぞれ３個程度の複数のスイッチトランジスタ（トランスミッションゲートあるいはその他のアナログスイッチ）で構成できる。基準電流は微小な電流であるのでスイッチトランジスタの占有面積は小さく済む。これらの複数のスイッチトランジスタの占有面積の増加分は、基準電流発生回路を１個のカレントミラー回路としてカレントミラー回路の入力側トランジスタを２個分減らすことで実質的に相殺することができる。
なぜなら、微小な基準電流をＯＮ／ＯＦＦする、例えば、９個分のスイッチ動作のトランジスタは、チャネル幅とチャネル長が短くて済むからである。これに対して電流出力のトランジスタは、一般的にスイッチ動作のトランジスタに比較してチャネル幅が大きく、しかもチャネル長が長いからである。スイッチ動作のトランジスタよりも電流出力のトランジスタの方が占有面積の方がはるかに大きい。
その結果、Ｒ，Ｇ，Ｂの基準電流発生回路全体としては、第１、第２、第３の切換回路を設けても実質的な占有面積の増加がほとんどなく、高解像度の表示に適する基準電流発生回路を実現できる。

第２の発明は、Ｒ，Ｇ，Ｂの基準電流を発生する基準電流発生回路の後段に各端子ピン対応にＤ／Ａ変換ブロックを有する３個のカレントミラー回路のＤ／Ａ変換回路を設ける。そして、Ｒ、Ｇ、Ｂに対応するそれぞれの基準電流を前記の第１、第２、第３の切換回路により選択的に切換えて第１、第２および第３のカレントミラー回路に供給してそれぞれに駆動して各端子ピン対応のＤ／Ａ変換ブロックにおいて各端子ピン対応に駆動電流あるいはこれの元となる電流を有機ＥＬパネル上のＲ、Ｇ、Ｂのドット配列に対応させてダイナミックに生成するものである。
この場合の基準電流発生回路は、Ｒ、Ｇ、Ｂ対応に３個のカレントミラー回路をそれぞれに設けてＲ、Ｇ、Ｂの基準電流をそれぞれ発生する回路でなくてもよい。前記のような入力側トランジスタを共通にした１個のカレントミラー回路で構成されていてもよい。次に説明する実施例は後者の場合の例である。
第２の発明では、第１、第２および第３のカレントミラー回路には、Ｒ、Ｇ、Ｂ対応に各端子ピン対応にそれぞれ第１のＤ／Ａ変換ブロックが設けられるので、Ｄ／Ａ変換回路の占有面積を低減させることができるからである。
各端子ピン対応の各第１のＤ／Ａ変換ブロックは、これら第１〜第３のカレントミラー回路におけるそれぞれの複数の出力側トランジスタと複数の第１のスイッチ回路とでそれぞれに構成される。そして、各第１のＤ／Ａ変換ブロックからそれぞれ駆動電流あるいはこれの元となる電流を得る。制御回路は、前記と同様に、Ｒ、Ｇ、Ｂの基準電流の選択を有機ＥＬパネルのＲ、Ｇ、Ｂのドット配列に対応するように、表示画面に対するライン走査に応じて前記の切換回路を切換制御する。
これにより、第１および第２の発明は、切換回路がＲ、Ｇ、Ｂのドット配列に対応するようにＲ、Ｇ、Ｂの基準電流を選択するだけの個数のスイッチ回路で済むので、各端子ピン対応に設ける場合よりも占有面積は少なくて済む。
さらに、第２の発明では、端子ピン対応にカレントミラー回路の電流スイッチング形Ｄ／Ａをそれぞれ設けて端子ピン対応にアナログ変換電流を発生しなければならないところをＲ、Ｇ、Ｂ対応の３個のカレントミラー回路を設け、各カレントミラー回路のそれぞれにおいて入力側トランジスタが共通な複数の出力側トランジスタによるＤ／Ａ変換ブロックを第１のＤ／Ａ変換ブロックとして端子ピン対応に設けるので、前記第１の発明と同様にこれら回路の占有面積を低減することができる。
その結果、Ｒ，Ｇ，Ｂのドット配列に対応するＲ，Ｇ，Ｂのカラムラインの切換えが容易にでき、ＩＣにおける電流駆動回路の占有面積が低減し、高解像度の表示に適する有機ＥＬ駆動回路および有機ＥＬ表示装置を実現できる。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のダイアゴナルドット配列のアクティブマトリックス型有機ＥＬパネルのカラムドライバを中心とするブロック図、図２は、ダイアゴナル配列における画素配列（ドット配列）の説明図、そして図３は、アクティブマトリックス型の有機ＥＬパネルを駆動する場合のカラムドライバのタイミングチャートである。 図１において、１０は、有機ＥＬパネルを駆動する有機ＥＬ駆動回路としてのカラムＩＣドライバ（以下カラムドライバ）である。このカラムドライバ１０は、Ｒ，Ｇ，Ｂに共通に設けられた基準電流源１と、電流反転回路２、ホワイトバランス調整回路３、ＲＧＢ切換回路４、Ｄ／Ａ変換回路（Ｄ／Ａ）５、リセット電圧発生回路６等とから構成されている。そして、表示装置は、このカラムドライバ１０とダイアゴナルドット配列のアクティブマトリックス型有機ＥＬパネル１１、コントロール回路１２、そしてＭＰＵ１３等とから構成されている。
ホワイトバランス調整回路３は、複数のスイッチ回路により複数の出力側トランジスタの出力電流をスイッチングして選択するカレントミラー回路で構成される電流スイッチング形のＤ／Ａである。これは、Ｒ，Ｇ，Ｂに対応して設けられた基準電流発生回路になっていて、Ｒのホワイトバランス調整回路３Ｒと、Ｇのホワイトバランス調整回路３Ｇ、Ｂのホワイトバランス調整回路３Ｂとを有している。そして、基準電流源１からの基準電流Ｉrefを電流反転回路２を介して受けてホワイトバランス調整されたＲ，Ｇ，Ｂに対応する基準電流Ｉr，Ｉg，ＩbをＲ，Ｇ，Ｂに対応してそれぞれ発生する。
なお、Ｒ，Ｇ，Ｂの基準電流発生回路としては、このホワイトバランス調整回路３に限定されることなく、基準電流源１と電流反転回路２とホワイトバランス調整回路３とを含めた全体の回路を基準電流Ｉr，Ｉg，Ｉbを発生する基準電流発生回路としてもよい。

ホワイトバランス調整回路３Ｒと、ホワイトバランス調整回路３Ｇ、そしてホワイトバランス調整回路３Ｂは、それぞれＲ，Ｇ，Ｂに対応して設けられた電流スイッチング形の８ビットのＤ／Ａ変換ブロック３０Ｒ，３０Ｇ，３０Ｂとこれらに共通に設けられたレジスタ３１とにより構成されている。
Ｄ／Ａ変換ブロック３０Ｒ，３０Ｇ，３０Ｂは、それぞれ１個のカレントミラー回路の出力側トランジスタと複数のスイッチ回路とで構成され、そのそれぞれの複数の出力側トランジスタは、複数のＰチャネル出力側トランジスタＴrb〜Ｔrｎ，複数のＰチャネル出力側トランジスタＴgb〜Ｔgｎ，複数のＰチャネル出力側トランジスタＴbb〜Ｔbｎからなる。なお、Ｄ／Ａ変換ブロック３０Ｒ，３０Ｇ，３０Ｂは、それぞれに出力側トランジスタの電流をスイッチングするためのスイッチ回路ＳＷを複数個有している。
これらＤ／Ａ変換ブロック３０Ｒ，３０Ｇ，３０Ｂの出力側トランジスタに対して共通に設けられたカレントミラー回路の入力側トランジスタＴaaは、基準電流反転回路２から基準電流Ｉrefを受けて駆動される。各Ｄ／Ａ変換ブロック３０Ｒ，３０Ｇ，３０Ｂは、レジスタ３１に設定されたＲ，Ｇ，Ｂに対応するそれぞれの設定データと基準電流Ｉrefとに従ってＤ／Ａ変換をし、アナログ変換電流としてそれぞれ基準電流Ｉr，Ｉg，Ｉbをそれぞれの出力端子３２Ｒ，３２Ｇ，３２Ｂに発生する。
なお、レジスタ３１には、装置の電源がＯＮにされたときにＲ，Ｇ，Ｂの基準電流値についての設定データがＭＰＵ１３から送出されて記憶される。これによりホワイトバランス調整された所定の値の基準電流Ｉr，Ｉg，Ｉbがホワイトバランス調整回路３Ｒと、ホワイトバランス調整回路３Ｇ、ホワイトバランス調整回路３Ｂとにそれぞれ発生する。

電流反転回路２は、Ｎチャネルの入力側ＭＯＳトランジスタＴN1と出力側ＭＯＳトランジスタＴN2からなるカレントミラー回路で構成されている。ダイオード接続のトランジスタＴN1は、そのドレインが基準電流源１の出力に接続され、これから基準電流Ｉrefを受ける。そのソースは接地されいる。トランジスタＴN2は、そのドレインがホワイトバランス調整回路３のトランジスタＴaaのドレインに接続され、そのソースが接地されている。基準電流源１は、デバイスの電源ライン＋ＶDDに接続されて電力供給を受ける。基準電流源１から出力される基準電流Ｉrefは、Ｒ，Ｇ，Ｂに対応するそれぞれの基準電流を発生するた元になる電流である。
これにより、基準電流源１から吐き出される基準電流Ｉrefは、電流反転回路２に入力されて電流方向が吐き出しからシンクにされて、ミラー電流としてホワイトバランス調整回路３に入力される。このシンク電流は、カレントミラー回路の入力側トランジスタＴaaのドレインに供給されて、入力側トランジスタＴaaが基準電流Ｉrefにより駆動される。
ＲＧＢ切換回路４は、ホワイトバランス調整回路３とＤ／Ａ５との間に設けられた９個のアナログスイッチ（トランスミッションゲート）４１ａ，４１ｂ，４１ｃ、４２ａ，４２ｂ，４２ｃ、４３ａ，４３ｂ，４３ｃからなる。

Ｄ／Ａ５は、３個のＤ／Ａ５１，Ｄ／Ａ５２，Ｄ／Ａ５３で構成されている。Ｄ／Ａ５１，Ｄ／Ａ５２，Ｄ／Ａ５３は、それぞれカレントミラー回路で構成される電流スイッチング形のＤ／Ａである。これらＤ／ＡのＤ／Ａ変換ブロック５１ａ，５２ａ，５３ａ〜Ｄ／Ａ変換ブロック５１ｎ，５２ｎ，５３ｎは、それぞれＮチャネルの入力側ＭＯＳトランジスタＴａ1〜Ｔａ3に対して各出力端子ピンＸａ，Ｘｂ，…Ｘｎ（各出力端子ピンは、有機ＥＬパネル１１のカラム側の各端子ピンＸａ，Ｘｂ，…Ｘｎに対応していてそれぞれ接続される。）にそれぞれ対応して設けられた出力側トランジスタＴb〜Ｔｎからなるｎ個（ただしｎは総ピン数）の８ビットのＤ／Ａ変換ブロックである。
Ｄ／Ａ変換ブロック５１ａ，５１ｂ，…５１ｎ（図示せず）の各出力側トランジスタＴb〜Ｔｎは、共通の入力側トランジスタＴa1にカレントミラー接続され、Ｄ／Ａ変換ブロック５２ａ，５２ｂ，…５２ｎ（図示せず）の各出力側トランジスタＴb〜Ｔｎは、共通の入力側トランジスタＴa2にカレントミラー接続され、Ｄ／Ａ変換ブロック５３ａ，５３ｂ（図示せず），…５３ｎの各出力側トランジスタＴb〜Ｔｎは、共通の入力側トランジスタＴa3にカレントミラー接続されている。各入力側トランジスタＴa1〜Ｔa3のソースはそれぞれ接地されている。
Ｄ／Ａ変換ブロック５１ａ〜５１ｎの各出力端子５ａは、これに対応してそれぞれ設けられたアナログスイッチ５４を介して各出力端子ピンＸａ〜Ｘｎ（以下端子ピンＸａ〜Ｘｎ）のうちの３ｉ＋１（ただしｉは０からｎ／３までの整数）番目の端子ピンに順番に接続されている。Ｄ／Ａ変換ブロック５２ａ〜５２ｎの各出力端子５ａは、同様にそれぞれ設けられたアナログスイッチ５４を介して各端子ピンＸａ〜Ｘｎのうちの３ｉ＋２番目の端子ピンに順番に接続され、Ｄ／Ａ変換ブロック５３ａ〜５３ｎの各出力端子５ａは、同様にそれぞれ設けられたアナログスイッチ５４を介して各端子ピンＸａ〜Ｘｎのうちの３ｉ＋３番目の端子ピンに順番に接続されている。
すなわち、Ｄ／Ａ変換ブロック５１ａ〜５１ｎの各出力端子５ａは、それぞれ２本置きに端子ピンＸａ〜Ｘｎに交互に接続される。

Ｄ／Ａ５のＤ／Ａ５１，Ｄ／Ａ５２，Ｄ／Ａ５３の各Ｄ／Ａ変換ブロックには、ＭＰＵ１３から表示データレジスタ５６ａ〜５６ｎのそれぞれに送出されて記憶された端子ピン対応の表示データがそれぞれに供給される。これにより表示データに応じたアナログ変換電流が各Ｄ／Ａ変換ブロック５１ａ，５２ａ，５３ａ〜Ｄ／Ａ変換ブロック５１ｎ，５２ｎ，５３ｎの出力端子５ａに発生する。
なお、ＭＰＵ１３から表示データレジスタ５６ａ〜５６ｎへの表示データの転送は、電源がＯＮにされたときである。
ＲＧＢ切換回路４のアナログスイッチ４１ａ，４１ｂ，４１ｃは、一端が共通に入力側トランジスタＴa1のドレインに接続され、他端がホワイトバランス調整回路３０Ｒ，３０Ｂ，３０Ｇのそれぞれの出力端子３２Ｒ，３２Ｂ，３２Ｇにそれぞれ接続されている。アナログスイッチ４２ａ，４２ｂ，４２ｃは、一端が共通に入力側トランジスタＴａ2のドレインに接続され、他端が出力端子３２Ｇ，３２Ｒ，３２Ｂにそれぞれ接続され、アナログスイッチ４３ａ，４３ｂ，４３ｃは、一端が共通に入力側トランジスタＴa3のドレインに接続され、他端が出力端子３２Ｂ，３２Ｇ，３２Ｒにそれぞれ接続されている。

図面右側に示すリセット電圧発生回路６は、プログラマブル定電圧発生回路であって、電圧型Ｄ／Ａ変換回路６０とレジスタ６１とで構成されている。レジスタ６１に設定された設定データを受けてこれをＤ／Ａ変換してリセット電圧Ｖｒをリセット電圧発生回路６の出力端子６ａに発生する。出力端子６ａは、各端子ピンＸａ〜Ｘｎに対応して設けられたそれぞれのアナログスイッチ５５を介して各端子ピンＸａ〜Ｘｎに接続されている。
なお、レジスタ６１には、装置の電源がＯＮにされたときにリセット電圧Ｖｒについて設定データがＭＰＵ１３から送出されて記憶される。これにより所定の値のリセット電圧Ｖｒがリセット電圧発生回路６に発生する。
各アナログスイッチ５４と各アナログスイッチ５５は、それぞれコントロール回路１２から書込パルスＷｒ（図３（ｄ）参照）とロークロックＲＣＫＬ（図３（ｂ）参照）とを受けてＯＮ／ＯＦＦされる。
ＲＧＢ切換回路４の各アナログスイッチ４１ａ〜４３ｃは、コントロール回路１２から選択パルスＳＥＬａ，ＳＥＬｂ，ＳＥＬｃをそれぞれ受けてＯＮ／ＯＦＦされる（図３（ｅ）〜（ｇ）参照）。
なお、ＲＧＢ切換回路４の各アナログスイッチ（トランスミッションゲート）に対する各制御パルスは、それぞれクロックφとインバータを介して生成されるこれの反転クロック＊φとがあって、各アナログスイッチはこれらパルスを受けてＯＮ／ＯＦＦされる。しかし、図では各アナログスイッチ４１ａ〜４３ｃについては反転クロック＊φ側の配線は省略してある。

図２は、有機ＥＬパネル１１の各ピクセル回路７のＲ，Ｇ，Ｂ発光をする有機ＥＬ素子のドット配列（ダイアゴナルドット配列）を示すものである。ダイアゴナルドット配列では、垂直方向において隣接する３本の水平１ラインのＲ，Ｇ，Ｂの順番が入れ換わり、この３本の水平１ラインを単位として垂直方向に各水平１ラインが繰り返し配列されている。
このような図２に示す有機ＥＬパネル１１（ダイアゴナルドット配列の画素（ドット）を持つ有機ＥＬパネル）に対する基準電流切換動作を中心としたピクセル回路の駆動動作について図３のタイミングチャートを参照して説明する。なお、図３の各制御パルスは、コントロール回路１２において発生する。
図３（ａ）は、ロースキャンスタートパルスＲＳＴＰである。これの立上がりに応じて図３（ｂ）に示すロークロックＲＣＬＫがビデオ信号の水平同期信号に対応する周期で発生して、これに応じてロウ側の水平１ラインが垂直方向に順次走査される。これにより、垂直方向でのライン走査が行われていく。図３（ｃ）は、水平１ラインにおける走査期間と帰線期間とを切り分けるリセットコントロールパルスＲＳである。これの“Ｈ”がリセット期間ＲＴであり、“Ｌ”が有機ＥＬ発光期間Ｄである。
アナログスイッチ５５は、ロークロックＲＣＬＫを受けてこれの立上がりタイミングでＯＮになり、各端子ピンＸａ〜Ｘｎをリセット電圧発生回路６の出力端子６ａに接続して各端子ピンＸａ〜Ｘｎを介して接続されるピクセル回路７のコンデンサＣをリセット電圧Ｖｒに設定してコンデンサＣの充電電圧を黒レベルの電圧に設定する。

リセット期間ＲＴの途中におけるロークロックＲＣＬＫの立下がりタイミングでアナログスイッチ５５がＯＦＦになると、書込パルスＷrが発生する（図３（ｄ）参照）。アナログスイッチ５４は、この書込パルスＷrの立上がりタイミングでＯＮになり、Ｄ／Ａ５の各Ｄ／Ａ変換ブロックの出力端子５ａをそれぞれ各端子ピンＸａ〜Ｘｎに接続する。これにより各端子ピンＸａ〜Ｘｎを介して接続されるピクセル回路７のコンデンサＣが駆動電流値に対応する電圧に充電される。
リセットコントロールパルスＲＳが立下がり、リセット期間ＲＴが終了すると、書込パルスＷrが立下がり、アナログスイッチ５４はＯＦＦになる。リセットコントロールパルスＲＳの立下がりタイミングでピクセル回路７のコンデンサＣの充電電圧が駆動トランジスタＴｒのゲートに供給され、有機ＥＬ素子（図示せず）が直列に接続された駆動トランジスタＴｒがＯＮとなり、リセットコントロールパルスＲＳの“Ｌ”の期間に、すなわち、発光期間Ｄに各ピクセル回路７の有機ＥＬ素子が駆動される。

図３（ｅ）〜（ｇ）は、ロークロックＲＣＬＫに応じてコントロール回路１２から出力される切換信号であって、ＲＧＢ切換回路４のアナログスイッチ４１ａ〜４３ｃをそれぞれＯＮ／ＯＦＦする３つの選択パルスＳＥＬａ，ＳＥＬｂ，ＳＥＬｃを示している。これら選択パルスＳＥＬａ，ＳＥＬｂ，ＳＥＬｃは、図２のＲ，Ｇ，Ｂのドット配列に対応しかつロウ側ライン走査（垂直方向走査）に対応して水平走査周波数の周期に対して３倍の周期で所定の順序で順次発生し、Ｄ／Ａ変換ブロックの出力端子５ａから出力されるアナログ変換電流（有機ＥＬ素子の駆動電流）のＲ，Ｇ，Ｂ対応の切換を行う。
なお、選択パルスＳＥＬａ，ＳＥＬｂ，ＳＥＬｃは、コントロール回路１２に設けられたビット“１”を水平周波数の周期に応じてシフトする３ビットのリングカウンタの各桁からそれぞれ得られる。これらパルスは、３本分の水平走査ラインの垂直方向走査を単位としてロークロックＲＣＬＫの周期（水平走査期間）で順次“Ｈ”となる信号である。

選択パルスＳＥＬａは、“Ｈ”期間にアナログスイッチ４１ａ，４２ａ，４３ａをＯＮにし、選択パルスＳＥＬｂは、“Ｈ”期間にアナログスイッチ４１ｂ，４２ｂ，４３ｂをＯＮにし、選択パルスＳＥＬｃは、“Ｈ”期間にアナログスイッチ４１ｃ，４２ｃ，４３ｃをＯＮにする。
これにより、ローライン１のときには、選択パルスＳＥＬａが最初の水平走査期間＋帰線期間の間“Ｈ”となるのでホワイトバランス調整回路３０ＲがＤ／Ａ５１に接続され、ホワイトバランス調整回路３０ＧがＤ／Ａ５２に接続され、ホワイトバランス調整回路３０ＢがＤ／Ａ５３に接続される。その結果、各基準電流Ｉr，Ｉg，Ｉbが各Ｄ／Ａ５１〜５３のトランジスタＴa1〜Ｔa3にそれぞれ供給されこれらトランジスタＴa1〜Ｔa3がそれぞれに駆動される。
この最初の水平１ラインのロウ側のライン走査のときには、端子ピンＸａ〜Ｘｎへ出力されるアナログ変換電流（有機ＥＬ素子の駆動電流のためのコンデンサへの書込電流）は、端子ピンＸａ〜Ｘｎに対してＲ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，…の順に配列（図２の最初の水平ライン参照）された状態で出力される。これにより、図２の最初の水平ラインのロウ側ライン走査ではＲ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，…ドット配列に対応する電流駆動がカラムドライバ１０から有機ＥＬパネル１１の端子ピンＸａ〜Ｘｎに出力される。

同様に、ローライン２のときには、選択パルスＳＥＬｂが次の水平走査期間＋帰線期間の間“Ｈ”となり、ホワイトバランス調整回路３０ＢがＤ／Ａ５１に接続され、ホワイトバランス調整回路３０ＲがＤ／Ａ５２に接続され、ホワイトバランス調整回路３０ＧがＤ／Ａ５３に接続される。その結果、各基準電流Ｉb，Ｉr，Ｉgが各Ｄ／Ａ５１〜５３のトランジスタＴa1〜Ｔａ3にそれぞれ供給されこれらトランジスタＴa1〜Ｔa3がそれぞれに駆動される。
そこで、この２番目の水平１ラインのロウ側ライン走査のときには、端子ピンＸａ〜Ｘｎへ出力されるアナログ変換電流は、端子ピンＸａ〜Ｘｎに対してＢ，Ｒ，Ｇ，Ｂ，Ｒ，Ｇ…の順に配列される。これにより、図２の次の水平ラインの走査ではＢ，Ｒ，Ｇ，Ｂ，Ｒ，Ｇ…ドット配列（図２の２番目の水平ライン参照）に対応する電流駆動がカラムドライバ１０から有機ＥＬパネル１１の端子ピンＸａ〜Ｘｎに出力され、駆動電流の切換が行われる。
同様に、ローライン３のときには、選択パルスＳＥＬｃがその次の水平走査期間＋帰線期間の間“Ｈ”となり、ホワイトバランス調整回路３０ＧがＤ／Ａ５１に接続され、ホワイトバランス調整回路３０ＢがＤ／Ａ５２に接続され、ホワイトバランス調整回路３０ＲがＤ／Ａ５３に接続される。その結果、各基準電流Ｉg，Ｉb，Ｉrが各Ｄ／Ａ５１〜５３のトランジスタＴa1〜Ｔa3にそれぞれ供給され、これらトランジスタＴa1〜Ｔa3がそれぞれに駆動される。この第３番目の水平１ラインのロウ側ライン走査のときには、端子ピンＸａ〜Ｘｎへ出力されるアナログ変換電流は、端子ピンＸａ〜Ｘｎに対してＧ，Ｂ，Ｒ，Ｇ，Ｂ，Ｒ…の順に配列（図２の３番目の水平ライン参照）される。これにより、図２の最初の水平ラインの走査ではＧ，Ｂ，Ｒ，Ｇ，Ｂ，Ｒ…ドット配列に対応する電流駆動がカラムドライバ１０から有機ＥＬパネル１１の端子ピンＸａ〜Ｘｎに出力され、駆動電流の切換が行われる。
以上のライン１〜ライン３の水平ラインの駆動電流切換走査がロウ側ライン走査に応じて水平３ライン走査ごとに繰り返される。
その結果、３本分の水平走査ラインの垂直方向の走査を単位としてＲ，Ｇ，ＢとＢ，Ｒ，ＧとＧ，Ｂ，Ｒの順で基準電流Ｉr，Ｉg，Ｉbが入れ替わって順次選択されてＤ／Ａ５１，Ｄ／Ａ５２，Ｄ／Ａ５３にそれぞれ加えられ、水平１ラインごとの垂直走査に応じて図２に示す有機ＥＬパネル１１のダイアゴナルドット配列の有機ＥＬ素子のＲ，Ｇ，Ｂに対応してそれぞれに対応する駆動電流が発生して有機ＥＬ素子がそれぞれに駆動される。

ところで、実施例では、Ｒ，Ｇ，Ｂに対してリセット電圧発生回路６は共通に１個設けられているが、Ｒ，Ｇ，Ｂに対応してそれぞれ設けられていてもよい。この場合には、Ｒ，Ｇ，Ｂに対応して３個のリセット電圧発生回路を設けるとよい。これら３個のリセット電圧発生回路は、その出力端子がＲＧＢ切換回路４と同様な切換回路を介してそれぞれ２本置きに端子ピンＸａ〜Ｘｎに交互に接続される。そして、Ｒ，Ｇ，Ｂのアナログ変換電流を駆動電流（有機ＥＬ素子の駆動電流のためのコンデンサへの書込電流）としてＲＧＢ切換回路４の切換えに応じて各端子ピンＸａ〜Ｘｎのリセット電圧がそれに対応して選択的に切換えられる。

以上説明してきたが、実施例では、Ｒ，Ｇ，Ｂのアナログ変換電流を駆動電流（有機ＥＬ素子の駆動電流のためのコンデンサへの書込電流）として端子ピンＸａ〜Ｘｎに直接出力しているが出力段電流源を介して出力するようにしてもよい。この出力段電流源は、それぞれの出力端子５ａとアナログスイッチ５４との間あるいはアナログスイッチ５４と端子ピンＸａ〜Ｘｎとの間に設けることができる。また、このような出力段電流源は、通常、出力電流が吐き出し電流となるのでパッシブマトリックス型の有機ＥＬパネルに適用するとよい。
また、実施例の端子ピンＸａ〜Ｘｎは、カラムドライバ１０を複数個設けてそれぞれに割当てられて構成されていてもよい。この場合には、１個のカラムドライバ１０は、端子ピンＸａ〜Ｘｎのうちの一部である多数の端子を受け持つことになる。
さらに、実施例では、表示画面におけるドット配列がダイアゴナル配列の例を挙げているが、デルタ配列、レクタングル配列等であっても、これに対応するＲ，Ｇ，Ｂの基準電流の切換回路を設ければよい。したがって、デルタ配列、レクタングル配列等であっても本願発明が適用できることはもちろんである。
実施例の各トランジスタは、ＭＯＳトランジスタで構成しているが、バイポーラトランジスタで構成してもよいことはもちろんである。
さらに、実施例では、アクティブマトリックス型の有機ＥＬパネルを駆動する実施例を挙げているが、この発明は、パッシブ型の有機ＥＬパネルを駆動する場合であっても適用できることはもちろんである。

図１は、この発明の有機ＥＬ駆動回路を適用した一実施例のダイアゴナルドット配列のアクティブマトリックス型有機ＥＬパネルのカラムドライバを中心とするブロック図である。 図２は、ダイアゴナル配列における画素配列（ドット配列）の説明図である。 図３は、アクティブマトリックス型の有機ＥＬパネルを駆動する場合のカラムドライバのタイミングチャートである。

符号の説明

１…基準電流源、２…電流反転回路、
３，３Ｒ，３Ｂ，３Ｇ…ホワイトバランス調整回路、
４…ＲＧＢ切換回路、５…Ｄ／Ａ変換回路（Ｄ／Ａ）、
６…リセット電圧発生回路、
１０…カラムＩＣドライバ、
１１…アクティブマトリックス型有機ＥＬパネル、
１２…コントロール回路、１３…ＭＰＵ、
３０Ｒ，３０Ｇ，３０Ｂ…Ｄ／Ａ変換ブロック、
３１…レジスタ、３２Ｒ，３２Ｇ，３２Ｂ…基準電流の出力端子、
４１ａ〜４１ｃ、４２ａ〜４２ｃ、４３ａ〜４３ｃ，
５１ａ〜５１ｎ、５２ａ〜５２ｎ、５３ａ〜５３ｎ，５４，５５…アナログスイッチ、 ５６ａ〜５６ｎ…表示データレジスタ、
Ｔ1〜Ｔ5，Ｔa〜Ｔn…ＮチャネルＭＯＳトランジスタ、
Ｔaa、Ｔrb〜Ｔrｎ、Ｔgb〜Ｔgｎ，Ｔbb〜Ｔbｎ…ＰチャネルＭＯＳトランジ スタ。

Claims (18)

1. 有機ＥＬパネルの多数の各端子ピン対応に駆動電流をそれぞれ生成して前記有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路における基準電流発生回路において、
   複数のスイッチ回路とカレントミラー回路の複数の出力側トランジスタとで構成され表示三原色のＲ、Ｇ、Ｂに対応して設けられアナログ変換電流を基準電流としてそれぞれ発生する第１、第２および第３のＤ／Ａ変換ブロックと、
   Ｒ、Ｇ、Ｂに対応する各前記基準電流のうちの１つを選択する第１の切換回路と、
   Ｒ、Ｇ、Ｂに対応する各前記基準電流のうちの他の１つを選択する第２の切換回路と、
   Ｒ、Ｇ、Ｂに対応する各前記基準電流のうちの残りの１つを選択する第３の切換回路と、
   各前記端子ピンに対応して発生する各前記駆動電流が前記有機ＥＬパネルのＲ、Ｇ、Ｂのドット配列に対応するように前記第１、第２および第３の切換回路による前記基準電流の選択を表示画面に対するライン走査に応じて順次切換える制御をする制御回路とを備える基準電流発生回路。
2. 前記カレントミラー回路は１個であり、前記第１、第２および第３のＤ／Ａ変換ブロックは、この１つの前記カレントミラー回路に設けられている請求項１記載の基準電流発生回路。
3. 前記カレントミラー回路は、前記複数のスイッチ回路により前記複数の出力側トランジスタの出力電流をスイッチングして選択するＤ／Ａ変換回路を構成し、前記第１、第２および第３のＤ／Ａ変換ブロックは、それぞれ表示画面上でのＲ、Ｇ、Ｂのホワイトバランスを調整するＲ、Ｇ、Ｂに対応して設けられたホワイトバランス調整回路である請求項２記載の基準電流発生回路。
4. 前記ホワイトバランス調整回路は、それぞれに設定データを受け、この設定データをＤ／Ａ変換してＲ、Ｇ、Ｂに対応して調整されたそれぞれの前記基準電流を発生するものである請求項３記載の基準電流発生回路。
5. さらに、基準電流源と電流反転回路とを有し、前記第１、第２および第３の切換回路は、それぞれ前記制御回路からの制御信号によりＲ、Ｇ、Ｂに対応する前記基準電流を順次選択するためにＯＮ／ＯＦＦされる３つのスイッチトランジスタからなり、前記カレントミラー回路の入力側トランジスタが前記電流反転回路を介して前記基準電流源からの電流を受ける請求項４記載の基準電流発生回路。
6. 前記スイッチトランジスタはトランスミッションゲートであり、前記制御信号は、前記基準電流を選択するために水平走査周波数の周期に対して３倍の周期のパルスである請求項５記載の基準電流発生回路。
7. 前記第１、第２および第３のＤ／Ａ変換ブロックの各前記複数のスイッチ回路は、前記設定データに応じてＯＮ／ＯＦＦされ、前記カレントミラー回路は、ＰチャネルＭＯＳトランジスタで構成されている請求項６記載の基準電流発生回路。
8. 有機ＥＬパネルの多数の各端子ピン対応に駆動電流をそれぞれ生成して前記有機ＥＬパネルを電流駆動する有機ＥＬ駆動回路において、
   表示三原色のＲ、Ｇ、Ｂに対応する基準電流をそれぞれ発生する基準電流発生回路と、
   第１、第２および第３のカレントミラー回路と、
   複数の第１のスイッチ回路とこれら第１、第２および第３のカレントミラー回路のそれぞれの複数の出力側トランジスタとで構成されアナログ変換電流を前記駆動電流あるいはこれの元となる電流として発生し多数の各端子ピン対応に設けられた多数の第１のＤ／Ａ変換ブロックと、
   Ｒ、Ｇ、Ｂに対応する各前記基準電流のうちの１つを選択して前記第１のカレントミラー回路の入力側トランジスタに供給する第１の切換回路と、
   Ｒ、Ｇ、Ｂに対応する各前記基準電流のうちの他の１つを選択して前記第２のカレントミラー回路の入力側トランジスタに供給する第２の切換回路と、
   Ｒ、Ｇ、Ｂに対応する各前記基準電流のうちの残りの１つを選択して前記第３のカレントミラー回路の入力側トランジスタに供給する第３の切換回路と、
   前記第１、第２および第３の切換回路による前記基準電流の選択を表示画面に対するライン走査に応じて順次切換える制御をする制御回路を備え、
   各前記端子ピンに対応して発生する各前記駆動電流が前記制御回路の切換制御により前記有機ＥＬパネルのＲ、Ｇ、Ｂのドット配列に対応するように各前記端子ピンに出力される有機ＥＬ駆動回路。
9. 前記第１、第２および第３の切換回路は、それぞれ前記制御回路からの制御信号によりＲ、Ｇ、Ｂに対応する前記基準電流を順次選択するためにＯＮ／ＯＦＦされる３つのスイッチトランジスタからなり、前記基準電流発生回路は、さらに複数の第２のスイッチ回路と第４のカレントミラー回路とを有し、前記複数の第２のスイッチ回路と前記第４のカレントミラー回路の複数の出力側トランジスタとはＲ、Ｇ、Ｂ対応に第２、第３および第４のＤ／Ａ変換ブロックを形成する請求項８記載の有機ＥＬ駆動回路。
10. 前記第４のカレントミラー回路は、前記複数の第２のスイッチ回路により前記第４のカレントミラー回路の前記複数の出力側トランジスタの出力電流をスイッチングして選択するＤ／Ａ変換回路を構成し、前記第２、第３および第４のＤ／Ａ変換ブロックは、それぞれ表示画面上でのＲ、Ｇ、Ｂのホワイトバランスを調整するＲ、Ｇ、Ｂに対応して設けられたホワイトバランス調整回路である請求項９記載の有機ＥＬ駆動回路。
11. 前記ホワイトバランス調整回路は、それぞれに設定データを受け、この設定データをＤ／Ａ変換してＲ、Ｇ、Ｂに対応して調整されたそれぞれの前記基準電流を発生するものである請求項１０記載の有機ＥＬ駆動回路。
12. 前記第２、第３および第４のＤ／Ａ変換ブロックの各前記複数の第２のスイッチ回路は、前記設定データに応じてＯＮ／ＯＦＦされる請求項１１記載の有機ＥＬ駆動回路。
13. さらに、前記基準電流発生回路は、基準電流源と電流反転回路とを有し、前記第４のカレントミラー回路の入力側トランジスタが前記電流反転回路を介して前記基準電流源からの電流を受け、前記第１、第２および第３の切換回路は、それぞれ前記制御回路からの制御信号によりＲ、Ｇ、Ｂに対応する前記基準電流を順次選択するためにＯＮ／ＯＦＦされる３つのスイッチトランジスタからなる請求項１２記載の有機ＥＬ駆動回路。
14. 前記スイッチトランジスタはトランスミッションゲートであり、前記制御信号は、前記基準電流を選択するために水平走査周波数の周期に対して３倍の周期のパルスである請求項１３記載の有機ＥＬ駆動回路。
15. 前記第１のＤ／Ａ変換ブロックは、表示データを受けて前記アナログ変換電流を発生し、前記有機ＥＬパネルはアクティブマトリックス型であり、前記ドット配列はダイアゴナルドット配列である請求項１４記載の有機ＥＬ駆動回路。
16. 第１、第２および第３のカレントミラー回路は、ＮチャネルＭＯＳトランジスタで構成され、前記第４のカレントミラー回路は、ＰチャネルＭＯＳトランジスタで構成され、各前記端子ピンは第３のスイッチ回路を介してリセット電圧を発生する定電圧回路に接続されている請求項１５記載の有機ＥＬ駆動回路。
17. 請求項１〜７のいずれかの項記載の基準電流発生回路を有する有機ＥＬ駆動回路と前記有機ＥＬパネルとを有する有機ＥＬ表示装置。
18. 請求項８〜１６のいずれかの項記載の有機ＥＬ駆動回路と前記有機ＥＬパネルとを有する有機ＥＬ表示装置。

Images