JP2005277159A - 強誘電体メモリ素子の製造方法および強誘電体メモリ素子 - Google Patents

Abstract

【課題】強誘電体メモリ素子形成プロセスにおいて発生する水素雰囲気によって、強誘電体層が還元ダメージを受けない強誘電体メモリ素子およびその製造方法を提供する。
【解決手段】強誘電体キャパシタ周辺に水素バリア膜を配置し、この水素バリア膜のバリア性能を向上させるため、成膜後にマイクロ波による選択的加熱をおこない、強誘電体キャパシタに熱ダメージを与えることなく水素バリアの結晶性を向上させる。
【選択図】 図１８

Description

本発明は強誘電体メモリ素子の製造方法に関する。

強誘電体特有の自発分極を利用した不揮発性メモリ素子（強誘電体メモリ素子）は、その高速書き込み／読み出し、低電圧動作等の特徴から、既存の不揮発性メモリのみならず、ＳＲＡＭ（スタティックＲＡＭ）やＤＲＡＭ等の殆どのメモリに置き換わる可能性を秘めた究極のメモリとして注目されている。強誘電体材料としては数々の候補が挙げられているが、中でもチタン酸ジルコン酸鉛（ＰＺＴ）をはじめとするペロブスカイト型酸化物やＳｒＢi₂Ｔａ₂Ｏ₉等のビスマス層状化合物が極めて優れた強誘電特性を示すため有望視されている。

一般に上述の酸化物材料をキャパシタ絶縁層として用いる場合、上電極形成後に、各メモリ素子間の電気的絶縁を主目的としてSiO₂等の層間絶縁膜で被覆される。その成膜手法としては、段差被覆性に優れるＣＶＤ（Chemical Vapor Deposition）法をもちいるのが一般的である。ところがこのような成膜手法をもちいると、反応副生成物として水素が発生する。特に活性化した水素がＳｉＯ₂及び上電極を透過して強誘電体薄膜まで到達すると、その還元作用によって強誘電体の結晶性が損なわれ、電気特性が著しく劣化してしまう。また、スイッチング素子としてのMOSトランジスタは、素子製造工程で発生するシリコン単結晶中の格子欠陥によって特性が劣化するため、最終段階において水素混合窒素ガス中で熱処理を施す必要がある。ところがこの工程における水素濃度は上述の層間絶縁膜形成時にくらべてさらに高濃度であり、強誘電体薄膜に与えるダメージはより深刻となる。

このような水素による強誘電体キャパシタの還元劣化を防止するため、強誘電体薄膜キャパシタを形成後、これを覆うように保護膜を成膜して水素の侵入を阻止する方法が試みられている。この保護膜は一般的に水素バリア膜と称されている。

水素バリア膜の有力候補として酸化物材料が精力的に研究されている。ＩｒＯｘはその代表例であり、耐還元性がしらべられている。たとえば、J.Electrochem.Soc.136,1740(1989)やSurface Science 144,451(1984)では、違った成膜手法で作製されたＩｒＯｘ膜間で、還元雰囲気に対する耐性が調べられている。これらの報告によれば、結晶性の違いによって還元され易さは大きく異なり、結晶性が良いほどＩｒＯｘ水素耐性に優れている。一例として、単結晶のＩｒ表面を酸化して得られた薄ＩｒＯｘ膜は、７００℃近い高温の水素雰囲気においても還元されないという結果が掲載されている。このような結晶性の良好なIrOx薄膜をキャパシタ上に形成すれば、水素雰囲気中においてもＩｒＯｘ自体が還元され難く、十分な水素バリア効果が期待できる。ところがＩｒＯｘは導電性を有するため、キャパシタの上電極上にのみ形成する必要がある。キャパシタの側壁部からの水素侵入を防止するためには、側壁部もカバーする絶縁性の水素バリア膜が必要であった。

絶縁性の水素バリア膜としては、各種酸化物が有力材料として検討されている。たとえば特開平10-321811ではチタン酸塩、ジルコン酸塩、ニオブ酸塩、タンタル酸塩、錫酸塩、ハフニウム酸塩、マンガン酸塩を適用している。これらの酸化物は一般的にスパッタリング法などによって強誘電体キャパシタ上に形成されるが、高融点あるいは低蒸気圧の材料をターゲットとしてもちいた場合は、得られた薄膜はアモルファス状態となる。十分な水素バリア性能を得るためには結晶性の薄膜であることが望ましいため、しばしば成膜後にアニール処理を施すことによってアモルファス薄膜を結晶性薄膜に改質する手段が採用される。しかしながら、水素バリア膜は強誘電体とキャパシタ側壁部において接触しているため、熱処理時に両界面において互いに元素拡散が発生し、強誘電体の結晶性を乱してしまう。また、熱処理温度によっては強誘電体層から蒸気圧の高い元素が揮発することによって、組成比が変わってしまう。いずれの場合においても、材料本来の強誘電特性が発揮されなくなるため、メモリ素子としての信頼性が著しく低下してしまうという問題点があった。

本発明の強誘電体メモリ素子の製造方法は、強誘電体層にダメージを与えることなく結晶性の良好な水素バリア膜を強誘電体キャパシタ上に形成し、プロセスに起因した強誘電体薄膜の還元劣化を防止することを目的としている。

本発明の強誘電体メモリ素子の製造方法は、半導体基板上に、下部電極、酸化物強誘電体薄膜、上部電極を順次成膜して積層膜を形成する工程、２）前記積層膜をパターニングして強誘電体薄膜キャパシタを形成する工程、３）前記強誘電体薄膜キャパシタ上に水素バリア膜を成膜する工程、および４）前記水素バリア膜をパターニングする工程を含む強誘電体メモリ素子の製造方法において、前記３）工程の後に前記半導体基板にマイクロ波を照射することによって前記水素バリア膜を加熱することを特徴とする。

上記方法によれば、水素バリア膜のみを選択的に加熱することができるため、強誘電体層に熱的なダメージを与えることなく水素バリア膜の結晶性を向上させることができるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、１）半導体基板上に、下部電極、酸化物強誘電体薄膜、上部電極を順次成膜して積層膜を形成する工程、２）前記積層膜をパターニングして強誘電体薄膜キャパシタを形成する工程、３）前記強誘電体薄膜キャパシタ上に水素バリア膜を成膜する工程、および４）前記水素バリア膜をパターニングする工程を含む強誘電体メモリ素子の製造方法において、前記４）工程の後に前記半導体基板にマイクロ波を照射することによって前記水素バリア膜を加熱することを特徴とする。

上記方法によれば、前記水素バリア膜は既にパターニングされているので、結晶性が向上することによって硬質な膜に変化しても、エッチングによる加工性を懸念する必要がなくなるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記半導体基板の表面側からおこなわれることを特徴とする。

上記方法によれば、もっとも効率的に前記水素バリア膜のみを選択加熱することができるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記水素バリア膜としてアルミニウム、チタン、ハフニウム、ジルコニウム、マグネシウムあるいはタンタルのいずれかの元素をひとつ以上含有する酸化物をもちいることを特徴とする。

上記方法によれば前記水素バリア膜が効率的に前記マイクロ波を吸収して加熱されるため、膜質が飛躍的に向上して優れた水素バリア性能が得られるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記水素バリア膜に前記マイクロ波の吸収体が含有されていることを特徴とする。

上記方法によれば、マイクロ波の吸収体が効率的にマイクロ波を吸収して発熱するため、周辺の前記水素バリア膜材料をより高温に加熱することができるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記マイクロ波の吸収体は前記水素バリア膜中に均一に分散されていることを特徴とする。

上記方法によれば、より均一に前記水素バリア膜が加熱されるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記マイクロ波の吸収体は前記水素バリア膜の表面に配置されていることを特徴とする。

上記方法によれば、前記水素バリア膜の表面側から加熱が進行するため、強誘電体への熱伝達を低減することができるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記マイクロ波の吸収体は前記水素バリア膜の下に配置されていることを特徴とする。

上記方法によれば前記水素バリア膜の下側から加熱が進行するため、前記マイクロ波の吸収体の結晶構造を反映して、前記水素バリア膜を結晶性良く結晶化させることができるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記マイクロ波の吸収体として、ＳｉＣ，ＺｎＯ、ＡｌＮあるいはＳｎＯ₂のいずれかをもちいることを特徴とする。

上記方法によれば、前記マイクロ波の吸収体がもっとも効率的にマイクロを吸収するため、短時間で所望温度まで発熱するという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記マイクロ波が２ＧＨｚから３０ＧＨｚの範囲の単一波長であることを特徴とする。

上記方法によれば、前記水素バリア膜以外の部位が加熱されず、熱ダメージを防止できるという効果を有する。

本発明の強誘電体メモリ素子の製造方法は、前記３）工程において前記水素バリア膜はアモルファス状態であることを特徴とする。

上記方法によれば、前記水素バリア膜は一様な温度分布で加熱されるため、均一な膜質が得られるという効果を有する。

本発明の強誘電体メモリ素子は、半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して形成された強誘電体薄膜キャパシタと、この上に設けられた水素バリア膜とを含む強誘電体メモリ素子において、前記水素バリア膜の表面にマイクロ波帯の電磁波吸収体が配置されていることを特徴とする。

上記構成によれば、前記半導体基板にマイクロ波を照射することによって、前記水素バリア膜のみを加熱することができるため、前記酸化物強誘電体薄膜の結晶性を損なうことなく前記水素バリア膜の膜質を向上させることが可能となり、前記強誘電体薄膜キャパシタのプロセス劣化を防止することができるという効果を有する。

本発明の強誘電体メモリ素子は、半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して形成された強誘電体薄膜キャパシタと、この上に設けられた水素バリア膜とを含む強誘電体メモリ素子において、前記水素バリア膜の下部にマイクロ波帯の電磁波吸収体が配置されていることを特徴とする。

上記構成によれば、前記半導体基板にマイクロ波を照射することによって、前記水素バリア膜のみを加熱することができるため、前記酸化物強誘電体薄膜の結晶性を損なうことなく前記水素バリア膜の膜質を向上させることが可能となり、前記強誘電体薄膜キャパシタのプロセス劣化を防止することができるという効果を有する。

本発明の強誘電体メモリ素子は、半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して形成された強誘電体薄膜キャパシタと、この上に設けられた水素バリア膜とを含む強誘電体メモリ素子において、前記水素バリア膜中にマイクロ波帯の電磁波吸収体が分散されていることを特徴とする。

上記構成によれば、前記半導体基板にマイクロ波を照射することによって、前記水素バリア膜のみを均一に加熱することができるという効果を有する。

本発明の強誘電体メモリ素子は、前記マイクロ波帯の電磁波吸収体がＳｉＣ，ＺｎＯあるいはＡｌＮのいずれかの材料をひとつ以上含有することを特徴とする。

上記構成によれば、前記半導体基板にマイクロ波を照射することによって、前記水素バリア膜のみをより短時間で効率よく加熱することができるため、前記水素バリア膜の膜質をさらに向上させることが可能となるという効果を有する。

以下、本発明の実施の形態を図面に基づいて説明する。

はじめに図1をもちいて強誘電体薄膜素子の積層過程を模式的に説明する。

単結晶シリコン基板１０１上にスイッチングトランジスタ１０２となるＭＯＳトランジスタ及び素子分離領域１０３を形成し、さらに層間絶縁膜としてボロン燐ドープシリコン酸化膜（ＢＰＳＧ）１０４を成膜した。

次にリソグラフィ工程により、コンタクトホール形成用のレジストパターンを形成後、ドライエッチング法によりコンタクトホールを開口した。ポリシリコン膜を堆積した後、燐をドーピングした。続けて化学的機械的研磨によりポリシリコン膜を研磨し、コンタクトホール内にポリシリコンプラグ１０５を形成した。

次に下電極とポリシリコンプラグ１０５とのバリアメタル層１０６として窒化チタン膜をスパッタリング法により成膜した。この上に下部電極として白金１０７を成膜した。以上の工程によって得られた積層構造を図１に示す。

白金１０７の上にスピンコート法によって鉛、ジルコニウムおよびチタンを含む有機溶液を塗布し、乾燥をおこなうことにより前駆体膜を得た。このスピンコートと乾燥の工程は前駆体膜が所望の膜厚に達するまで繰り返した。最後に５５０℃で1時間の酸素アニール処理を施すことにより、結晶性薄膜であるＰｂ(Ｚｒ,Ｔｉ)Ｏ₃(以下ＰＺＴと表記)１０８を得た。この上にスパッタリング法により上部電極として白金１０９を成膜した。

次に、下部電極、ＰＺＴ薄膜および上部電極を所望サイズにパターニングすることによりPZT薄膜キャパシタを形成した。再度酸素雰囲気におけるアニール処理を施した後、このキャパシタ表面を被覆するように水素バリア膜として、ＴｉＯｘ薄膜１１０をスパッタリング法によって成膜した。さらに連続してＳｎＯ₂薄膜をＴｉＯｘ薄膜１１０の上に成膜した（図中には示さず省略）。

次に基板にマイクロ波を照射した。マイクロ波による加熱装置としては、特開平６−１７２０１２に記載されているような装置構成のものを用いることができる。周波数や加熱炉の構成は、被加熱対象に併せて最適化すればよく、本実施例においては発信周波数と電磁波出力はそれぞれ３０ＧＨｚ、２０ｋＷであった。ＴｉＯｘ薄膜１１０の表面温度をモニターしながら、最高温度７００℃に到達したのち、この温度で5分間保持した。所定時間経過後、マイクロ波を遮断して基板を冷却した。
ＴｉＯｘ上にプラズマ化学気相成長法によりＴＥＯＳ(Tetraethylorthosilicate)-ＳｉＯ₂膜１１１を堆積した。強誘電体薄膜キャパシタの上部電極と電気的コンタクトを得るための開口部を設けた後、金属配線１１２を形成した。得られた素子構造を図２に示す。これは特にスタック型と呼ばれ、メモリセルの高集積化にきわめて有利なメモリセル構造のひとつである（試料1）。

一方、比較のためＴｉＯｘ薄膜１１０を成膜したあと、この上にＳｎＯ₂薄膜を形成せずにマイクロ波照射をおこなってメモリセルを作製した（試料２）。

それぞれの作製方法で得られたメモリ素子の特性を比較することにした。ここでは強誘電体薄膜キャパシタの強誘電特性に注目することにした。上下電極間に適当な交流電圧を印加したとき、上下電極には印加電圧の大きさと向きに依存してある一定量の電荷が誘起される。この様子をモニターするため、横軸に印加電圧、縦軸に電荷量をプロットすると分極軸の反転に起因した強誘電体特有のヒステリシスループが得られる。電圧ゼロのときの分極量は残留分極量と称され、この値の大きいほど電荷量すなわち信号が大きく、読み出しに有利であるといえる。

図３はＰＺＴキャパシタを形成した直後のヒステリシスループを示す。図４と図５にはそれぞれ試料１ならびに試料２で得られたヒステリシスループを示す。図から明らかなように、試料１ではＰＺＴキャパシタ形成直後と比較して強誘電特性の劣化が少ない。一方、試料２ではヒステリシスループが細り、大幅な特性劣化の生じていることがわかる。両試料の製造工程の違いによって加工工程後に大きな特性差が現れることが明らかになった。すなわちＴｉＯｘ薄膜１１０上のＳｎＯ₂薄膜の有無に依存して、プロセス劣化の程度が大きく異なったと考えられる。

本実施例に記載した強誘電体メモリの作製方法においては、ＴＥＯＳ成膜工程において発生する水素がキャパシタの特性劣化を引き起こす大きな要因である。これを防止する目的で両試料ともに、強誘電体薄膜キャパシタの直上に水素バリア膜としＴｉＯｘて薄膜１１０を形成した。しかしながら試料２においては、ＴｉＯｘ薄膜１１０のバリア性能が不十分であり、水素が容易にキャパシタ内部に侵入したと考えられる。ＰＺＴ薄膜が還元されることによって、本来の強誘電特性が大きく損なわれ、ヒステリシス特性は大幅な劣化を示した。一方、試料１では特性劣化は認められず、ほぼ初期同等である。

基板にマイクロ波を照射したとき、試料１においてはこれによって薄ＴｉＯｘ膜１１０の表面温度は７００℃まで上昇していることがわかっている。これは主にＴｉＯｘ１１０上のＳｎＯ₂がマイクロ波を吸収して自己発熱したためである。その結果ＴｉＯｘ薄膜１１０が加熱され、その結晶性が劇的に向上したものと考えられる。また成膜段階ではアモルファス状態のＴｉＯｘも混在していると考えられるが、これも結晶性のにＴｉＯｘ変化することが予想される。結晶性の向上したがＴｉＯｘがＴＥＯＳ-ＳｉＯ₂成膜工程において発生する水素を遮断し、ＰＺＴ薄膜内部への水素侵入を防止したものと考えられる。一方、試料２においては、マイクロ波を照射してもＴｉＯｘ薄膜１１０の表面温度は１００℃に満たない程度であることがわかっている。マイクロ波の吸収体が薄ＴｉＯｘ膜１１０上に配置されていないためであり、その結果、ＴｉＯｘ１１０は加熱されず、成膜された時点から膜質は変わっていない。水素バリア性能が不十分な状態のまま、ＴＥＯＳ-ＳｉＯ₂膜１１１が成膜されたため、ＰＺＴ１０８の結晶性が大きく損なわれてしまった。

優れた水素バリア性能を有するＴｉＯｘ薄膜を強誘電体薄膜キャパシタ上に形成することは、その後のプロセスに起因して発生する水素を遮断する上で極めて重要であり、そのためにはマイクロ波の照射によって表面にマイクロ波吸収体が配置されたＴｉＯｘ薄膜を加熱することがきわめて有効であることがわかった。

実施例１においては、水素バリア膜として強誘電体キャパシタ上に形成したＴｉＯｘ薄膜１１０をマイクロ波照射によって加熱した。本実施例においては、比較のためＴｉＯｘ薄膜１１０の加熱をランプアニールによっておこなった。到達温度および保持時間は試料１のマイクロ加熱のときと同じとした。すなわち７００℃まで昇温し、この温度にて５分間保持した。次に試料１と同様にＴＥＯＳ-ＳｉＯ₂膜１１１を形成した。これを試料３とする。ＰＺＴキャパシタの強誘電特性をしらべたところ、図６に示されるようなヒステリシスループが得られた。

図４と比較すると明らかなように、試料３では強誘電特性の劣化が著しい。水素バリアとして形成したＴｉＯｘ１１０を試料１と同様に加熱焼成したにも関わらず、ＴＥＯＳ-ＳｉＯ₂膜１１１成膜後に大きな特性劣化が認められる。ＴｉＯｘ薄膜１１０は、試料３においても加熱によって結晶性が向上し、水素バリア性能が強化されていることに変わりないはずであるが、結果は期待と大きく矛盾している。要因は加熱方法の違いと考えられる。

試料１と試料３とで加熱時における基板温度をモニターすることにした。今度はTiOx薄膜１１０表面の温度と同時に、基板裏面の温度も測定した。基板裏面の温度測定結果を図７に示す。

図７から明らかなように、試料１においては基板の最高到達温度は１００℃に満たない。これは材料によって異なるマイクロ波の吸収特性に依存した結果と考えられる。基板であるシリコンは、照射したマイクロ波に対しては吸収がわずかであり、そのためマイクロ波照射を継続しても基板温度は高くならない。一方、ＴｉＯｘ薄膜は、この上に配置されたＳｎＯ₂によるマイクロ波吸収によって効率よく加熱される。さらにマイクロ波はＴｉＯｘを透過してＰＺＴキャパシタの上部電極１０９に達するが、上部電極１０９は導電性材料である白金であり、この表面にて反射されてしまう。したがって上部電極１０９を透過してその下のＰＺＴ１０８を加熱することはない。その結果、マイクロ波を基板に照射した場合、ＴｉＯｘ薄膜１１０は高温に加熱される反面、基板とこの上のＰＺＴキャパシタは温度上昇しないという特徴的な現象が生じる。

ＰＺＴ１０８は実施例１で記載のとおり、５５０℃で結晶化されているため、これより高温に加熱されることは結晶性の劣化を招く。ＰＺＴ構成元素のうち蒸気圧の高い鉛が蒸発し、このとき酸素も一緒に抜けるためである。これに伴ってPZT本来の分極量が得られなくなってしまう。すなわちメモリ素子としての性能は著しく損なわれる。したがって、ＰＺＴキャパシタ形成以降は、高温における基板処理は好ましくなく、その点、マイクロ波照射は、ＰＺＴ１０８の温度上昇を防止しつつ、所望の温度で水素バリアであるＴｉＯｘ１１０を昇温することができるため、きわめて有効な加熱方法であるといえる。

一方、図７から明らかなように、試料３に適用した従来のランプ加熱では、基板裏面も７００℃まで温度上昇している。ＴｉＯｘ１１０の結晶性が加熱によって向上し、水素バリア性能が強化された反面、この段階においてＰＺＴの結晶性が損なわれた。その結果、ＴＥＯＳ-ＳｉＯ₂成膜後も所望特性が得られなかったと考えられる。
ＰＺＴ１０８の結晶性を損なうことなく、ＴｉＯｘ薄膜１１０の水素バリア性能を向上させる手段として、マイクロ波照射がきわめて有効な手段であることが明らかになった。

はじめにクロスポイント型強誘電体メモリ素子の構造を説明する。

図８は、強誘電体メモリ素子を模式的に示す平面図であり、図９は、図１のＡ−Ａ線に沿って強誘電体メモリ装置の一部を模式的に示す断面図である。

強誘電体メモリ素子１０００は、メモリセルアレイ１００と、周辺回路部２００とを有する。そして、メモリセルアレイ１００と周辺回路部２００とは、異なる層に形成されている。周辺回路部２００は、メモリセルアレイ１００の外側の領域において形成されている。具体的には、周辺回路部の形成領域Ａ２００は、メモリセルアレイの形成領域Ａ１００の外側の領域において設けられている。この例では、下層に周辺回路部２００が、上層にメモリセルアレイ１００が形成されている。周辺回路部２００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダまたはアドレスバッファを挙げることができる。

メモリセルアレイ１００は、行選択のための下部電極（ワード線）１２と、列選択のための上部電極（ビット線）１６とが直交するように配列されている。すなわち、Ｘ方向に沿って下部電極１２が所定ピッチで配列され、Ｘ方向と直交するＹ方向に沿って上部電極１６が所定ピッチで配列されている。なお、下部電極１２がビット線、上部電極１６がワード線でもよい。

メモリセルアレイ１００は、図９に示すように、第１層間絶縁層１０の上に第１水素バリア膜４０を挟んで設けられている。具体的にはメモリセルアレイ１００は、第１層間絶縁層１０上に、第１水素バリア膜４０を挟んで、下部電極１２、強誘電体キャパシタを構成する強誘電体層１４、中間電極１８および上部電極（上電極）１６が積層されて構成されている。強誘電体層１４および中間電極１８は、下部電極１２と上部電極１６との交差領域に設けられている。すなわち、下部電極１２と上部電極１６との交差領域において、メモリセルが構成されている。

ここでメモリセル領域の下部には設けられた第１水素バリア膜４０は、後工程において発生した水素が基板側から下部電極方向へ浸透してきたとき、これを遮断する役割を果たす。このことによって、メモリセル領域において、下電極側から浸透してきた水素が強誘電体層１４へ到達して、強誘電体層１４を還元劣化するのを防止することができる。第１水素バリア膜４０の材料としてはアルミニウム、チタン、ハフニウム、ジルコニウム、マグネシウムあるいはタンタルの酸化物を挙げることができる。単元素の酸化物のみならず、これらの酸化物を二つ以上含有する複合酸化物であってもよい。いずれの場合も優れた水素バリア機能を期待できる。本実施例においてはアルミニウムの酸化物(ＡｌＯｘ)をもちいた。

また、少なくともメモリセルアレイ１００の全面を覆うように、第２水素バリア膜４２が形成されている。第２水素バリア膜４２を形成することにより、第２水素バリア膜４２の形成後の工程（たとえばパシベーション膜形成工程）で発生する水素によって、強誘電体キャパシタ２０の強誘電体層１４が還元されるのを抑えることができる。ここで第一水素バリア膜４０、あるいは第２水素バリア膜４２の材質は、絶縁性を有し、かつ、水素バリア機能を有すれば特に限定されない。特に優れた水素バリア性能を有する材料として、前述の第１水素バリア膜４０と同じく、アルミニウム、チタン、ハフニウム、ジルコニウム、マグネシウムあるいはタンタルの酸化物を挙げることができる。単元素の酸化物のみならず、これらの酸化物を二つ以上含有する複合酸化物であってもよい。本実施例においてはアルミニウムの酸化物(ＡｌＯｘ)をもちいた。

第２水素バリア膜４２は、周辺回路部の形成領域Ａ２００には、形成されていないことができる。これにより、メモリセルアレイ１００における強誘電体層１６が水素により還元されるのを抑えつつ、周辺回路部２００を水素により回復することができる。

第１保護層３６と、第２保護層３８との間には、第３水素バリア膜４４が形成されている。第３水素バリア膜４４は、少なくともメモリセルアレイ領域Ａ１００に形成されることができる。第３水素バリア膜４４を形成することにより、第３水素バリア膜４４の形成後の工程（たとえばパシベーション膜形成工程）で発生する水素によって、メモリセルアレイ１００における強誘電体層１６が水素により還元されることをより確実に抑えることができる。第３水素バリア膜４４の材質は、水素バリア機能を有すれば特に限定されず、絶縁性であっても非絶縁性であってもよい。第３水素バリア膜４４が絶縁性の材質からなる場合には、第３水素バリア膜４４の材質は、第２水素バリア膜４２の材質で例示したものをとることができる。また、第３水素バリア膜４４が導電性の材質からなる場合には、第３水素バリア膜４４の材質としては、チタン、酸化イリジウム、窒化チタン、アルミニウム、を挙げることができる。本実施例においてはアルミニウムの酸化物(ＡｌＯｘ)をもちいた。

また、第３水素バリア膜４４は、周辺回路領域Ａ２００には形成されていないことができる。これにより、メモリセルアレイ１００における強誘電体層１６が水素により還元されるのを抑えつつ、周辺回路部２００を水素により回復することができる。

周辺回路部２００は、図８に示すように、前記メモリセルに対して選択的に情報の書き込みもしくは読み出しを行うための各種回路を含み、例えば、下部電極１２を選択的に制御するための第１駆動回路５０と、上部電極３４を選択的に制御するための第２駆動回路５２と、センスアンプなどの信号検出回路（図示せず）とを含む。

また、周辺回路部２００は、図９に示すように、半導体基板２１０上に形成されたＭＯＳトランジスタ２１２を含む。ＭＯＳトランジスタ２１２は、ゲート絶縁層２１２ａ，ゲート電極２１２ｂおよびソース／ドレイン領域２１２ｃを有する。各ＭＯＳトランジスタ２１２は素子分離領域２１４によって分離されている。ＭＯＳトランジスタ２１２が形成された半導体基板２１０上には、第１層間絶縁層１０が形成されている。そして、周辺回路部２００とメモリセルアレイ１００とは、第１配線層８０によって電気的に接続されている。

次に、強誘電体メモリ素子１０００における書き込み，読み出し動作の一例について述べる。

まず、読み出し動作においては、選択セルのキャパシタに読み出し電圧「Ｖ₀」が印加される。これは、同時に‘０’の書き込み動作を兼ねている。このとき、選択されたビット線を流れる電流またはビット線をハイインピーダンスにしたときの電位をセンスアンプにて読み出す。このとき、非選択セルのキャパシタには、読み出し時のクロストークを防ぐため、所定の電圧が印加される。

書き込み動作においては、‘１’の書き込みの場合は、選択セルのキャパシタに「−Ｖ₀」の電圧が印加される。‘０’の書き込みの場合は、選択セルのキャパシタに、該選択セルの分極を反転させない電圧が印加され、読み出し動作時に書き込まれた‘０’状態を保持する。このとき、非選択セルのキャパシタには、書き込み時のクロストークを防ぐため、所定の電圧が印加される。

上述の素子構造において、水素バリア膜は第１水素バリア膜４０、第２水素バリア膜４２ならびに第３水素バリア膜４４である。本実施例においては、いずれも材料としてＡｌＯｘをもちいている。これらの水素バリア膜に対しても、実施例１に記載した方法と同様な方法でマイクロ波照射による加熱をおこなった。以下にその手順を図９に示した素子の断面構造に基づいて説明する。

第１層間絶縁層形成後、はじめに第１水素バリア膜４０が成膜される。成膜手法としてターゲットとしてメタルアルミニウムをもちいたRFスパッタリング法を適用した。投入RFパワーや基板温度によって膜質は変わるが、成膜後の加熱が均一におこなわれるようにアモルファス状態で形成するのが望ましい。部分的に結晶化した状態では、マイクロ波の照射時に部分的に局所加熱され、クラック等の機械的な破壊を招く可能性がある。

放電ガスはアルゴンと酸素の混合ガスを主成分として、これに微量の窒素を混ぜた。窒素の微量添加によって、成膜されたＡｌＯｘ中にはＡｌＮも混入される。その混入量は放電ガス中の窒素分圧に依存し、任意に調整できる。ＡｌＯｘ自体はマイクロ波にたいしてほぼ透明であるため、吸収による発熱量は大きくない。一方、このＡｌＮはマイクロ波を吸収して自己発熱し、これによってＡｌＯｘが加熱される。

ＡｌＯｘ中におけるＡｌＮの分布は上述のスパッタガスを調整することで任意に調節できる。最初から窒素を添加した場合は、膜中に均一にＡｌＮが分布する。したがってＡｌＮのマイクロ波吸収によって膜全体が均一に加熱される。成膜初期段階のみ窒素を添加すると、ＡｌＯｘ膜の下部領域にのみＡｌＮが混在する。この場合は、ＡｌＯｘ膜の下部から加熱され、下地の結晶構造を反映してＡlＯｘの結晶化を所望の結晶方位に進行させることができる。逆に成膜後半にのみ窒素を添加すると、ＡｌＯｘ膜の上部領域にのみＡｌＮが混在する。この場合は、ＡｌＯｘ膜の表面から加熱されるため、強誘電体キャパシタ側への熱伝播が抑制され、熱ダメージを防止する上では都合が良い。

次に基板にマイクロ波を照射した。マイクロ波の周波数を２．４５GHｚ、出力を１００ｋWとした。成膜段階においてＡｌＯｘはアモルファス状態であり、X線回折法によってピークは観測されない。マイクロ波の照射によって、少なくともＡｌＯｘ由来の回折ピークが観測される程度まで結晶化を進行させた。次にメモリセル以外の領域はエッチングによって第１水素バリア膜が除去される。第１水素バリア膜が残される領域は図８に示されるように、上部電極１６と下部電極１２が交差して形成される強誘電体キャパシタのエリアのみとなる。

次に下部電極１２、強誘電体層１４を積層し、これを所定ピッチにてストライプ状にパターニングした。このストライプと直交するように中間電極１８を介して所定ピッチでストライプ状に形成された上部電極１６を形成した。

次に第２水素バリア膜４２を前記第１水素バリア膜４０と同様な手法で成膜した。さらに前記第１水素バリア膜４０にたいする方法と同様な条件でマイクロ波による加熱をおこない、第２水素バリア膜４２の結晶化をおこなった。結晶化後は、第１水素バリア膜４０と同じエリアを残して、周辺をエッチングにより除去した。

次に第１保護層３６を形成し、所望位置にコンタクトホールを開口したあと、ここに配線材料を堆積した。パターニングによって配線層８０を形成し、メモリセルアレイ１００と周辺回路部２００とを接続した。

次に第３水素バリア膜４４を前記第１水素バリア膜４０と同様な手法で成膜した。さらに前記第１水素バリア膜４０にたいする方法と同様な条件でマイクロ波による加熱をおこない、第３水素バリア膜４４の結晶化をおこなった。結晶化後は、第１水素バリア膜４０と同じエリアを残して、周辺をエッチングにより除去した（試料４）。

一方比較のため、従来法によって試料作製をおこなった。すなわちここでは水素バリア膜の材料、積層位置は試料４と同じとし、マイクロ波の照射をおこなわないで試料を作製した（試料５）。

第２保護層３８を形成したあと、それぞれの試料でメモリセルアレイ１００の特性をしらべた。試料４ならびに試料５で得られた結果をそれぞれ図１０と図１１に示す。図から明らかなように、試料４の強誘電特性はプロセス後も初期同等であるにもかかわらず、試料５では大幅な性能劣化の生じていることがわかる。

本発明のメモリ素子構造においても、第一保護層３６あるいは第二保護層３８の形成時に発生する水素は、強誘電体層１４を還元劣化させる原因となり得る。たとえば第一保護層の材料はＴＥＯＳ-ＳｉＯ₂膜であり、第二保護層３８の材料はＳｉＮである。いずれの成膜過程においても、原料分解の過程で高濃度の水素が副生成物として発生する。これが強誘電体層１４まで到達するのを防ぐためには、第１水素バリア膜４０、第２水素バリア膜４２および第３水素バリア膜４４等の水素バリア膜を形成する必要があるが、試料５のようにａｓ-ｄｅｐｏのままではバリア性能が不十分であった。一方、試料４で実施したように、水素バリア膜を形成したあと、マイクロ波照射によって水素バリア膜を加熱することがその膜質向上すなわち水素バリア性能の向上にきわめて有効であることがわかった。

なお、本発明の試料４においてはそれぞれの水素バリア膜４２、４４、４６に対するマイクロ波照射は、水素バリア膜４２、４４、４６をパターニングしたあとに実施した。これはマイクロ波照射前の方が、パターニングし易いためである。マイクロ波照射後においては、エッチング条件を最適化することによってパターニング可能であれば、順序はどちらでも良い。

次に本実施例における試料４の強誘電体メモリ素子構成において、マイクロ波の照射方法を図面をもちいて説明する。まず基板面の定義として、強誘電体層１４を形成する面を表面、反対側を裏面とする。

図１２から図１４は図９におけるメモリセルアレイ領域Ａの形成過程を順を追って示す図である。

図１２は第１水素バリア膜４０を形成後、下部電極１２を成膜してパターニングした後の状態を模式的に示す図である。第一水素バリア膜の加熱すなわち改質を目的としたマイクロ波照射は下電極１２成膜前であれば、基板裏面からであっても基板表面からであっても良い。下部電極１２を成膜後、あるいはさらにパターニング後であれば、基板裏面からおこなう必要がある。基板表面からマイクロ波を照射しても、下部電極１２が導電性の金属であるためこれの表面で反射され、内部へは浸入しない。したがって下部電極１２の下部に配置された第一水素バリア膜にマイクロ波が到達しない。

図１３は強誘電体メモリセルアレイ１００を形成したあと、第２水素バリア膜４２を形成した後の状態を模式的に示す図である。第２水素バリア膜の加熱すなわち改質を目的としたマイクロ波照射は基板表面側から実施する。

図１４は第２保護膜３８形成前における素子の断面図を模式的に示す図である。第３水素バリア膜４４の加熱すなわち改質を目的としたマイクロ波照射は基板表面側から実施する。図１５は第二保護層形成後の完成図である。

上記第１水素バリア膜４０、第２水素バリア膜４２および第３水素バリア膜４４中におけるマイクロ波吸収体（ＡｌＮ）の配置について図１６から図１８をもちいて説明する。たとえば水素バリア膜として第一水素バリア膜４０を例に挙げる。第一水素バリア膜４０中におけるＡｌＮ４００の配置としては図１６に示されるように、ＡｌＯｘの下部領域に配置することができる。これはスパッタ成膜の初期段階においてガスの主成分としてアルゴンと窒素の混合ガスを使用することによっておこなわれる。また、図１７に示されるように、ＡｌＮ４００はＡｌＯｘの表面付近のみ配置することができる。これはスパッタ成膜の最終段階においてガス成分を主にアルゴンと窒素の混合ガスに切り替えることによっておこなわれる。また、図１８に示されるようにＡｌＮ４００は、ＡｌＯｘ中に均一に分散させることができる。これはスパッタ成膜中、ガスとして常にアルゴンと酸素および窒素の混合ガスをもちいることでおこなわれる。第二水素バリア膜４２ならびに第３水素バリア膜４４についても第一水素バリア膜４０と同様にＡｌＮ４００を配置することができる。

実施例３においては、第１水素バリア膜４０、第２水素バリア膜４２および第３水素バリア膜４４の材料として、アルミニウムの酸化物（ＡｌＯｘ）をもちいた。ＡｌＯｘの代わりにチタンの酸化物（ＴｉＯｘ），ハフニウムの酸化物(ＨｆＯｘ)，ジルコニウムの酸化物(ＺｒＯｘ)，マグネシウムの酸化物（ＭｇＯ），あるいはタンタルの酸化物(Ｔａ₂Ｏ₅)を適用して、同様な評価をおこなった。第二保護層３８形成後のメモリセルアレイの特性を評価したところ、ＡｌＯｘをもちいたときと同様のヒステリシスループが得られた。すなわち、いずれの酸化物ともにＡｌＯｘと同等の優れた水素バリア性能を発揮することがわかった。

また、水素バリア膜の材料だけではなく、マイクロ波吸収体としてもいくつかの材料をもちいることができる。実施例１においてはマイクロ波の吸収体としてＳｎＯ₂をもちいた。また実施例３においてはＡｌＮをもちいた。本実施例においては代わりにＺｎＯあるいはＳｉＣを適用しても、同様なマイクロ波の吸収効果が得られた。すなわち水素バリア膜として適用したＴｉＯｘ(実施例１)あるいはＡｌＯｘ（実施例３）がマイクロ波の照射によって加熱され、その膜質が向上することによって優れた水素バリア性能を発現した。

実施例１に記載の試料１の断面を模式的に示す図。 実施例１に記載の試料１の断面を模式的に示す図。 実施例１において素子の初期の強誘電特性を示す図。 試料１の強誘電特性を示す図。 試料２の強誘電特性を示す図。 試料３の強誘電特性を示す図。 試料１ならびに試料３で測定した基板裏面の温度推移を示す図。 実施例３に記載のクロスポイント型強誘電体メモリ素子の平面図。 実施例３に記載のクロスポイント型強誘電体メモリ素子の断面図。 試料４の強誘電特性を示す図。 試料５の強誘電特性を示す図。 実施例３に記載のクロスポイント型強誘電体メモリ素子においてメモリセルアレイ領域の一作製工程を示す図。 実施例３に記載のクロスポイント型強誘電体メモリ素子においてメモリセルアレイ領域の一作製工程を示す図。 実施例３に記載のクロスポイント型強誘電体メモリ素子においてメモリセルアレイ領域の一作製工程を示す図。 実施例３に記載のクロスポイント型強誘電体メモリ素子においてメモリセルアレイ領域の一作製工程を示す図。 水素バリア膜中におけるマイクロ吸収体の配置形態を模式的に表す図。 水素バリア膜中におけるマイクロ吸収体の配置形態を模式的に表す図。 水素バリア膜中におけるマイクロ吸収体の配置形態を模式的に表す図。

符号の説明

１０１．シリコン基板
１０２．スイッチングトランジスタ
１０３．素子分離領域
１０４．層間絶縁膜
１０５．ポリシリコンプラグ
１０６．バリアメタル層
１０７．白金
１０８．ＳＢＴ薄膜
１０９．白金
１１０．ＴｉＯｘとＳｎＯ₂の積層酸化膜
１１１．ＳｉＯ₂
１１２．金属配線
１０ 第１層間絶縁層
１２ 下部電極
１４ 強誘電体層
１６ 上部電極
１８ 中間電極層
３６ 第１保護層
３８ 第２保護層
４０ 第１水素バリア膜
４２ 第２水素バリア膜
４４ 第３水素バリア膜
５０ 第１駆動回路
５２ 第２駆動回路
７０ 絶縁層
７２ 第１絶縁層
４００ マイクロ波吸収体であって、実施例３においてはＡｌＮ
５００ マイクロ波の照射形態を模式図
１００ メモリセルアレイ
１１０ 半導体基板
２１２ ＭＯＳトランジスタ
２１２ａ ゲート絶縁層
２１２ｂ ゲート電極
２１２ｃ ソース／ドレイン領域
２１４ 素子分離領域
２００ 周辺回路部
１０００ 強誘電体メモリ素子

Claims (15)

1. １）半導体基板上に、下部電極、酸化物強誘電体薄膜、上部電極を順次成膜して積層膜を形成する工程、２）前記積層膜をパターニングして強誘電体薄膜キャパシタを形成する工程、３）前記強誘電体薄膜キャパシタ上に水素バリア膜を成膜する工程、および４）前記水素バリア膜をパターニングする工程を含む強誘電体メモリ素子の製造方法において、前記３）工程の後に前記半導体基板にマイクロ波を照射することによって前記水素バリア膜を加熱することを特徴とする強誘電体メモリ素子の製造方法。
2. １）半導体基板上に、下部電極、酸化物強誘電体薄膜、上部電極を順次成膜して積層膜を形成する工程、２）前記積層膜をパターニングして強誘電体薄膜キャパシタを形成する工程、３）前記強誘電体薄膜キャパシタ上に水素バリア膜を成膜する工程、および４）前記水素バリア膜をパターニングする工程を含む強誘電体メモリ素子の製造方法において、前記４）工程の後に前記半導体基板にマイクロ波を照射することによって前記水素バリア膜を加熱することを特徴とする強誘電体メモリ素子の製造方法。
3. 前記マイクロ波の照射が、前記半導体基板の表面側からおこなわれることを特徴とする請求項１あるいは請求項２記載の強誘電体メモリ素子の製造方法。
4. 前記水素バリア膜としてアルミニウム、チタン、ハフニウム、ジルコニウム、マグネシウムあるいはタンタルのいずれかの元素をひとつ以上含有する酸化物をもちいることを特徴とする請求項１から請求項３に記載の強誘電体メモリ素子の製造方法。
5. 前記水素バリア膜に前記マイクロ波の吸収体が含有されていることを特徴とする請求項１から請求項４に記載の強誘電体メモリ素子の製造方法。
6. 前記マイクロ波の吸収体は前記水素バリア膜中に均一に分散されていることを特徴とする請求項１から請求項４に記載の強誘電体メモリ素子の製造方法。
7. 前記マイクロ波の吸収体は前記水素バリア膜の表面に配置されていることを特徴とする請求項１から請求項４に記載の強誘電体メモリ素子の製造方法。
8. 前記マイクロ波の吸収体は前記水素バリア膜の下に配置されていることを特徴とする請求項１から請求項４に記載の強誘電体メモリ素子の製造方法。
9. 前記マイクロ波の吸収体として、ＳｉＣ，ＺｎＯ、ＡｌＮあるいはＳｎＯ₂のいずれかをもちいることを特徴とする請求項５から請求項８に記載の強誘電体メモリ素子の製造方法。
10. 前記マイクロ波が２ＧＨｚから３０ＧＨｚの範囲の単一波長であることを特徴とする請求項１から請求項９に記載の強誘電体メモリ素子の製造方法。
11. 前記３）工程において前記水素バリア膜はアモルファス状態であることを特徴とする請求項１から請求項１０に記載の強誘電体メモリ素子の製造方法。
12. 半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して形成された強誘電体薄膜キャパシタと、この上に設けられた水素バリア膜とを含む強誘電体メモリ素子において、前記水素バリア膜の表面にマイクロ波帯の電磁波吸収体が配置されていることを特徴とする強誘電体メモリ素子。
13. 半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して形成された強誘電体薄膜キャパシタと、この上に設けられた水素バリア膜とを含む強誘電体メモリ素子において、前記水素バリア膜の下部にマイクロ波帯の電磁波吸収体が配置されていることを特徴とする強誘電体メモリ素子。
14. 半導体基板上に下部電極、酸化物強誘電体薄膜および上部電極を順次積層して形成された強誘電体薄膜キャパシタと、この上に設けられた水素バリア膜とを含む強誘電体メモリ素子において、前記水素バリア膜中にマイクロ波帯の電磁波吸収体が分散されていることを特徴とする強誘電体メモリ素子。
15. 前記マイクロ波帯の電磁波吸収体がＳｉＣ，ＺｎＯあるいはＡｌＮのいずれかの材料をひとつ以上含有することを特徴とする請求項１２から請求項１４記載の強誘電体メモリ素子。
    

Images