JP2005276871A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005276871A
JP2005276871A JP2004083788A JP2004083788A JP2005276871A JP 2005276871 A JP2005276871 A JP 2005276871A JP 2004083788 A JP2004083788 A JP 2004083788A JP 2004083788 A JP2004083788 A JP 2004083788A JP 2005276871 A JP2005276871 A JP 2005276871A
Authority
JP
Japan
Prior art keywords
case
mounting substrate
mounting
substrate
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004083788A
Other languages
English (en)
Other versions
JP4123175B2 (ja
Inventor
Hisafumi Tanie
尚史 谷江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004083788A priority Critical patent/JP4123175B2/ja
Priority to TW093137225A priority patent/TWI272703B/zh
Priority to CNB2005100056347A priority patent/CN100459108C/zh
Priority to KR1020050006539A priority patent/KR100584009B1/ko
Priority to US11/043,256 priority patent/US7239010B2/en
Publication of JP2005276871A publication Critical patent/JP2005276871A/ja
Application granted granted Critical
Publication of JP4123175B2 publication Critical patent/JP4123175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1417Mounting supporting structure in casing or on frame or rack having securing means for mounting boards, plates or wiring boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

【課題】
半導体パッケージと実装基板との接続部の疲労寿命を確保して、信頼性の高い半導体装置を提供する。
【解決手段】
半導体素子と、前記半導体素子が実装された実装基板と、前記実装基板が接続部材を介して支持される支持部材を有し、前記接続部材は、前記半導体素子が搭載された前記実装基板の主面に沿った方向について、前記素子の第一の側で前記実装基板との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側で前記支持部材との第一の支持部材接続部を有することを特徴とする半導体装置である。
【選択図】 図1

Description

本発明は半導体パッケージの実装技術に関するものである。
基板上に実装された半導体パッケージの熱負荷に対する接続信頼性を向上するために、特開平8−181228号公報では、SAW素子が支持基板に接合され、素子を覆うキャップが支持基板に接合されている形態について、はんだ部での断線を抑制するために表面波伝播方向の部材間の熱膨張率を調整して配置することが開示され、特開平9−97855号公報では、半導体チップとそれを覆う蓋とが本体に設置されており、蓋を金属とセラミックスの部分接合構造として構造部材の接合部での負荷を抑制する形態が開示されている。
特開平8−181228号公報
特開平9−97855号公報
しかし、前記文献の形態では、半導体チップと実装基板間の接続信頼性を簡易な形態が得るには十分でない。
半導体パッケージは一般に実装基板乗に搭載されて用いられるが、半導体パッケージの線膨張係数に比べて実装基板の線膨張係数は大きい。これは、半導体パッケージの内部に在る半導体素子の線膨張係数が、半導体装置を構成する他の部材の線膨張係数と比べて非常に小さいためである。このため、動作時の半導体素子の発熱や環境温度の変化などによって半導体パッケージや実装基板の温度が変化すると、半導体パッケージと実装基板の熱変形量に差が生じる。この熱変形量差は半導体パッケージと実装基板の間に配置されるはんだなどの接続部材の変形で吸収されるが、熱変形量差が大きいと接合部材に発生するひずみが大きくなることで疲労寿命が低下して、接続不良の発生が懸念される。したがって、接合部材の寿命低下を防止して、半導体製品の信頼性を確保することが課題となる。特に、実装する半導体パッケージの寸法が大きい場合には接続部の信頼性低下が懸念される。そのため、半導体装置の大容量化や高速化などのために従来よりも大型の半導体パッケージを搭載するためには、接続部の信頼性向上が特に重要な課題となる。
そこで、本発明は、前記課題の少なくとも一つの解決を図る半導体装置を提供する。
本発明は、前記課題の少なくとも一つの解決を図る半導体装置を提供するものである。
好ましくは、簡易に対策を講じることが生産性を向上させる観点で好ましい。例えば、効果的な実装がなされた半導体装置を提供できる。
上記課題を解決するために、例えば、実装基板の熱変形量を低減して半導体パッケージの熱変形量に近づける。
例えば、実装基板の周囲にケースを設け、実装基板とケースをケースよりも線膨張係数の小さい接続部材で接続する。
また、例えば、接続部材は2つ以上の部材から構成され、それぞれの接続部材が実装基板とケースに対してたすきがけ状に配置される。
具体例としては、半導体素子と、前記半導体素子が実装された実装基板と、前記実装基板が接続部材を介して支持される支持部材を有し、前記接続部材は、前記半導体素子が搭載された前記実装基板の主面に沿った方向について、前記素子の第一の側で前記実装基板との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側で前記支持部材との第一の支持部材接続部を有することを特徴とする半導体装置である。
または、半導体素子と、前記半導体素子が実装された実装基板と、
前記実装基板が複数の接続部材で支持される支持部材を有し、
第一の前記接続部材は、前記半導体素子が搭載された前記実装基板の主面に沿った方向について、前記素子の第一の側で前記実装基板との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側で前記支持部材との第一の支持部材接続部を有し、
第二の前記接続部材は、前記半導体素子の第二の側で前記実装基板との第二の実装基板接続部を有し、前記第一の側で前記支持部材との第二の支持部材接続部を有することを特徴とする半導体装置である。
このように構成することで、半導体装置の動作や環境温度の変化などによって半導体装置の温度が変化した場合に、実装基板の熱変形量を低減して半導体パッケージの熱変形量に近づけることができる。また、これにより、半導体パッケージと実装基板の接続部の信頼性を確保できる。例えば、半導体装置が温度上昇してケースが熱膨張すると、実装基板の両端に接続されている接続部材を介して実装基板は圧縮荷重を受ける。そのため、実装基板の熱変形量はケースや接続部材が無い場合よりも小さくなる。
または、さらに、本発明ではケースを実装基板の周囲に配置することで放熱性が向上するので、半導体装置の動作時の温度上昇を低減して、信頼性が向上する。
または、これらの効果によって半導体パッケージと実装基板の接続信頼性を向上することで、従来よりも大型の半導体パッケージを高い接続信頼性で基板に実装することが可能となる。
なお、本発明では実装基板や半導体パッケージ自体としては一般的に使用された構造を用いると、実装基板や半導体パッケージの製造工程などの変更を抑制して高い生産性を備えた装置を構成することもできる。
本発明によって、前記課題の少なくとも一つの解決を図る半導体装置を提供することができる。
以下、本発明の第1の実施例を図を用いて説明する。
図1の(a)から(d)に、本発明の第1の実施例の実装状態の上面図と側面図、ケースの上面図と実装基板の上面図を示す。
本実施例において、実装基板5は厚さ約1mmのガラスエポキシ基板FR−4である。この実装基板の線膨張係数は15 〜20 ppm/℃程度である。実装基板5の両面には半導体パッケージ6が複数基板の長手方向に配置されておいる。長手方向とは部材を構成する主辺のうち長い辺が形成された方向として捉えることができる。実装基板5の一端には端子7が設けられている。端子7は実装基板5の辺に沿って形成され、半導体装置を動作させるときには、例えば、端子7をマザーボード上のスロットに設けられた端子に接続することで、マザーボードとの電気的導通をとる。半導体パッケージ6と実装基板5は半導体パッケージ接続部8で接続される。本実施例のように半導体パッケージ接続部8にはんだボールを用いていることが好ましいが、TSOPやTCPなど他の接続方法を用いてもよい。また、本実施例のように実装基板5上に複数の半導体パッケージ6を配置していることが好ましいが、半導体パッケージ6が1つであっても何らかの効果を得ることができる。
実装基板5の支持部材であるケース1は、本実施例ではCu合金が用いられており、線膨張係数は約17 ppm/℃、熱伝導率は約200W/mKである。ケース1は板材を切断した後に曲げ加工を施すことで形作られている。ケース内部には、ケース−基板接続部材2が4つ設けられている。ケース−基板接続部材2には、ガラス繊維を含んだ材料から構成されている。例えば、線膨張係数が約5 ppm/℃のガラス繊維入りのテープを用いている。4つのケース−基板接続部材2のうち、2つのケース−基板接続部材2は図1(b)における右側のケース側面と左側のガイド3に接続しており、他の2つのケース−基板接続部材2は左側のケース側面と右側のガイド3に接続している。それぞれのケース−基板接続部材2は、図1(4)における実装基板5より上部と下部の2箇所においてケースと接続している。ケースには実装基板5とケースを接続する接続部材が通るための穴を設けている形態であることができる。
また、各ケース−基板接続部材2はケースとの接続部はストッパー4を用いて、ケース−基板接続部材2が張力を持つように固定されている。
実装基板5とケース1は、実装基板5の両端にガイド3を接続することで組み立てられており、ガイド3を介してケース−基板接続部材2が半導体パッケージ6と連絡している。ケースー基板接続部材2と半導体パッケージ6とはこれにより間隔を介して配置されている。
好ましい形態としては、半導体素子を含む半導体パッケージ6と、前記半導体パッケージ6が実装された実装基板5と、前記実装基板5が接続部材2を介して支持される支持部材であるケース1を有し、前記接続部材2は、前記半導体パッケージ6が搭載された前記実装基板5の主面に沿った方向について、前記パッケージ6の第一の側で前記実装基板5との第一の実装基板接続部(例えば右側等の一方の側のガイド3部)を有し、前記第一の側と前記半導体パッケージ6を介して反対の第二の側で前記ケースとの第一の支持部材接続部(例えばケースにストッパ4で接続する部分)を有する点である。
より好ましくは、以下の形態を備える点である。第一の接続部材は、前記半導体パッケージ6が搭載された前記実装基板5の主面に沿った方向について、前記パッケージ6の第一の側で前記実装基板5との第一の実装基板接続部を有し、前記第一の側と前記半導体パッケージ6を介して反対の第二の側で前記ケースとの第一の支持部材接続部を有し、第二の接続部材は、前記半導体パッケージ6の第二の側で前記実装基板5との第二の実装基板接続部(例えば前記と反対側のガイド3部)を有し、前記第一の側で前記ケース1との第二の支持部材接続部(例えば前記と反対側にケースにストッパ4で接続する部分)を有する。
このように構成することで、半導体装置の動作や環境温度の変化などによって半導体装置の温度が変化した場合に、実装基板の熱変形量を低減して半導体パッケージの熱変形量に近づけることができる。また、これにより、半導体パッケージと実装基板の接続部の信頼性を確保できる。例えば、半導体装置が温度上昇してケースが熱膨張すると、実装基板の両端に接続されている接続部材を介して実装基板は圧縮荷重を受ける。そのため、実装基板の熱変形量はケースや接続部材が無い場合よりも小さくなる。
または、さらに、本発明ではケースを実装基板の周囲に配置することで放熱性が向上するので、半導体装置の動作時の温度上昇を低減して、信頼性が向上する。
または、これらの効果によって半導体パッケージと実装基板の接続信頼性を向上することで、従来よりも大型の半導体パッケージを高い接続信頼性で基板に実装することが可能となる。
また、実装基板5とケース1を接続する接続部材が2つ以上有り、それぞれの接続部材について実装基板5との接合箇所とケースとの接続箇所が実装基板5の中心に対して相反する側に位置しており、かつその軸に対する両側に接続部材2と実装基板5との接合箇所を1つ以上持っている形態であることができる。
或は、前記第一の実装基板接続部と前記第二の支持部材接続部との間の距離或は前記第二の支持部材接続部と前記第一の支持部材接続部との間の距離は、前記第一の実装基板接続部と前記第一の支持部材接続部との間の距離或は前記第二の実装基板接続部或は前記第二の支持部材接続部との間の距離より短く配置される形態であることができる。
なお、前記半導パッケージ6が実装基板5の一主面に複数実装されている場合、半導体パッケージ6が配置された方向に見て、実装基板5の中央を介して一方側に前記実装基板接続部が位置し、他方側に前記支持部材接続部が位置することが線膨張係数差を活かした作用を得る上で好ましい。例えば、実装基板接続部は実装基板5の一方側の端部に位置し、前記支持部材接続部は前記実装基板5の前記半導体パッケージ6を介した反対側端部側に位置している。
また、例えば、実装状態を半導体素子積層方向からみて、第1の接続部材は実装基板よりも上部の位置でケースと接続され、その接続部から実装基板の中心軸を跨いだ個所で実装基板と接続され、さらに実装基板の中心軸を跨いだ箇所でケースと実装基板の下部の位置で接続するように配置される。
次に、例えば、実装基板の中心軸に対して、第1の接続部材とケースとの接続部の在る側に第2の接続部材と実装基板の接続部を設け、第1の接続部材と実装基板の接続部の在る側の実装基板より上部と下部の2箇所に第2の接続部材とケースとの接続部を持つように第2の接続部材を配置する。
また、例えば、少なくとも2つ以上の実装基板とケースを接続する接続部材を用いて、それぞれの接続部材について実装基板との接合箇所とケースとの接続箇所が実装基板の中心軸に対して相反する側に位置しており、かつ実装基板の中心軸に対する両側に接続部材と実装基板との接合箇所を少なくとも1つ持つように接続部材を配置する。
ケース1の線膨張係数がケース−基板接続部材2の線膨張係数よりも大きい。そのため、半導体装置の温度が上昇した場合にはケース1の方がケース−基板接続部材2よりも大きく膨張する。そのため、実装基板5の両端に有るガイド3間の距離はケース1とケース−基板接続部材2の熱変形量の差だけ縮まろうとする。実際にはガイド3間には実装基板5があるためガイド3間の距離の変化量はケース1とケース−基板接続部材2の熱変形量の差よりも小さいが、その分実装基板5はガイド3を介して圧縮荷重を受けることになる。実装基板5自体も温度上昇によって熱膨張するが、ガイド3から作用する圧縮荷重によって実装基板5の熱変形量は実装基板単体の場合よりも低減される。この結果、半導体パッケージ6と実装基板5の熱変形量差が小さくなり半導体パッケージ接続部8のはんだ接続信頼性が向上する。ケース−基板接続部材2が張力を持たずに弛んでいる場合には十分な効果が得られない。また、ケース−基板接続部材2の張力は温度が降下するほど小さくなる。
このため、少なくとも接続部材2は半導体パッケージ6の半導体素子に通電した状態で、温度が上昇した状態では張力が生じるよう形成される。或は、実装基板5とケース1を接続する接続部材2のうち2つ以上の部材が室温において張力を持つように構成されている。
少なくとも、応力の観点からは、本実施例では半導体装置の動作温度範囲内で、少なくともの最低温度でも、ケース−基板接続部材2が張力を持つようにストッパー4を固定していることが好ましい。
ストッパ4にはケースー基板接続部材2が固定されており、ケース1との間隔を調整することで張力をコントロールすることができる。または、接続部材自体が張力を持って取り付けられるようにしてもよい。
このようにストッパー4を固定することで、簡易に半導体装置の動作温度全域において作用効果を得ることができるので、はんだ接続部8の信頼性向上に有効である。なお、半導体装置の動作温度の少なくとも一部においてケース−基板接続部材2が張力を有するように形成し、それより低温では張力が小さいまたは張力を生じない程度のゆるさを形成するようにすることで、その温度域においては本実施例の効果を得るとともに常時高い応力が加わることを抑制することができる。
本構成では、実装基板5とケース1が直接接続固定されておらず、接続部材を介して接続されている。このため、実装状態においてケースに静的な外力や衝撃などの動的な外力が作用した場合にはケース−基板接続部材2が緩衝材の働きをすることができる。そのため、実装基板5に作用する外力は低減されて、実装基板5とケース1が直接接続されている場合よりも半導体装置の信頼性が向上する。
本構成において、ケース1やケース−基板接続部材2の引張剛性が実装基板8よりも十分大きくすることにより、ケース1とケース−基板接続部材2の熱変形量差が実装基板の圧縮変形としてではなくケース1やケース−基板接続部材2の伸び変形で吸収されてしまうことを抑制して、本実施例の効果を十分に得ることができる。また、ケース1の曲げ剛性を大きくすることにより、ケース1とケース−基板接続部材2の熱変形量差がケース1の曲げ変形で吸収されてしまうことを抑制して、本実施例の効果を十分に得ることができる。そこで、本実施例では、ケース1の厚みを0.3 mm、ケース−基板接続部材2の厚みを0.2 mmとした。
また、半導体パッケージ6の長手方向と前記実装基板5の前記実装基板接続部及び前記支持部材接続部とを結ぶ方向との差は、前記半導体パッケージ6の長手方向と前記実装基板5の前記実装基板接続部及び前記支持部材接続部とを結ぶ方向との差より小さくなるよう配置することが好ましい。
本実施例の形態ではケース−基板接続部材2で挟む方向の実装基板の熱変形量を低減できるため、ケース−基板接続部材2で挟む方向が半導体パッケージ6の長手方向となるように半導体パッケージ6を搭載することが有効である。そこで、本実施例では、ケース−基板接続部材2で挟む方向である実装基板5の長手方向に半導体パッケージ6の長手方向を揃えることが好ましい。
本実施例では実装基板5を、それより熱伝導率の大きいケース1で囲んでいるために半導体パッケージ5で発生する熱をケース1がない場合よりも効果的に放出できる。そのため、半導体装置の動作時の温度上昇が低減されて半導体パッケージ接続部8の温度変化幅を小さくすることで、半導体パッケージ接続部8の信頼性を向上できる。また、本実施例では半導体パッケージ6とケース1の間には空気層ができているが、ケース−基板接続部材2の動きを妨げない範囲でヒートパス材などを設けることで、さらに放熱特性を向上することができる。
なお、上記ケースがCu、Al、あるいはそれらの合金であることが好ましい。本実施例では、一例として、ケース1にCu合金を用いているが、Al合金などを用いることも可能である。この場合、線膨張係数はCu合金よりも大きくなるためケース−基板接続部材2との線膨張係数差を大きくすることができるが、弾性係数が小さくなるのでケースの厚みを大きくすることなどが必要である。また、本実施例では、ケース−基板接続部材2にガラス繊維入りテープを用いているが、Fe-Ni合金などのケース1よりも線膨張係数の小さい材料を用いることも可能である。この場合、曲げ剛性が大きくなるためにガイド3の形状やケース−基板接続部材2の曲げ形状にガラス繊維入りテープを用いる場合よりも自由度が小さくなる。また、本実施例ではケース−基板接続部材2に4つの部材を用いているが、最低2つの部材を用いて実装基板の両側と接続していれば本実施例の効果を得ることができる。
本実施例の効果を得る好ましい形態の一つは、半導体パッケージ6と、半導体パッケージ6が実装された実装基板5と、実装基板5が複数の接続部材2で支持されるケース1を有し、半導体パッケージ6は実装基板5の両面に長手方向に複数配置され、第一の前記接続部材は、実装基板5の主面の半導体パッケージ6が配置された方向について、半導体パッケージ6の第一の側で実装基板5との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側でケース1との第一の支持部材接続部を有し、第二の前記接続部材は、半導体パッケージ6の第二の側で実装基板5との第二の実装基板接続部を有し、前記第一の側でケース1との第二の支持部材接続部を有し、第一或は第二の接続部材2はケース1より線膨張係数が小さい。
図2に、本発明の第1の実施例の組み立て方法を示す。
図2(a)に、半導体パッケージ6を両面に配置した実装基板5を示す。実装基板5は、本発明を備えない実装基板と同様とすることができる。次に、図2(b)に示すように、実装基板8の両端にガイド3を設ける。ガイド3の弾性率が小さい場合にはケース1とケース−基板接続部材2の熱変形量差がガイドの変形で吸収されてしまう。また、ガイド3の線膨張係数がケース−基板接続部材2よりも小さい場合には、ケース1とケース−基板接続部材2の熱変形量差がガイドの変形の一部がガイド3の熱変形で吸収されるので実装基板に作用する圧縮荷重が低下する。そこで、本実施例ではガイド3にエポキシ樹脂を用いた。次に、図2(c)に示すように実装基板8をケース1の内部に配置して、図2(d)に示すように片側のケース−基板接続部材2をガイド3とケース1の上下2箇所を通るように配置して、たわみのないようにストッパー4で固定する。最後に図2(d)とは反対側のケース−基板接続部材2を図2(e)に示すように配置して、両側のケース−基板接続部材2が半導体装置の動作温度の最低温度において張力を持つように固定する。
上記のように、本発明を用いる場合は半導体パッケージ6の組み立て工程や実装基板5の組み立て工程、実装基板5のリフロー工程は一般に使用されている形態と同様の工程とすることができるため、追加の工程や設備などを抑制する点でも好ましい。半導体パッケージと実装基板の接続信頼性を向上する方法の1つとして接続部をアンダーフィルなどで封止する技術があるが、アンダーフィルなどを用いる場合には封止するための工程や設備が必要となる。また、本形態をアンダーフィルを用いず、実装されている基板とパッケージとの間の電気的連絡部の周囲には空隙が形成されるようにすることで、アンダーフィルなどを用い場合などのように基板に実装した後のリペア性が悪化することを抑制することができる。しかしながら、様々な観点で実装半導体パッケージの実装形態を選択することができるので、アンダーフィルを備えた形態を選択することを妨げるものではない。
なお、本製造工程は、様々考えられる本発明の実施例の1つの製造方法を示したものであり、他の工程で製造された半導体モジュールであっても、本実施例の特徴を有する構造であれば、少なくとも効果が得られることは言うまでもない。
図3に、本発明の第2の実施例を示す。
本実施例は、ケース1の片側の側面にケース−基板接合部材固定部材31と締め付けネジ32を持つ以外は実施例1と同様である。本実施例では、片側のケース−基板接続部材2をケース1に直接固定するのではなく、ケース−基板接合部材固定部材31に固定し、ケース−基板接合部材固定部材31とケース1の距離を締め付けネジ32を用いて調整することで、ケース−基板接続部材2の張力の調整を容易にしている。
図4に、本発明の第2の実施例の組み立て方法を示す。図4(a)から図4(d)までは、第1の実施例の組み立て工程である図2(a)から図2(d)と同様である。本実施例では、図4(e)において片側のケース−基板接続部材2をケース−基板接合部材固定部材31に固定する。このとき、図1(e)の場合とは異なり、ケース−基板接続部材2のたわみを気にする必要は無い。最後に、図4(f)に示すようにケース−基板接合部材固定部材31とケース1の距離を締め付けネジ32を用いて調整する。ケース−基板接合部材固定部材31とケース1の距離を調整することで、図4(d)で配置したケース−基板接続部材2と図4(e)で配置したケース−基板接続部材2の両方の張力を調整することができる。
本実施例は、第1の実施例と比較してケース−基板接続部材2の張力調整が容易であるという特長を持つ一方、半導体装置の外形寸法が増加する。そのため、本実施例は、半導体装置の搭載位置が空間的に余裕のある場合に用いることができる。
図5に、本発明の第3の実施例を示す。
本実施例は、 組み立て後のケース−基板接続部材2に張力を持たせるために、ケース1に蝶つがい9や9bとツメ10を持つ以外は実施例1と同様である。なお、蝶つがい9は、組み立て後には角度が固定されているので、温度変化時にケース1が蝶つがい9の箇所で折れ曲がることは無い。
図6に、本発明の第3の実施例の組み立て方法を示す。図6(a)と図6(b)は、第1の実施例の組み立て工程である図2(a)と図2(b)と同様である。図6(c)において、蝶つがい9の角度を固定しない状態のケース1に接続された片側のケース−基板接続部材2とガイド3を接続する。このときは、実施例2の組み立て方法と同様に、ケース−基板接続部材2にたわみが有っても構わない。次に、図6(d)に示すように、もう片側のケース−基板接続部材2とケース1を固定する。このときも、蝶つがい9や9bは角度を固定しない状態であるので、片側のケース−基板接続部材2にはたわみが生じている。このとき、片側のケース−基板接続部材2は組み立て後に張力を持つように適切な長さでケース1に固定される。最後に、図6(e)に示すように蝶つがい9を直線状に、蝶つがい9bは角度が90°となるように角度を固定し、つめ10を用いてケース1を固定する。これにより、組み立て後のすべてのケース−基板接続部材2が張力を持つため、本発明の効果を発揮することができる半導体装置となる。また、実施例1や実施例2とは異なり、ケース−基板接続部材2の長さ調整を張力を持つ前の段階で行うことができるので、比較的長さ調整が容易となる。
図7に、本発明の第4の実施例を示す。
本実施例では、ケース1に反り変形防止部材51を設けている。上記のように、半導体装置の温度変化によってケース1に曲げ変形が生じる場合には、本発明の効果が低減する。また、実装基板8が薄い場合などには、実装基板8に圧縮荷重が作用することで実装基板8が曲げ変形や座屈などを起こすことが懸念される。そこで、本実施例では、ケース1に反り変形防止部材51を設けることでこれらの曲げ変形や座屈を防止している。なお、本実施例では反り変形防止部材51を1つ設けているが、実装基板の長さや厚みによっては、2つ以上の反り変形防止部材51を設けることも可能である。
図8に、本発明の第5の実施例を示す。
本実施例では、ケース−基板接続部材2がFeとNiの合金を含んでいる。例えば、Fe-Ni合金を用い、ガイド3を用いていない。本実施例のように、ケース−基板接続部材2の曲げ剛性が大きく、ガイド3を用いなくてもケース−基板接続部材2と半導体パッケージ6との接触を防止でき、かつケース−基板接続部材2のたわみ変形が小さい場合には、ガイド3を省略することで低コスト化が可能である。
図9に、本発明の第6の実施例を示す。
本実施例では、ストッパー4を用いず、ケース1に設けたツメ71にケース−基板接続部材2を固定することで半導体装置を構成している。ケース−基板接続部材2を、張力を保つようにツメ71に固定すれば、ストッパー4を省略できるので低コスト化が可能である。
図10に、本発明の第7の実施例を示す。
これまでの実施例では、実装基板8の両面に半導体パッケージ6が実装されていたが、本実施例のように実装基板8の片側のみに半導体パッケージ6が実装されている場合であっても、これまでの実施例と同様にケース1やケース−基板接続部材2を配置することで、本発明の効果を得ることができる。
これまでの実施例1から実施例7では、実装基板5の長手方向端部にガイド3を介してケース−基板接続部材2と実装基板5を接続していた。この場合、熱変形を低減できるのは基板長手方向のみであり、基板長手方向が圧縮される分、ポアソン比の影響で基板短手方向の変形が若干増加する。これまでに記した実施例では、端子7が実装基板5の長手方向に並んで配置されていたため、基板短手方向端部にガイド3を設けることが困難であったが、実装基板端部よりも実装基板中心よりに配置されたコネクタやリード線などによって実装基板5と外部との電気的導通が盗られている場合には、実装基板の長手方向と短手方向の両側にそれぞれガイド3を設けて、それぞれのガイド3をケース−基板接続部材2を介してケース1と接続することで、実装基板長手、短手方向両方の熱変形を低減することができる。この場合、基板長手方向と短手方向のガイド3bの実装基板からの高さを変えることで、実装基板長手方向の熱変形を低減するためのケース−基板接続部材2と、実装基板短手方向の熱変形を低減するためのケース−基板接続部材2の実装基板からの高さを変えることができるので、それぞれのケース−基板接続部材2がぶつかって動きを拘束することが防止できる。
図11に、本発明の第9の実施例を示す。
半導体装置に搭載される半導体パッケージ6の発熱量が小さい場合や、搭載される位置の冷却条件が優れているなどの理由で、半導体装置にケース1を用いる必要が無い場合、実装基板5の両端に配置されたガイドをガイド―ガイド接続部材11で接続することで、実装基板5の熱変形を低減することができる。ただし、この場合、ガイド―ガイド接続部材11に用いる材料は、ガラス繊維入りテープや、Fe-Ni合金などのように、実装基板5よりも線膨張係数の小さいものである必要がある。また、本実施例では、ガイド―ガイド接続部材11と実装基板5の熱変形量差を用いて実装基板5の熱変形を低減する。本実施例では、ケース1を持たないために、他の実施例とは異なりケース1の熱変形を実装基板5の熱変形低減に利用することはできない。その一方で、他の実施例とは異なりケース−基板接続部2をたすきがけ状に配置する必要がなく、例えばガラス繊維入りテープを実装基板5の周囲に巻くことで構成できるため、製造工程が他の実施例よりも簡便になるという特徴がある。
以上、本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
図1は、本発明を備えた第1の実施例を説明する図である。 図2は、本発明を備えた第1の実施例の組み立て方法を説明する図である。 図3は、本発明を備えた第2の実施例を説明する図である。 図4は、本発明を備えた第2の実施例の組み立て方法を説明する図である。 図5は、本発明を備えた第3の実施例を説明する図である。 図6は、本発明を備えた第3の実施例の組み立て方法を説明する図である。 図7は、本発明を備えた第4の実施例を説明する図である。 図8は、本発明を備えた第5の実施例を説明する図である。 図9は、本発明を備えた第6の実施例を説明する図である。 図10は、本発明を備えた第7の実施例を説明する図である。 図11は、本発明を備えた第9の実施例を説明する図である。
符号の説明
1…ケース、2…ケース−基板接続部材、3…ガイド、4…ストッパー、5…実装基板、6…半導体パッケージ、7…端子、8…半導体パッケージ接続部、31…ケース−基板接合部材固定部材、32…締め付けネジ、51…反り変形防止部材、71…ツメ、11…ガイド―ガイド接続部材


Claims (10)

  1. 半導体素子と、前記半導体素子が実装された実装基板と、
    前記実装基板が接続部材を介して支持される支持部材を有し、
    前記接続部材は、前記半導体素子が搭載された前記実装基板の主面に沿った方向について、前記素子の第一の側で前記実装基板との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側で前記支持部材との第一の支持部材接続部を有することを特徴とする半導体装置。
  2. 半導体素子と、前記半導体素子が実装された実装基板と、
    前記実装基板が複数の接続部材で支持される支持部材を有し、
    第一の前記接続部材は、前記半導体素子が搭載された前記実装基板の主面に沿った方向について、前記素子の第一の側で前記実装基板との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側で前記支持部材との第一の支持部材接続部を有し、
    第二の前記接続部材は、前記半導体素子の第二の側で前記実装基板との第二の実装基板接続部を有し、前記第一の側で前記支持部材との第二の支持部材接続部を有することを特徴とする半導体装置。
  3. 請求項1において、前記接続部材は前記支持部材より線膨張係数が大きい部材であることを特徴とする半導体装置。
  4. 請求項1において、前記半導素子は複数実装され、前記半導体素子が配置された方向について、実装基板の中央を介して一方側に前記実装基板接続部が位置し、他方側に前記支持部材接続部が位置することを特徴とする半導体装置。
  5. 請求項1において、前記実装基板接続部は前記実装基板の端部に位置し、前記支持部材接続部は前記実装基板の前記半導体素子を介した反対側端部側に位置することを特徴とする半導体装置。
  6. 請求項2において、前記第一の実装基板接続部と前記第二の支持部材接続部との間の距離或は前記第二の支持部材接続部と前記第一の支持部材接続部との間の距離は、前記第一の実装基板接続部と前記第一の支持部材接続部との間の距離或は前記第二の実装基板接続部或は前記第二の支持部材接続部との間の距離より短く配置されることを特徴とする半導体装置。
  7. 請求項1において、前記接続部材は規定された半導体素子の動作温度範囲で張力が生じるよう形成されることを特徴とする半導体装置。
  8. 請求項1において、複数の前記半導体素子が前記実装基板の両面に実装されることを特徴とする半導体装置。
  9. 請求項1において、
    前記半導体素子の長手方向と前記実装基板の前記実装基板接続部及び前記支持部材接続部とを結ぶ方向との差は、前記半導体素子の長手方向と前記実装基板の前記実装基板接続部及び前記支持部材接続部とを結ぶ方向との差より小さくなるよう配置することを特徴とする半導体装置。
  10. 半導体素子と、前記半導体素子が実装された実装基板と、
    前記実装基板が複数の接続部材で支持される支持部材を有し、
    前記半導体素子は前記実装基板の両面に長手方向に複数配置され、
    第一の前記接続部材は、前記実装基板の主面の前記半導体素子が配置された方向について、前記半導体素子の第一の側で前記実装基板との第一の実装基板接続部を有し、前記第一の側と前記半導体素子を介して反対の第二の側で前記支持部材との第一の支持部材接続部を有し、
    第二の前記接続部材は、前記半導体素子の第二の側で前記実装基板との第二の実装基板接続部を有し、前記第一の側で前記支持部材との第二の支持部材接続部を有し、
    第一或は第二の前記接続部材は前記支持部材より線膨張係数が小さいことをと特徴とする半導体装置。
JP2004083788A 2004-03-23 2004-03-23 半導体装置 Expired - Fee Related JP4123175B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004083788A JP4123175B2 (ja) 2004-03-23 2004-03-23 半導体装置
TW093137225A TWI272703B (en) 2004-03-23 2004-12-02 Semiconductor device
CNB2005100056347A CN100459108C (zh) 2004-03-23 2005-01-24 半导体器件
KR1020050006539A KR100584009B1 (ko) 2004-03-23 2005-01-25 반도체장치
US11/043,256 US7239010B2 (en) 2004-03-23 2005-01-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004083788A JP4123175B2 (ja) 2004-03-23 2004-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2005276871A true JP2005276871A (ja) 2005-10-06
JP4123175B2 JP4123175B2 (ja) 2008-07-23

Family

ID=34988799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083788A Expired - Fee Related JP4123175B2 (ja) 2004-03-23 2004-03-23 半導体装置

Country Status (5)

Country Link
US (1) US7239010B2 (ja)
JP (1) JP4123175B2 (ja)
KR (1) KR100584009B1 (ja)
CN (1) CN100459108C (ja)
TW (1) TWI272703B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4968257B2 (ja) * 2006-04-28 2012-07-04 住友ベークライト株式会社 ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4948613B2 (ja) * 2010-02-25 2012-06-06 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
CN106034374B (zh) * 2015-03-12 2018-10-16 日立汽车系统(苏州)有限公司 防基板变形结构
CN110044628B (zh) * 2019-03-27 2020-04-24 南京航空航天大学 一种用于压气机稳定性试验的动态畸变发生器及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179501A (en) * 1992-02-24 1993-01-12 Motorola, Inc. Laminated electronic module assembly
US5485672A (en) * 1993-06-21 1996-01-23 Texas Instruments Incorporated Method for encasing a printed wiring board
JPH08181228A (ja) 1994-12-26 1996-07-12 Mitsubishi Chem Corp 強誘電体fet素子の製造方法
JPH0997855A (ja) 1995-09-29 1997-04-08 Toshiba Corp 半導体装置
WO2000059036A1 (en) * 1999-03-26 2000-10-05 Hitachi, Ltd. Semiconductor module and method of mounting
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
US6819130B2 (en) * 2001-05-15 2004-11-16 Intel Corporation Floating and self-aligning suspension system to automatically align and attach a connector to an assembly

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4968257B2 (ja) * 2006-04-28 2012-07-04 住友ベークライト株式会社 ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ

Also Published As

Publication number Publication date
US7239010B2 (en) 2007-07-03
TWI272703B (en) 2007-02-01
US20050212104A1 (en) 2005-09-29
JP4123175B2 (ja) 2008-07-23
KR20050094767A (ko) 2005-09-28
KR100584009B1 (ko) 2006-05-29
CN100459108C (zh) 2009-02-04
CN1674263A (zh) 2005-09-28
TW200532874A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
US7361985B2 (en) Thermally enhanced molded package for semiconductors
EP2100489B1 (en) Electronic circuit apparatus for compressor
JP2008305838A (ja) 半導体装置及びその実装構造
JPWO2008105069A1 (ja) プリント基板ユニットおよび半導体パッケージ
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP2006196874A (ja) 半導体装置
KR100584009B1 (ko) 반도체장치
JPH11330564A (ja) 光モジュール
US6362429B1 (en) Stress relieving tape bonding interconnect
JP2001119107A (ja) プリント配線板
US20070052073A1 (en) Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device
JP4556732B2 (ja) 半導体装置及びその製造方法
JP2013229369A (ja) モールドパッケージ
JP4227971B2 (ja) 半導体装置及びその製造方法
JP4076988B2 (ja) 電子機器
JP2010251357A (ja) 半導体モジュール装置
JP4128722B2 (ja) 回路基板および電子機器
JP2012028636A (ja) テープキャリア基板及び該テープキャリア基板を備えた半導体装置
JP6508004B2 (ja) 車両用電子装置
JP2007012645A (ja) 半導体装置
JP3150106B2 (ja) 半導体装置の接続構造
JP2006128441A (ja) 半導体装置
JPH01265544A (ja) 電子装置
JP2005340678A (ja) 半導体装置
JP2006344788A (ja) 三次元高密度実装構造

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees