JP2007012645A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007012645A JP2007012645A JP2005187553A JP2005187553A JP2007012645A JP 2007012645 A JP2007012645 A JP 2007012645A JP 2005187553 A JP2005187553 A JP 2005187553A JP 2005187553 A JP2005187553 A JP 2005187553A JP 2007012645 A JP2007012645 A JP 2007012645A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- package
- semiconductor element
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】両面実装構造の半導体装置における電気接続部の信頼性を向上させる。
【解決手段】回路基板100の両面に半導体素子10a、10bが互いにずれた状態で実装された両面実装構造において、パッケージ11a、11bと回路基板100間の熱膨張の差に起因する熱歪によって電極部16a、16bの端部でボール電極のはんだ接合部に応力が発生するのを防ぐためのパッケージ補強部材12a、12bを設ける。各パッケージ補強部材12a、12bは、回路基板100を挟んで反対側の半導体素子10b、10aの電極部16b、16aの一部に対向するように配設され、パッケージ11b、11aの反りを低減する。
【選択図】図1
【解決手段】回路基板100の両面に半導体素子10a、10bが互いにずれた状態で実装された両面実装構造において、パッケージ11a、11bと回路基板100間の熱膨張の差に起因する熱歪によって電極部16a、16bの端部でボール電極のはんだ接合部に応力が発生するのを防ぐためのパッケージ補強部材12a、12bを設ける。各パッケージ補強部材12a、12bは、回路基板100を挟んで反対側の半導体素子10b、10aの電極部16b、16aの一部に対向するように配設され、パッケージ11b、11aの反りを低減する。
【選択図】図1
Description
本発明は、回路基板の両面に半導体素子を実装した両面実装構造を有する半導体装置に関するものである。
従来、複数のボール電極がアレイ状に配置されたパッケージを有する半導体素子と回路基板との間のはんだ接合部の応力を低減させて、接合信頼性を向上させるための様々な工夫がなされてきた。
これは、半導体素子のパッケージやボール電極と回路基板間で線膨張係数が異なるため、熱が加わると、膨張率の差によって大きな応力が発生し、はんだ接合部の寿命が短くなるからである。
従来からボール電極に加わる熱応力を低減する方法として、例えば、特許文献1に開示されたように、半導体素子と回路基板との間を樹脂部材(アンダーフィル剤)によって封止するものが知られており、特許文献2では、半導体素子の周囲のみを樹脂封止するものが開示されている。
また、半導体素子を回路基板の両面に実装した両面実装構造では、はんだ接合部の熱応力を低減する方法として、例えば、特許文献3に開示されたように、回路基板表裏に実装された半導体素子のはんだ接合部と、回路基板の間を樹脂封止したもの、などが知られている。
特開昭61−177738号公報
特開2004−104087号公報
特開2003−282811号公報
近年では、実装の高密度化に伴い、半導体素子を回路基板両面に実装する形態が増加している。半導体素子を両面実装された場合は、相手側の半導体素子によって変形が拘束され、回路基板が自由に曲がらなくなるため、半導体素子を回路基板の片面のみに実装した場合よりもはんだ接合部の応力が増大し、接合信頼性が大幅に低下するおそれがある。
そこで、回路基板に半導体素子を片面に実装した場合と同様に、半導体素子と回路基板の間、もしくは、半導体素子の周囲に封止樹脂を充填するやり方を、両面実装構造にも適用して、はんだ接合部の応力緩和を行っているが、特許文献1および特許文献3に開示された、半導体素子と回路基板の間に樹脂を封止する方法は、回路基板上に密に半導体素子が実装された状態で封止を行うことは、比較的難しい。特に、回路基板を介して実装された表裏の半導体素子が相互にずれて実装された場合は、相手側半導体素子の反りにより、封止樹脂があってもはんだ接合部の接合信頼性が低下するおそれがある。
また、特許文献2に開示された半導体素子の周囲を樹脂封止する形態では、回路基板の表裏の半導体素子が、相互にずれて実装された場合、相手側半導体素子が自由に熱変形するのを阻害して、パッケージ外縁部のボール電極に加わる応力を増大させる傾向がある。
本発明は上記従来の技術の有する未解決の課題に鑑みてなされたものであり、両面実装構造において、ボール電極のはんだ接合による電気接続部の接合信頼性を大幅に向上できる半導体装置を提供することを目的とするものである。
上記目的を達成するため、本発明の半導体装置は、両面実装型の回路基板と、前記回路基板の両面にそれぞれ電気接続部を介して実装された少なくとも一対の半導体素子と、各半導体素子のパッケージの外縁に一体的に配設されたパッケージ補強部材と、を有し、前記パッケージ補強部材が、前記回路基板を挟んで反対側に実装された半導体素子の前記電気接続部に対向するように配設されていることを特徴とする。
回路基板の両面に実装された半導体素子のボール電極のはんだ接合による電気接続部に発生する応力を、回路基板を挟んで反対側の半導体素子に設けられたパッケージ補強部材によって効果的に低減することで、接合信頼性を向上させる。
本発明の実施の形態を図面に基づいて説明する。
図1および図2に示すように、回路基板100の両面に実装された一対の半導体素子10a、10bを有する両面実装構造の半導体装置において、各半導体素子10a、10bのパッケージ11a、11bの側縁に、棒状のパッケージ補強部材12a、12bが配設される。各半導体素子10a、10bのICチップ13a、13bの接続部14a、14bは、はんだ接合による電気接続部を形成する電極部16a、16bのボール電極を介して回路基板100の端子に接続される。図示表面側の半導体素子10aのパッケージ補強部材12aは、回路基板100を挟んで、裏面側の半導体素子10bの電極部16bの外縁より内側に位置し、電極部16bの一部に対向するように配設され、図示裏面側の半導体素子10bのパッケージ補強部材12bも、表面側の半導体素子10aの電極部16aの外縁より内側に位置し、電極部16aの一部に対向するように配設される。
図1および図2に示すように、本実施例の半導体素子10a、10bは、ICチップ13a、13b、パッケージ11a、11b、パッケージ補強部材12a、12b、接続部14a、14b、複数のボール電極からなる電極部16a、16b等を有する。各半導体素子10a、10bの接続部14a、14bは、インターポーザと電極パッドから構成され、インターポーザの材質は、例えばエポキシ樹脂やポリイミド樹脂である。
各半導体素子10a、10bのICチップ13a、13bの材質はシリコンであり、その裏面に設けられた複数の電極を通じて、接続部14a、14bに接続されている。
ICチップ13a、13bは、パッケージ11a、11bによって、保護するようにパッケージングされ、パッケージ11a、11bの材質は、例えばエポキシ樹脂である。各パッケージ11a、11bの一側縁には、概略直方体のパッケージ補強部材12a、12bが設けられており、その材質は、例えばパッケージ材料と同じエポキシ樹脂である。
パッケージ補強部材12a、12bは、パッケージ11a、11bと同一樹脂で一体成形されるか、剛性の高い別部材で構成される。一体成形の場合は、パッケージ補強部材12a、12bが形成された半導体素子10a、10bを回路基板100に実装した後、接着剤などにより、パッケージ補強部材12a、12bを回路基板100に接着する。別部材の場合は、半導体素子10a、10bを回路基板100に実装した後、パッケージ11a、11bの側面と回路基板100との間に、ディスペンサ等によりパッケージ補強部材12a、12bを塗布することによって形成するか、別工程で形成されたパッケージ補強部材12a、12bを接着剤などによりパッケージ11a、11bの側面と回路基板100に接着する。
電極部16a、16bの複数のボール電極は、パッケージ11a、11bの裏面に、概略アレイ状に配置されている。複数のボール電極の材質は、例えば鉛フリーはんだである。半導体素子10a、10bが実装される回路基板100の両面には、パッケージ11a、11bの複数のボール電極に対応した位置にアレイ状に図示しない端子を設け、パッケージ11a、11bとは、前記複数のボール電極のはんだで接合される。
回路基板100の表裏に実装された半導体素子10a、10bは相互に水平方向にずれた状態で実装される。裏面側のパッケージ補強部材12bは、回路基板100の表面側に実装された半導体素子10aの電極部16bの最外部ボール電極位置よりも内側に位置し、半導体素子10bのパッケージ11bの側面と回路基板100と結合された概略直方体形状の部材である。表面側のパッケージ補強部材12aは、回路基板100の裏面側に実装された半導体素子10bの電極部16aの最外部ボール電極位置よりも内側に位置し、半導体素子10aのパッケージ11aの側面と回路基板100とに結合された概略直方体形状の部材である。次に、パッケージ補強部材12a、12bの作用を説明する。
図6の(a)は一従来例による片面実装構造を示すもので、回路基板100の片面に実装された半導体素子70は、ICチップ73、パッケージ71、接続部74、複数のボール電極からなる電極部76等を有する。接続部74は、インターポーザと電極パッドから構成される。
半導体素子70のパッケージ71と回路基板100の線膨張係数を比較すると、例えば、半導体素子70の物性をシリコン、パッケージ71をエポキシ樹脂、半導体素子70が実装される回路基板100の物性をガラスエポキシ樹脂とすると、シリコンの線膨張係数は、エポキシ樹脂やガラスエポキシ樹脂の線膨張係数に比べて、約1桁小さい。また、エポキシ樹脂とガラスエポキシ樹脂の線膨張係数も必ずしも同じではない。
このため、半導体素子70等の発熱により、パッケージ71の温度が上昇すると、線膨張係数の小さいICチップ73を含むパッケージ71の伸びに対して、回路基板100の伸びの方が大きくなり、図示上向きの反りを生じる。電源が切られ、半導体素子70等の発熱が無くなると、反りは無くなるため、パッケージ71と回路基板100を接続している電極部76に繰り返し剪断応力が加わり、ボール電極にひずみが蓄積し、やがて破断に至る。このとき、電極部76の複数のボール電極のうちで、パッケージ71の四隅に配置されたボール電極や、ICチップ73とパッケージ71の境界部に配置されたボール電極に加わる応力が大きく、従って寿命も短くなる傾向がある。
パッケージ71の四隅に配置されたボール電極の応力が高いのは、熱膨張は長さに比例して大きくなるためで、パッケージ71の対角線上の線膨張差が一番大きい。さらに、パッケージ71の外周部に配置されたボール電極は、パッケージ71の外周部で回路基板100と接合する部材が無いため、パッケージ71と回路基板100の間が開き、パッケージ71の四隅に配置されたボール電極に加わる応力が、より高くなる。
また、ICチップ73とパッケージ71の境界部に配置されたボール電極の応力が高いのは、パッケージ71が、ICチップ73の近くで、熱膨張率の小さいICチップ73に拘束され、回路基板100との熱膨張差が大きくなるためである。
図6の(b)は、回路基板100の両面に、ICチップ73a、73b、パッケージ71a、71b、電極部76a、76b等を有する半導体素子70a、70bを実装した両面実装構造における熱変形を説明するものである。同一形状の半導体素子70a、70bが、回路基板100の両面に100%重なった状態で実装された場合、半導体素子70a、70bの相互干渉によって、回路基板100の片側のみに実装されたときのように、自由に反ることができないため、ボール電極に加わる熱応力が緩和できず、片側のみに実装されたときよりも、さらに寿命が短くなる。
なお、半導体素子の回路基板への片面実装であっても、当然ボール電極部には、線膨張係数差による応力が発生するのであるが、反りが生じることにより、ある程度応力を緩和できる。
図5は、回路基板100の両面に半導体素子70a、70bをずらして実装した両面実装構造を示すもので、これは、表裏の半導体素子70a、70bが、水平方向に概略25%ずれた状態で重なったケースであり、前述のように100%重なったときとは異なり、複雑な熱変形を起こしている。回路基板100を挟んで、相手側の半導体素子が存在している部分では、相互干渉により反りが生じ難い。ところが、相手側の半導体素子が存在しない部分では、干渉がないため反りが生じる。
図5の(c)に基づいてさらに詳しく説明する。回路基板100の両面に100%重なった状態から、回路基板100の表面側に実装された半導体素子70aが図面左側に変位すると、半導体素子70aのボール電極が、回路基板100の半導体素子70bのパッケージ71bの外周部に配置されたボール電極より外側に来たところで、次第にパッケージ71aが反り始める。これは、半導体素子70aにとって、回路基板100の反対側に実装された半導体素子70bの干渉が無くなるためである。その結果、回路基板100の裏面側に実装された半導体素子70bの最外部に当たるボール電極に、半導体素子70aの反りの影響から来る開口現象も加わって、大きな剪断応力が生じる。さらに、パッケージ71aの反りが生じる部分にICチップ73aのエッジ部がある場合は、パッケージ71aとの線膨張係数差が大きいため、その影響も加味され反り量がさらに大きくなる傾向にある。図5の(c)における右側部分も上下関係が逆転するだけで同じ現象が発生する。
このように、表裏の半導体素子70a、70bがずれて実装された場合は、パッケージ71a、71bの外周部の応力を低減する対策が必要となる訳である。
次に、本実施例による両面実装構造の熱変形について図3に基づいて説明する。図3の(a)は、回路基板100の両面の半導体素子10a、10bが、水平方向に概略25%ずれた状態で重なったものである。回路基板100を挟んで、相手側の半導体素子が存在している部分では、相互干渉により反りが生じ難いが、相手側の半導体素子が存在しない部分では、干渉がないため反りが生じようとする。
ところが、従来例と異なり、図3の(a)の左側部分においては、回路基板100の裏面側に実装された半導体素子10bのパッケージ11bの側縁に、回路基板100に固定されたパッケージ補強部材12bを設けたことにより、その部分の剛性が高くなり、回路基板100が反り難くなる。また、パッケージ外周部分ではボール電極による支持が無くなるため、回路基板100とパッケージ11a間に開口現象が発生し、パッケージ最外部に位置するボール電極の応力を高める原因の1つになっているが、パッケージ補強部材12bにより裏面側のパッケージ11bの最外部が固定されるため、パッケージ11aの開口現象も抑制され、パッケージ最外部に位置するボール電極の応力が、さらに低減する。
このように、回路基板100の裏面側に実装された半導体素子10bの最外部に位置するボール電極には、従来例ほど大きな剪断応力が加わらず、ひずみも小さく寿命が延びる。図3の(a)における右側部分も上下関係が逆転するだけで上記と同じ現象が発生する。
なお、パッケージ補強部材12a、12bは、大きければよいものではなく、以下のような外形状の制限がある。図3の(b)に示すように、回路基板100の裏側に実装された半導体素子80bのパッケージ81bに設けられたパッケージ補強部材82bが、回路基板100の表側の半導体素子80aの電極部86aの最外部のボール電極よりも外側に位置するようになると、その部分での回路基板100の剛性も上がり、回路基板100が反りにくくなるため、回路基板100の表側に実装された半導体素子80aのパッケージ81aの外周部で発生する開口現象が、より顕著に起こるようになる。
このため、回路基板100の表面側に実装された半導体素子80aの最外部に位置するボール電極の応力が高くなる。図3の(b)における右側部分も、上下関係が逆転するだけで同じ現象が発生する。
また、回路基板を介して反対側に半導体素子が存在する場合は、パッケージ補強部材の設置は、反りの影響による応力増加を低減させる効果があるが、回路基板を介して反対側に半導体素子が存在しない場合には、パッケージ補強部材の設置は、反ることによる応力緩和を阻害するため、好ましくない。
図4に示すように、本実施例の半導体素子20a、20bは、ICチップ23a、23b、パッケージ21a、21b、L字形のパッケージ補強部材22a、22b、接続部24a、24b、複数のボール電極からなる電極部26a、26bを有する。
各パッケージ21a、21bの接続部24a、24bには、半導体素子20a、20bと前記複数のボール電極とを、適宜接続する配線が構成されている。ICチップ23a、23bは、ICチップ裏面に設けられた複数の電極を通じて、半導体素子接合部に接続されており、材質は、シリコンである。パッケージ21a、21bは、ICチップ23a、23bを保護するようにパッケージングし、材質は、例えばエポキシ樹脂である。
各パッケージ21a、21bには、その側縁を囲むように概略L字形のパッケージ補強部材22a、22bが設けられ、材質は、例えばエポキシ樹脂である。各パッケージ補強部材22a、22bは、パッケージ21a、21bと同一樹脂で一体成形されるが、剛性の高い別部材でもよい。パッケージ補強部材22a、22bは、半導体素子20a、20bを回路基板100に実装した後、ディスペンサ等で塗布するか、予め形成された部材を接着剤などによりパッケージ21a、21bの周囲と回路基板100に接着する。
半導体素子20a、20bが実装される回路基板100には、パッケージ21a、21bの複数のボール電極に対応した位置にアレイ状に端子を設け、パッケージ21a、21bとは、前記複数のボール電極のはんだで接合される。回路基板100の表裏に実装された半導体素子20a、20bは、図4の(b)に示すように、相互に斜め方向にずれた状態で実装されている。例えば、表裏の半導体素子20a、20bが、2方向に概略それぞれ25%ずれた状態、つまり斜め45°方向にずれた状態で重なっている。
パッケージ補強部材22bは、回路基板100の表面側に実装された半導体素子20aの最外部ボール電極位置よりも内側に位置するように、半導体素子20bのパッケージ21bの側縁に設けられる。パッケージ補強部材22aは、回路基板100の裏面側に実装された半導体素子20bの最外部ボール電極位置よりも内側に位置するように、半導体素子20aのパッケージ21aの側縁に設けられる。
熱変形の発生原理と、パッケージ補強部材22a、22bによる反りの抑制と、ボール電極の応力低減については、実施例1と同様であるから説明は省略する。
なお、実施例1、2では、回路基板表裏に実装された2つの半導体素子の形状が、概略同一形状のもので説明したが、異形状であっても構わない。
10a、10b、20a、20b 半導体素子
11a、11b、21a、21b パッケージ
12a、12b、22a、22b パッケージ補強部材
13a、13b、23a、23b ICチップ
16a、16b、26a、26b 電極部
100 回路基板
11a、11b、21a、21b パッケージ
12a、12b、22a、22b パッケージ補強部材
13a、13b、23a、23b ICチップ
16a、16b、26a、26b 電極部
100 回路基板
Claims (5)
- 両面実装型の回路基板と、前記回路基板の両面にそれぞれ電気接続部を介して実装された少なくとも一対の半導体素子と、各半導体素子のパッケージの外縁に一体的に配設されたパッケージ補強部材と、を有し、前記パッケージ補強部材が、前記回路基板を挟んで反対側に実装された半導体素子の前記電気接続部に対向するように配設されていることを特徴とする半導体装置。
- 各半導体素子の前記パッケージ補強部材は、前記パッケージの側面と前記回路基板の表面に結合されていることを特徴とする請求項1記載の半導体装置。
- 各半導体素子の前記パッケージ補強部材は、前記パッケージと一体成形されていることを特徴とする請求項1または2記載の半導体装置。
- 各半導体素子の前記パッケージ補強部材は、前記パッケージとは別部材であることを特徴とする請求項1または2記載の半導体装置。
- 各半導体素子の前記パッケージ補強部材は、前記パッケージの外縁に沿って棒状またはL字型に延在することを特徴とする請求項1ないし4いずれか1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187553A JP2007012645A (ja) | 2005-06-28 | 2005-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005187553A JP2007012645A (ja) | 2005-06-28 | 2005-06-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012645A true JP2007012645A (ja) | 2007-01-18 |
Family
ID=37750801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005187553A Pending JP2007012645A (ja) | 2005-06-28 | 2005-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012645A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016398A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント配線板構造、電子部品の実装方法および電子機器 |
JP2009170617A (ja) * | 2008-01-16 | 2009-07-30 | Panasonic Corp | 半導体装置 |
-
2005
- 2005-06-28 JP JP2005187553A patent/JP2007012645A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016398A (ja) * | 2007-06-29 | 2009-01-22 | Toshiba Corp | プリント配線板構造、電子部品の実装方法および電子機器 |
US8120157B2 (en) | 2007-06-29 | 2012-02-21 | Kabushiki Kaisha Toshiba | Printed wiring board structure, electronic component mounting method and electronic apparatus |
JP2009170617A (ja) * | 2008-01-16 | 2009-07-30 | Panasonic Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005197491A (ja) | 半導体装置 | |
JP2007165420A (ja) | 半導体装置 | |
JP5947165B2 (ja) | 電子装置 | |
JP4738996B2 (ja) | 半導体装置 | |
CN110199579B (zh) | 电子模块以及电子模块的制造方法 | |
JP5098301B2 (ja) | 電力用半導体装置 | |
US20070178627A1 (en) | Flip-chip semiconductor device and method for fabricating the same | |
KR20150047168A (ko) | 반도체 패키지 | |
JP5255009B2 (ja) | 半導体装置 | |
TWI489607B (zh) | 封裝結構 | |
US8018048B2 (en) | Semiconductor device | |
JP2007012645A (ja) | 半導体装置 | |
KR101352814B1 (ko) | 멀티 칩 스택 패키지 | |
JP4557757B2 (ja) | 半導体装置 | |
KR100780691B1 (ko) | 폴딩 칩 플래나 스택 패키지 | |
JP5273265B2 (ja) | 電力用半導体装置 | |
KR100619469B1 (ko) | 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지 | |
JP5851906B2 (ja) | 半導体装置およびその製造方法 | |
JP4976767B2 (ja) | 積層形半導体装置 | |
JP5078631B2 (ja) | 半導体装置 | |
TWI466262B (zh) | 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造 | |
JP2006128441A (ja) | 半導体装置 | |
JPH01296653A (ja) | 樹脂封止形半導体装置 | |
JP2015032697A (ja) | 電子回路モジュール、及び電子回路モジュール用基板 | |
JP2010190873A (ja) | 物理量検出装置 |