JP2005269512A - Ｐｌｌ回路並びにそれを備えたチューナ及び受信装置 - Google Patents

Abstract

【課題】 搭載されるチューナの受信信号の変調方式にかかわらず前記チューナのフェーズジッタ特性を良好にすることができるＰＬＬ回路を提供する。
【解決手段】 ＰＬＬ回路は、制御電圧に応じた周波数の発振信号を出力するＶＣＯ４と、位相比較器２ａと、位相比較器２ａの出力信号を平滑化して前記制御電圧を生成するループフィルタ３ａとを備える。位相比較器２ａは、入力端子１に入力される所定周波数の基準信号と前記発振信号に基づく信号との位相差に応じた信号を生成する位相比較回路７と、位相比較回路７から出力される信号に基づいてチャージポンプ電流をループフィルタ３ａに出力し且つ前記チャージポンプ電流の電流値が可変するチャージポンプ回路８とを有する。また、ループフィルタ３ａは前記チャージポンプ電流に応じてカットオフ周波数が可変するフィルタである。
【選択図】 図１

Description

本発明は、ＰＬＬ回路に関する。

テレビジョン受信機用チューナで用いられる一般的なＰＬＬ回路の回路ブロック図を図９に示す。図９のＰＬＬ回路は、入力端子１と、位相比較器２と、ループフィルタ３と、電圧制御発振器（以下、ＶＣＯともいう）４とによって構成される。

位相比較器２は、入力端子１に入力される所定周波数の基準信号とＶＣＯ４の発振信号との位相差に応じた位相差信号を生成する。ループフィルタ３は、位相比較器２から出力される位相差信号を平滑化してＶＣＯ４に出力する。ＶＣＯ４は、ループフィルタ３から出力される信号に応じた周波数の発振信号を出力する。

テレビジョン受信機用チューナから出力される信号（例えば、中間周波信号）のフェーズジッタ特性は、テレビジョン受信機用チューナで用いられるＰＬＬ回路のループフィルタ帯域幅に大きく依存する。

図１０は、テレビジョン受信機用チューナのフェーズジッタ特性を示している。図１０中のフェーズジッタ特性曲線５は、テレビジョン受信機用チューナで用いられるＰＬＬ回路のループフィルタ帯域が広い場合のフェーズジッタ特性曲線を示しており、図１０中のフェーズジッタ特性曲線６は、テレビジョン受信機用チューナで用いられるＰＬＬ回路のループフィルタ帯域が狭い場合のフェーズジッタ特性曲線を示している。また、図１０中のｆがテレビジョン受信機用チューナのキャリア信号の中心周波数になるように、ＰＬＬ回路の出力信号周波数が調整されている。

図１０から分かるように、テレビジョン受信機用チューナで用いられるＰＬＬ回路のループフィルタ帯域を広くすると、中心周波数ｆ近傍のフェーズジッタは良くなるが、中心周波数ｆから離れた周波数領域では逆にフェーズジッタは悪くなり全体的にノイズフロアが上昇してしまう。

このため、通常はテレビジョン受信機用チューナの信号出力部でＰＬＬ回路のループフィルタ帯域を狭くしてノイズフロアの低減を図っている。しかし、テレビジョン受信機用チューナがＯＦＤＭ変調方式の受信信号を受信する場合、受信帯域内に約１ｋＨｚ間隔でキャリア信号が存在するため、テレビジョン受信機用チューナで用いられるＰＬＬ回路のループフィルタの帯域を広く取って１ｋＨｚオフセット付近のフェーズジッタを良好にする必要がある。
特開平９−９３１２５号公報（第１頁）

ところで、わが国におけるＣＡＴＶの地上波デジタル放送再送信の伝送方式は、地上波デジタル放送の変調方式(ＯＦＤＭ変調方式)をそのままケーブルを介して送信する『パススルー方式』と、変調方式をケーブルテレビに適したＱＡＭ変調方式に変換して送信する『トランスモジュレーション方式』の2種類がある。これに対応するために、ＣＡＴＶの地上波デジタル放送再送信を受信するチューナとして、キャリア信号の中心周波数近傍のフェーズジッタ特性が良好であるチューナ（パススルー方式に適したチューナ）と、キャリア信号の中心周波数から離れた周波数領域のフェーズジッタ特性が良好であるチューナ（トランスモジュレーション方式に適したチューナ）の2種類が必要であり、煩わしかった。

なお、特許文献１に開示されているＰＬＬシンセサイザ回路は、チャージポンプ電流を調整することでロックタイム及びノイズ特性の変動を抑制しているが、ループフィルタ帯域が固定であるため、フェーズジッタ特性も固定されていた。

本発明は、上記の問題点に鑑み、搭載されるチューナの受信信号の変調方式にかかわらず前記チューナのフェーズジッタ特性を良好にすることができるＰＬＬ回路並びにそれを備えたチューナ及び受信装置を提供することを目的とする。

上記目的を達成するために本発明に係るＰＬＬ回路は、電圧制御端子に印加される電圧に応じた周波数の発振信号を出力する電圧制御発振器と、外部から入力される所定周波数の基準信号と前記発振信号に基づく信号との位相差に応じた位相差信号を生成する位相比較器と、前記位相比較器から出力される位相差信号を平滑化して前記電圧制御端子に出力するループフィルタとを備え、前記ループフィルタのフィルタ帯域が可変するようにしている。

かかるＰＬＬ回路は、前記ループフィルタのフィルタ帯域が可変するので、例えば、搭載されるチューナの受信信号がＯＦＤＭ変調方式である場合には前記ループフィルタのフィルタ帯域を広くし、搭載されるチューナの受信信号がＱＡＭ変調方式である場合には前記ループフィルタのフィルタ帯域を狭くすることで、搭載されるチューナの受信信号がＯＦＤＭ変調方式であってもＱＡＭ変調方式であっても前記チューナのフェーズジッタ特性を良好にすることができる。なお、搭載されるチューナの受信信号がＱＡＭ変調方式である場合における前記ループフィルタのフィルタ帯域は、搭載されるチューナの受信信号がＯＦＤＭ変調方式である場合における前記ループフィルタのフィルタ帯域の１／６以下にすることが望ましい。このように搭載されるチューナの受信信号が変調方式毎に前記ループフィルタのフィルタ帯域を設定することで、搭載されるチューナの受信信号の変調方式にかかわらず前記チューナのフェーズジッタ特性を良好にすることができる。

また、前記ループフィルタのフィルタ帯域が可変するように、前記位相比較器が、外部から入力される所定周波数の基準信号と前記発振信号に基づく信号との位相差に応じた信号を生成する位相比較回路と、前記位相比較回路から出力される信号に基づいてチャージポンプ電流を出力し且つ前記チャージポンプ電流の電流値が可変するチャージポンプ回路とを有するようにし、前記ループフィルタを前記チャージポンプ電流に応じてカットオフ周波数が可変するフィルタにしてもよい。

また、前記ループフィルタのフィルタ帯域が可変するように、前記ループフィルタが、スイッチと前記スイッチに接続される複数の抵抗を具備し前記スイッチの選択によりインピーダンスが切り替わる回路と、可変抵抗と、可変容量と、スイッチと前記スイッチに接続される複数の容量を具備し前記スイッチの選択によりインピーダンスが切り替わる回路のうち少なくとも一つを備えるようにしてもよい。

また、前記ループフィルタのフィルタ帯域が可変するように、前記ループフィルタが、第１フィルタ部と、前記第１フィルタ部よりフィルタ帯域が狭い第２フィルタ部と、前記第１フィルタ部か前記第２フィルタ部のいずれか一方を選択するスイッチとを備えるようにしてもよい。

また、前記ループフィルタのフィルタ帯域が可変するように、前記ループフィルタが、第１フィルタ部と、前記第１フィルタ部よりフィルタ帯域が狭い第２フィルタ部と、前記ループフィルタの入力信号が前記第１フィルタ部及び前記第２フィルタ部によって帯域制限されて前記ループフィルタから出力されるか前記第１フィルタ部のみによって帯域制限されて前記ループフィルタから出力されるかのいずれか一方を選択するスイッチとを備えるようにしてもよい。

また、本発明に係るチューナは、上記いずれかのＰＬＬ回路を備える構成とし、本発明に係る受信装置は上記チューナを備える構成とする。

本発明に係るチューナは、上記いずれかのＰＬＬ回路を備えるので、受信信号の変調方式にかかわらずフェーズジッタ特性を良好にすることができる。また、本発明に係る受信装置は、上記チューナを備えるので、受信信号の変調方式にかかわらず受信特性（例えば、ＢＥＲ（ビット・エラー・レート））を良好にすることができる。

本発明によると、搭載されるチューナの受信信号の変調方式にかかわらず前記チューナのフェーズジッタ特性を良好にすることができるＰＬＬ回路並びにそれを備えたチューナ及び受信装置を実現することができる。

本発明の一実施形態について図面を参照して以下に説明する。まず、本発明の第一実施形態について説明する。本発明の第一実施形態に係るＰＬＬ回路の構成を図１に示す。なお、図１において図９と同一の部分には同一の符号を付し詳細な説明を省略する。

図１のＰＬＬ回路は、図９のＰＬＬ回路の位相比較器２、ループフィルタ３をそれぞれ位相比較器２ａ、ループフィルタ３ａに置き換えた構成である。

位相比較器２ａは、位相比較回路７とチャージポンプ回路８とから成る。分周回路（不図示）は、ＶＣＯ４の発振周波数をＮ等分する。位相比較回路７は、分周回路の出力信号の位相が入力端子１に入力される所定周波数の基準信号の位相より遅れている場合には正の信号を出力し、分周回路の出力信号の位相が入力端子１に入力される所定周波数の基準信号の位相より進んでいる場合には負の信号を出力する。チャージポンプ回路８は、位相比較回路７の出力が正の場合には正のチャージポンプ電流を出力し、位相比較回路７の出力が負の場合には負のチャージポンプ電流を出力する。このチャージポンプ電流が位相比較器２ａの位相差信号となる。また、位相比較器２ａは、数種類のチャージポンプ電流の設定値を持っており、位相比較器２ａ外部から制御信号を入力することで、チャージポンプ電流値の設定値を選択する。前記制御信号には、ＶＣＯ４の発振周波数、チャージポンプ電流、ステップ周波数などの設定値の情報が含まれている。受信信号の変調方式に応じて前記制御信号に含まれている情報の一つであるチャージポンプ電流の設定値を変えることで、受信信号の変調方式に応じてチャージポンプ回路８から出力されるチャージポンプ電流の値を変えることができる。また、受信信号の変調方式に応じて前記制御信号に含まれている情報の一つであるステップ周波数の設定値を変えることでも同様に、受信信号の変調方式に応じてチャージポンプ回路８から出力されるチャージポンプ電流の値を変えることができる。

ループフィルタ３ａは、容量Ｃ１〜Ｃ３と、抵抗Ｒ１及びＲ２と、トランジスタＱ１と、端子Ｔ１とから成るアクティブフィルタである。端子Ｔ１には固定の電圧がかかっている。トランジスタＱ１のベース電流は位相比較器２ａによって調整され、トランジスタＱ１のベース電流が大きくなれば、端子Ｔ１からトランジスタＱ１を通るコレクタ電流も大きくなり、抵抗Ｒ２による電圧降下が大きくなるので、ＶＣＯ４に印加される電圧は低くなる。また、ループフィルタ３ａのカットオフ周波数は、下記（１）式で表すことができる。なお、（１）式中のｆ_cはループフィルタ３ａのカットオフ周波数を示し、Ｋ_vはＶＣＯ４の制御感度[rad/VS]を示し、Ｉ_cpはチャージポンプ回路８から出力されるチャージポンプ電流[A]を示し、ω_nは自然各周波数[rad/S]を示し、εはダンピングファクタを示し、Ｃ₂は定数を示し、Ｎはトータル分周数を示している。

上記（１）式から分かるように、ループフィルタ３ａのカットオフ周波数は、チャージポンプ回路８から出力されるチャージポンプ電流に比例する。したがって、チャージポンプ電流を変えることで、ＰＬＬ回路のループフィルタ帯域を変えることができ、搭載されるチューナのフェーズジッタ特性を所望の特性にすることが可能である。例えば、搭載されるチューナの受信信号がＯＦＤＭ変調方式である場合にはループフィルタ３ａのフィルタ帯域を広くし、搭載されるチューナの受信信号がＱＡＭ変調方式である場合にはループフィルタ３ａのフィルタ帯域を狭くすることで、搭載されるチューナの受信信号がＯＦＤＭ変調方式であってもＱＡＭ変調方式であっても前記チューナのフェーズジッタ特性を良好にすることができる。なお、搭載されるチューナの受信信号がＱＡＭ変調方式である場合におけるチャージポンプ回路８から出力されるチャージポンプ電流は、搭載されるチューナの受信信号がＯＦＤＭ変調方式である場合におけるチャージポンプ回路８から出力されるチャージポンプ電流の１／６以下にすることが望ましい。

次に、本発明の第二〜四実施形態について説明する。本発明の第二〜四実施形態では、ＰＬＬ回路のループフィルタにアクティブフィルタを用いている。本発明の第二実施形態に係るＰＬＬ回路の構成を図２（ａ）に示し、本発明の第三実施形態に係るＰＬＬ回路の構成を図２（ｂ）に示し、本発明の第四実施形態に係るＰＬＬ回路の構成を図２（ｃ）に示す。なお、図２において図９と同一の部分には同一の符号を付し詳細な説明を省略する。

図２（ａ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｂに置き換えた構成である。ループフィルタ３ｂは、スイッチ９と、抵抗Ｒ３及びＲ４と、オペアンプ１０と、容量Ｃ４とから成る。抵抗Ｒ３の抵抗値をＲ₃、抵抗Ｒ４の抵抗値をＲ₄、容量Ｃ４の静電容量値をＣ₄とすると、スイッチ９が抵抗Ｒ３を選択している場合にはループフィルタ３ｂのオフセット周波数は１／（２π・Ｃ₄・Ｒ₃）となり、スイッチ９が抵抗Ｒ４を選択している場合にはループフィルタ３ｂのオフセット周波数は１／（２π・Ｃ₄・Ｒ₄）となる。したがって、スイッチ９の切り替えによって、オフセット周波数を切り替えることができ、ループフィルタ３ｂのフィルタ帯域が可変する。

図２（ｂ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｃに置き換えた構成である。ループフィルタ３ｃは、可変抵抗Ｒ５と、オペアンプ１０と、容量Ｃ５とから成る。可変抵抗Ｒ５の抵抗値をＲ₅、容量Ｃ５の静電容量値をＣ₅とすると、ループフィルタ３ｃのオフセット周波数は１／（２π・Ｃ₅・Ｒ₅）となる。したがって、可変抵抗Ｒ５の抵抗値Ｒ₅を変更することによって、オフセット周波数を切り替えることができ、ループフィルタ３ｃのフィルタ帯域が可変する。

図２（ｃ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｄに置き換えた構成である。ループフィルタ３ｄは、抵抗Ｒ６と、オペアンプ１０と、可変容量Ｃ６とから成る。抵抗Ｒ６の抵抗値をＲ₆、可変容量Ｃ６の静電容量値をＣ₆とすると、ループフィルタ３ｄのオフセット周波数は１／（２π・Ｃ₆・Ｒ₆）となる。したがって、可変容量Ｃ６の静電容量値Ｃ₆を変更することによって、オフセット周波数を切り替えることができ、ループフィルタ３ｄのフィルタ帯域が可変する。

次に、本発明の第五〜七実施形態について説明する。本発明の第五〜七実施形態では、ＰＬＬ回路のループフィルタにラグフィルタを用いている。本発明の第五実施形態に係るＰＬＬ回路の構成を図３（ａ）に示し、本発明の第六実施形態に係るＰＬＬ回路の構成を図３（ｂ）に示し、本発明の第七実施形態に係るＰＬＬ回路の構成を図３（ｃ）に示す。なお、図３において図９と同一の部分には同一の符号を付し詳細な説明を省略する。

図３（ａ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｅに置き換えた構成である。ループフィルタ３ｅは、スイッチ１１と、抵抗Ｒ７及びＲ８と、容量Ｃ７とから成る。抵抗Ｒ７の抵抗値をＲ₇、抵抗Ｒ８の抵抗値をＲ₈、容量Ｃ７の静電容量値をＣ₇とすると、スイッチ１１が抵抗Ｒ７を選択している場合にはループフィルタ３ｅのオフセット周波数は１／（２π・Ｃ₇・Ｒ₇）となり、スイッチ１１が抵抗Ｒ８を選択している場合にはループフィルタ３ｅのオフセット周波数は１／（２π・Ｃ₇・Ｒ₈）となる。したがって、スイッチ１１の切り替えによって、オフセット周波数を切り替えることができ、ループフィルタ３ｅのフィルタ帯域が可変する。

図３（ｂ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｆに置き換えた構成である。ループフィルタ３ｆは、可変抵抗Ｒ９と、容量Ｃ８とから成る。可変抵抗Ｒ９の抵抗値をＲ₉、容量Ｃ８の静電容量値をＣ₈とすると、ループフィルタ３ｆのオフセット周波数は１／（２π・Ｃ₈・Ｒ₉）となる。したがって、可変抵抗Ｒ９の抵抗値Ｒ₉を変更することによって、オフセット周波数を切り替えることができ、ループフィルタ３ｆのフィルタ帯域が可変する。。

図３（ｃ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｇに置き換えた構成である。ループフィルタ３ｇは、抵抗Ｒ１０と、可変容量Ｃ９とから成る。抵抗Ｒ１０の抵抗値をＲ₁₀、可変容量Ｃ９の静電容量値をＣ₉とすると、ループフィルタ３ｇのオフセット周波数は１／（２π・Ｃ₉・Ｒ₁₀）となる。したがって、可変容量Ｃ９の静電容量値Ｃ₉を変更することによって、オフセット周波数を切り替えることができ、ループフィルタ３ｇのフィルタ帯域が可変する。

次に、本発明の第八〜十実施形態について説明する。本発明の第八〜十実施形態では、ＰＬＬ回路のループフィルタにラグリードフィルタを用いている。本発明の第八実施形態に係るＰＬＬ回路の構成を図４（ａ）に示し、本発明の第九実施形態に係るＰＬＬ回路の構成を図４（ｂ）に示し、本発明の第十実施形態に係るＰＬＬ回路の構成を図４（ｃ）に示す。なお、図４において図９と同一の部分には同一の符号を付し詳細な説明を省略する。

図４（ａ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｈに置き換えた構成である。ループフィルタ３ｈは、スイッチ１２と、抵抗Ｒ１１、Ｒ１２及びＲ１３と、容量Ｃ１０とから成る。抵抗Ｒ１１の抵抗値をＲ₁₁、抵抗Ｒ１２の抵抗値をＲ₁₂、抵抗Ｒ１３の抵抗値をＲ₁₃、容量Ｃ１０の静電容量値をＣ₁₀とすると、スイッチ１２が抵抗Ｒ１１を選択している場合にはループフィルタ３ｈのオフセット周波数は１／｛２π・Ｃ₁₀・（Ｒ₁₁＋Ｒ₁₃）｝となり、スイッチ１２が抵抗Ｒ１２を選択している場合にはループフィルタ３ｅのオフセット周波数は１／｛２π・Ｃ₁₀・（Ｒ₁₂＋Ｒ₁₃）｝となる。したがって、スイッチ１２の切り替えによって、オフセット周波数を切り替えることができ、ループフィルタ３ｈのフィルタ帯域が可変する。

図４（ｂ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｉに置き換えた構成である。ループフィルタ３ｉは、可変抵抗Ｒ１４及びＲ１５と、容量Ｃ１１とから成る。可変抵抗Ｒ１４の抵抗値をＲ₁₄、可変抵抗Ｒ１５の抵抗値をＲ₁₅、容量Ｃ１１の静電容量値をＣ₁₁とすると、ループフィルタ３ｉのオフセット周波数は１／｛２π・Ｃ₁₁・（Ｒ₁₄＋Ｒ₁₅）｝となる。したがって、可変抵抗Ｒ９の抵抗値Ｒ₉と可変抵抗Ｒ９の抵抗値Ｒ₉の少なくとも一方を変更することによって、オフセット周波数を切り替えることができ、ループフィルタ３ｉのフィルタ帯域が可変する。なお、可変抵抗Ｒ１４及びＲ１５のいずれか一方を抵抗値が固定されている抵抗に置換しても構わない。

図４（ｃ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｊに置き換えた構成である。ループフィルタ３ｊは、抵抗Ｒ１６及びＲ１７と、可変容量Ｃ１２とから成る。抵抗Ｒ１６の抵抗値をＲ₁₆、抵抗Ｒ１７の抵抗値をＲ₁₇、可変容量Ｃ１２の静電容量値をＣ₁₂とすると、ループフィルタ３ｊのオフセット周波数は１／｛２π・Ｃ₁₂・（Ｒ₁₆＋Ｒ₁₇）｝となる。したがって、可変容量Ｃ１２の静電容量値Ｃ₁₂を変更することによって、オフセット周波数を切り替えることができ、ループフィルタ３ｊのフィルタ帯域が可変する。

なお、可変容量は可変容量ダイオードを用いた構成にしても構わない。例えば、図３（ｃ）中のループフィルタ３ｇは、可変容量ダイオードを用いた場合図５に示すようになる。なお、図５において図３（ｃ）と同一の部分には同一の符号を付す。図５のループフィルタに設けられている容量Ｃ１３と可変容量ダイオードＤ１の直列回路が図３（ｃ）中のループフィルタ３ｇに設けられている可変容量Ｃ９に該当する。可変容量ダイオードＤ１の容量値は、容量Ｃ１３と可変容量ダイオードＤ１の接続ノードに印加される電圧に応じて可変する。

また、第二実施形態、第五実施形態、第六実施形態ではスイッチによって抵抗が選択されているが、静電容量値が異なる容量を複数設けスイッチが抵抗ではなく容量を選択する形態にしても構わない。

また、図９のＰＬＬ回路のループフィルタ３を、上記ループフィルタ３ｂ〜３ｇのうち少なくとも２つを組み合わせた多段フィルタ（例えば、図６に示すループフィルタ３ｂとループフィルタ３ｈを組み合わせた２段のフィルタ）に置き換えても本発明に係るＰＬＬ回路を実現することができる。

次に、本発明の第十一〜十二実施形態について説明する。本発明の第十一〜十二実施形態では、ＰＬＬ回路のループフィルタに２つのフィルタ部を有するフィルタを用いている。本発明の第十一実施形態に係るＰＬＬ回路の構成を図７（ａ）に示し、本発明の第十二実施形態に係るＰＬＬ回路の構成を図７（ｂ）に示す。なお、図７において図９と同一の部分には同一の符号を付し詳細な説明を省略する。

図７（ａ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｋに置き換えた構成である。ループフィルタ３ｋは、スイッチ１３と、抵抗Ｒ１８及び容量Ｃ１４から成るラグフィルタと、抵抗Ｒ１９及び容量Ｃ１５から成るラグフィルタとから成る。抵抗Ｒ１８の抵抗値をＲ₁₈、容量Ｃ１４の静電容量値をＣ₁₄、抵抗Ｒ１９の抵抗値をＲ₁₉、容量Ｃ１５の静電容量値をＣ₁₅とすると、スイッチ１３が抵抗Ｒ１８及び容量Ｃ１４から成るラグフィルタを選択している場合にはループフィルタ３ｋのオフセット周波数は１／（２π・Ｃ₁₄・Ｒ₁₈）となり、スイッチ１３が抵抗Ｒ１９及び容量Ｃ１５から成るラグフィルタを選択している場合にはループフィルタ３ｋのオフセット周波数は１／（２π・Ｃ₁₅・Ｒ₁₉）となる。したがって、スイッチ１３の切り替えによって、オフセット周波数を切り替えることができ、ループフィルタ３ｋのフィルタ帯域が可変する。

図７（ｂ）のＰＬＬ回路は、図９のＰＬＬ回路のループフィルタ３をループフィルタ３ｌに置き換えた構成である。ループフィルタ３ｌは、抵抗Ｒ２０及び容量Ｃ１６から成るラグフィルタと、スイッチ１４と、抵抗Ｒ２１及び容量Ｃ１７から成るラグフィルタとから成る。なお、抵抗Ｒ２１及び容量Ｃ１７から成るラグフィルタは抵抗Ｒ２０及び容量Ｃ１６から成るラグフィルタよりもフィルタ帯域が狭いフィルタとする。抵抗Ｒ２０の抵抗値をＲ₂₀、容量Ｃ１６の静電容量値をＣ₁₆、抵抗Ｒ２１の抵抗値をＲ₂₁、容量Ｃ１７の静電容量値をＣ₁₇とすると、スイッチ１４が抵抗Ｒ２１及び容量Ｃ１７から成るラグフィルタの入力端を選択している場合には、ループフィルタ３ｌの入力信号が抵抗Ｒ２０及び容量Ｃ１６から成るラグフィルタと抵抗Ｒ２１及び容量Ｃ１７から成るラグフィルタによって帯域制限されてループフィルタ３ｌから出力されるので、ループフィルタ３ｌのオフセット周波数は１／（２π・Ｃ₁₇・Ｒ₂₁）となってフィルタ帯域が狭くなり、スイッチ１４が抵抗Ｒ２１及び容量Ｃ１７から成るラグフィルタの出力端を選択している場合には、ループフィルタ３ｌの入力信号が抵抗Ｒ２０及び容量Ｃ１６から成るラグフィルタのみによって帯域制限されてループフィルタ３ｌから出力されるので、ループフィルタ３ｌのオフセット周波数は１／（２π・Ｃ₁₆・Ｒ₂₀）となってフィルタ帯域が広くなる。したがって、スイッチ１４の切り替えによって、オフセット周波数を切り替えることができ、ループフィルタ３ｌのフィルタ帯域が可変する。

上記第二〜十二実施形態では、ＰＬＬ回路のループフィルタ帯域を変えて、ＰＬＬ回路が搭載されるチューナのフェーズジッタ特性を所望の特性にすることが可能である。例えば、搭載されるチューナの受信信号がＯＦＤＭ変調方式である場合にはループフィルタのフィルタ帯域を広くし、搭載されるチューナの受信信号がＱＡＭ変調方式である場合にはループフィルタのフィルタ帯域を狭くすることで、搭載されるチューナの受信信号がＯＦＤＭ変調方式であってもＱＡＭ変調方式であっても前記チューナのフェーズジッタ特性を良好にすることができる。なお、搭載されるチューナの受信信号がＱＡＭ変調方式である場合におけるループフィルタのフィルタ帯域は、搭載されるチューナの受信信号がＯＦＤＭ変調方式である場合におけるループフィルタのフィルタ帯域の１／６以下にすることが望ましい。

次に、本発明に係る受信装置について説明する。本発明に係る受信装置の一構成例を図８に示す。図８の受信装置は、ＣＡＴＶの地上波デジタル放送再送信を受信する受信装置であって、ＲＦ入力端子１５と、ＲＦ増幅器１６と、ＲＦ減衰器１７と、ミキサ１８と、水晶発振器１９と、ＰＬＬ回路２０と、可変利得増幅器２１と、ミキサ２２と、局部発振器２３と、復調部２４とを備えている。

ＣＡＴＶの地上波デジタル放送再送信のＲＦ信号がケーブル（図示せず）を介してＲＦ入力端子１５に入力される。

ＲＦ入力端子１５に入力されたＲＦ信号は、ＲＦ増幅器１６で増幅され、ＲＦ減衰器１７でレベル調整され、ミキサ１８に送出される。

ＲＦ減衰器１７から出力されるＲＦ信号は、ミキサ１８によってＰＬＬ回路２０から出力される発振信号と混合され、第１中間周波信号に変換され、可変利得増幅器２１によってレベル調整されたのちミキサ２２に送出される。なお、ＲＦ減衰器１７及び可変利得増幅器２１は、復調部２４から供給されるＡＧＣ制御電圧に応じて利得が変化する。また、ＰＬＬ回路２０は、図１に示すＰＬＬ回路と同一構成であり、水晶発振器１９から出力される基準信号を入力する。

可変利得増幅器２１から出力される第１中間周波信号は、ミキサ２２によって局部発振器２３から出力される局部発振信号と混合され、第２中間周波信号に変換され、復調部２４に送出される。復調部２４は、第２中間周波信号を復調するともに、第２中間周波信号に基づいてＡＧＣ制御電圧を生成する。

図８の受信装置は、図１に示すＰＬＬ回路と同一構成のＰＬＬ回路を備えているので、ＲＦ入力端子１５と、ＲＦ増幅器１６と、ＲＦ減衰器１７と、ミキサ１８と、水晶発振器１９と、ＰＬＬ回路２０と、可変利得増幅器２１と、ミキサ２２と、局部発振器２３とによって構成されるチューナ部のフェーズジッタ特性をＲＦ信号の変調方式にかかわらず良好にすることができる。これにより、ＲＦ信号の変調方式にかかわらず受信特性（例えば、ＢＥＲ（ビット・エラー・レート））を良好にすることができる。

なお、上述した実施形態ではＰＬＬ回路を搭載するチューナの受信信号がＯＦＤＭ変調方式である場合とＱＡＭ変調方式である場合について説明したが、他の変調方式の受信信号であっても構わない。

また、本発明に係るＰＬＬ回路において、電圧制御発振器と位相比較器との間に分周器を設けても構わない。

は、本発明の第一実施形態に係るＰＬＬ回路の構成を示す図である。 は、本発明の第二〜四実施形態に係るＰＬＬ回路の構成を示す図である。 は、本発明の第五〜七実施形態に係るＰＬＬ回路の構成を示す図である。 は、本発明の第八〜十実施形態に係るＰＬＬ回路の構成を示す図である。 は、可変容量ダイオードを用いたループフィルタの一構成例を示す図である。 は、多段フィルタの一構成例を示す図である。 は、本発明の第十一〜十二実施形態に係るＰＬＬ回路の構成を示す図である。 は、本発明に係る受信装置の一構成例を示す図である。 は、一般的なＰＬＬ回路の回路ブロック図である。 は、テレビジョン受信機用チューナのフェーズジッタ特性を示す図である。

符号の説明

１ 入力端子
２ 位相比較器
３、３ａ〜３ｌ ループフィルタ
４ 電圧制御発振器（ＶＣＯ）
７ 位相比較回路
８ チャージポンプ回路
９、１１〜１４ スイッチ
１０ オペアンプ
２０ ＰＬＬ回路

Claims (7)

1. 電圧制御端子に印加される電圧に応じた周波数の発振信号を出力する電圧制御発振器と、外部から入力される所定周波数の基準信号と前記発振信号に基づく信号との位相差に応じた位相差信号を生成する位相比較器と、前記位相比較器から出力される位相差信号を平滑化して前記電圧制御端子に出力するループフィルタとを備えたＰＬＬ回路において、
   前記ループフィルタのフィルタ帯域が可変することを特徴とするＰＬＬ回路。
2. 前記位相比較器が、外部から入力される所定周波数の基準信号と前記発振信号に基づく信号との位相差に応じた信号を生成する位相比較回路と、前記位相比較回路から出力される信号に基づいてチャージポンプ電流を出力し且つ前記チャージポンプ電流の電流値が可変するチャージポンプ回路とを有し、
   前記ループフィルタが前記チャージポンプ電流に応じてカットオフ周波数が可変するフィルタである請求項１に記載のＰＬＬ回路。
3. 前記ループフィルタが、スイッチと前記スイッチに接続される複数の抵抗を具備し前記スイッチの選択によりインピーダンスが切り替わる回路と、可変抵抗と、可変容量と、スイッチと前記スイッチに接続される複数の容量を具備し前記スイッチの選択によりインピーダンスが切り替わる回路のうち少なくとも一つを備える請求項１に記載のＰＬＬ回路。
4. 前記ループフィルタが、第１フィルタ部と、前記第１フィルタ部よりフィルタ帯域が狭い第２フィルタ部と、前記第１フィルタ部か前記第２フィルタ部のいずれか一方を選択するスイッチとを備える請求項１に記載のＰＬＬ回路。
5. 前記ループフィルタが、第１フィルタ部と、前記第１フィルタ部よりフィルタ帯域が狭い第２フィルタ部と、前記ループフィルタの入力信号が前記第１フィルタ部及び前記第２フィルタ部によって帯域制限されて前記ループフィルタから出力されるか前記第１フィルタ部のみによって帯域制限されて前記ループフィルタから出力されるかのいずれか一方を選択するスイッチとを備える請求項１に記載のＰＬＬ回路。
6. 請求項１〜５のいずれかに記載のＰＬＬ回路を備えることを特徴とするチューナ。
7. 請求項６に記載のチューナを備えることを特徴とする受信装置。

Images