JP2005268762A - 多層回路配線板及びこの配線板を用いた実装基板 - Google Patents

Abstract

【課題】
半導体素子を多層回路配線板に電気的接合するために行うハンダリフロー過程の電気的接合の温度変化に対しても、信頼性を保証することができる多層回路配線板及びこの多層回路配線板を用いた実装基板を提供することを目的とする。
【解決手段】
基板上に、スティフナーを、スティフナーの接着領域に、接着部と空隙部を設けた構成とし、接着領域の面積より少ない面積の接着部を介して固定した多層回路配線とすることにより解決した。
【選択図】図１

Description

本発明は、半導体素子を多層回路配線板に接合するために行うハンダリフロー過程の信
頼性を保証することが可能な多層回路配線板及びこの配線板を用いた実装基板に関する。

半導体装置用の大規模集積回路（ＬＳＩ）等の半導体素子には、近年、その動作速度が
クロック周波数で１ＧＨｚに達するものが出現している。このような高速度の半導体素子
では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることも
ある。
このような多端子数の半導体素子をプリント配線板に実装するために、半導体素子とプリント配線板の基板との間には、インターポーザと呼ばれる多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。
前記多層回路配線板（以下インターポーザと記す）では、高密度に配置した半導体素子の端子との接合に対応するため、非常に薄い配線層等の層構造と、微細なライン・アンド・スペースを有する回路配線パターンを持つ特徴がある。
現在広く実用化されているインターポーザとしては、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等が挙げられる。最近では、更なる高密度実装への対応、又は高速度の動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどの基板に銅箔等からなる配線パターンを形成した導体層を積層してインターポーザ全体の基板厚を薄くすると共に、導体層間の接続長を短くすることにより高周波数に対応させたものも開発されてきている。
インターポーザへの半導体素子の搭載は、ハンダリフロー過程の処理プロセスにより行う。この製造プロセスでは、インターポーザと半導体素子との位置合わせの後、全体の雰囲気温度を２６０℃近辺まで昇温して、ハンダバンプを高温で融解し、インターポーザと半導体素子の各々ハンダバンプの所定箇所間を接合し、常温に戻す。温度低下と共に、ハンダバンプは固化してハンダバンプ接合は固定される。
このハンダリフロー過程の処理プロセスでは、インターポーザは薄く撓み易いので半導体素子搭載箇所を取り囲む形状のスティフナーと呼ばれる金属板に接着して操作する。

以下に、従来のスティフナーの固定した多層回路配線板について説明する。
図８（ａ）は、スティフナー（２）と、接着部（３）と、インターポーザ（１）を分離して示した斜視図である。
前記スティフナー（２）は、金属等により作製し、窓枠状の中央部に開口部を設けた固定冶具である。
前記接着部（３）は、接着領域（４）の全面に形成されている。
前記インターポーザ（１）は、中央部に半導体素子を搭載する領域（５）を設けた多層回路配線板である。
次に、図８（ｂ）は、スティフナーを接着したインターポーザの側断面図であり、インターポーザ（１）の片側に、前記接着部（３）を介して、スティフナー（２）を貼り合わせ固定する。
そして、図８（ｃ）は、ハンダリフロー過程の側断面図であり、インターポーザ（１）のハンダバンプ領域（１ａ）と、半導体素子（１０）のハンダバンプ領域（１０ａ）とを位置合わせ後、半導体素子（１０）を載置した状態の側断面図である。
次に、上記の状態でハンダリフロー過程に投入する。この加熱時、インターポーザの変形により、そのハンダバンプ領域（１ａ）上面と、半導体素子（１０）のハンダバンプ領域（１０ａ）の下面との距離が不安定となる場合がある。

一方、ポリイミド樹脂と銅は熱膨張係数がほぼ一致しており、ハンダリフロー工程での温度変化に対して変形が少ない。そのため、これまではインターポーザとしてポリイミド樹脂フィルムを使用し、スティフナーとして銅を用い、互いを接着していた。
しかしながら、半導体素子の端子は、高密集して配置され、端子上のハンダバンプも微小であるため、インターポーザの微小な変形による工程中の位置ズレが大きな問題であった。
ハンダリフロー過程の工程中の位置ズレの発生原因は次のように考えられる。熱膨張係数を揃えたポリイミド樹脂と銅であっても完全に熱膨張係数が一致することはなく、温度上昇に伴い膨張に差が発生する。
このためスティフナーに支持されたインターポーザは、平面状態を維持できなくなり、上面又は下面いずれかに膨れる（図８（ｃ）参照）。
半導体素子を搭載する領域は、スティフナーに囲まれた領域であるから、半導体素子側に膨れる場合には、インターポーザと半導体素子との間隙が狭まり、高温で融解したハンダバンプがつぶれるか、半導体素子から離れる場合には、インターポーザと半導体素子との間隙が拡がり、ハンダバンプによる接合が形成されない。
このようなインターポーザの反りは、インターポーザとスティフナーとの接着による拘束が強ければ強いほど大きくなる傾向がある。従来、このような拘束を緩和する試みには弾性微粒子等の添加による接着剤の力学的特性調節が行われている（例えば、特許文献１参照）。
しかしながら、この方法は半導体素子の厚み等によって接着層厚の上限が１００μｍ程度となることから、極めて限定されたものであり
問題となることがある。
特開２００１-３１９４３号公報

本発明は、以上の事情に鑑みて考えられたものであり、半導体素子を多層回路配線板に
電気的接合するために行うハンダリフロー過程の電気的接合の信頼性を保証することができる多層回路配線板及びこの配線板を用いた実装基板を提供することを目的とする。

請求項１に係る発明は、 基板上に、スティフナーを、スティフナーの接着領域の面積より少ない面積の接着部を介して固定したことを特徴とする多層回路配線板である。

請求項２に係る発明は、前記接着領域が、接着部と空隙部を設けた構成であることを特徴とする請求項１記載の多層回路配線板である。

請求項３に係る発明は、前記接着領域の接着部が、線形状、放射形状、または格子形状のいずれかの形状としたことを特徴とする請求項１または２記載の多層回路配線板である。

請求項４に係る発明は、前記接着領域の接着部が占める割合は、２０％〜３０％の範囲であることを特徴とする請求項１ないし３のいずれかに記載の多層回路配線板である。

請求項５に係る発明は、請求項１ないし４のいずれかに記載の多層回路配線板に、半導体素子を実装したことを特徴とする実装基板である。

請求項６に係る発明は、前記実装が、ハンダフロー過程により接合したことを特徴とする請求項５記載の実装基板である。

本発明は、多層回路配線板を上記の構成としたことにより、ハンダリフロー過程の電気的接合に際し、多層回路配線板と半導体素子間の間隙に配置したハンダバンプを融解、固化するために、加熱、冷却するハンダリフロー過程での温度変化に対して、スティフナーによって支持された多層回路配線板の変形を抑えることを可能とした。

上記構成の多層回路配線版は、接着部の面積比を変更することにより、ハンダリフロー過程における、インターポーザとスティフナーとの間の接着層による拘束を緩和し、インターポーザの平面の状態からの加熱による上下面はのズレ量を抑えることを可能とした。

図１（ａ）は、本発明の多層回路配線板の一例を示すもので、中央に半導体素子を接合する領域（５）、周辺に接着領域（４）を有するインターポーザ（１）の片面に、中央が開いているスティフナー（２）を、前記接着領域（４）を介して一体化した多層回路配線板である。
前記スティフナー（２）の形状は、厚み５００μｍ、一辺が、４０ｍｍの正方形、中央に２５ｍｍの正方形の穴が開いている。
また、インターポーザ（１）の形状は、厚み１５０μｍ、一辺４０ｍｍ、中央が半導体素子を接合する領域である。スティフナーとインターポーザとの間に接着部（３）がある。
図１（ｂ）は、スティフナー（２）と、接着部（３）と、インターポーザ（１）を分離して示した模式図である。
接着領域（４）に占める接着部の面積が２６．３％で形成され、領域の接着層のパターンは離散的に格子状配列をしている場合である。すなわち、前記接着部（３）は格子状の形状で形成した。インターポーザ（１）は、スティフナー（２）へ接着を介して張り合わせ後、１５０℃に加温し、加圧して硬化させ固定した。

なお、接着剤としてはポリオレフィン系樹脂を用い、フイルムに、固形分３ｇ／ｍ2塗布し、乾燥させシート状とした。接着領域以外の領域にレーザ光を照射し、加熱して硬化させ、付着力を低減した。スティフナーに押し付けて剥離し、スティフナー上に接着剤パターンを形成した。
本発明の多層回路配線板用スティフナーの固定状態を、実施例を、図面に基づいて更に詳細に説明する。

図１（ａ）は、本発明の効果（作用）を検証するために、本発明多層回路配線板用ステ
ィフナーの固定方法を用いてスティフナーを接着したインターポーザの模式図である。
スティフナー（２）の形状は、厚み５００μｍ、一辺が、４０ｍｍの正方形、中央に２５ｍｍの正方形の穴が開いている。
インターポーザ（１）の形状は、厚み１５０μｍ、一辺４０ｍｍ、中央が半導体素子を接合する領域である。スティフナーとインターポーザとの間に接着部（３）がある。
図１（ｂ）は、スティフナー（２）と、接着部（３）と、インターポーザ（１）を分離して示した模式図である。
接着領域（４）に占める接着部の面積が２６．３％で形成され、領域の接着層のパターンは離散的に格子状配列をしている場合である。すなわち、前記接着部（３）は格子状の形状で形成した。インターポーザ（１）は、スティフナー（２）へ接着を介して張り合わせ後、１５０℃に加温し、加圧して硬化させ固定した。

なお、接着剤としてはポリオレフィン系樹脂を用い、フイルムに、固形分３ｇ／ｍ2塗布し、乾燥させシート状とした。接着領域以外の領域にレーザ光を照射し、加熱して硬化させ、付着力を低減した。スティフナーに押し付けて剥離し、スティフナー上に接着剤パターンを形成すた。

図２は、実施例２の多層回路配線板用スティフナーの固定方法の説明図で、（ａ）は、接着部表面の平面図である。接着部のパターンが、窓枠状であり、スリット状枠の空隙層と枠状の接着層とを３回交互に配置した形状の接着部の環状接着領域（２３）である。
スティフナーと接着部との面積比は、１：０．８８４の場合である。インターポーザ（１）と、スティフナー（２）と、接着部（３）は実施例１と同じ材料で、同じ形状、同じ製法により作製した。以下図面では、接着領域（４）破線で、半導体を搭載する領域（５）は実線で示した。

図３は、実施例３の多層回路配線板用スティフナーの固定方法の説明図で、接着部表面
の平面図である。
接着層のパターンが、窓枠状であり、スリット状枠の空隙層と枠状の接着層とを５回交互に配置した形状の接着層の環状接着領域（３３）である。スティフナーと接着部との面積比は、１：０．６７７の場合である。
インターポーザ（１）と、スティフナー（２）と、接着部（３）は実施例１と同じ材料で、同じ形状、同じ製法により作製した。以下図面では、接着領域（４）破線で、半導体を搭載する領域（５）は実線で示した。

図４は、実施例４の多層回路配線板用スティフナーの固定方法の説明図で、接着部表面の平面図である。
接着部のパターンが、窓枠状であり、枠状の空隙層とスリット状枠の接着部とを４回交互に配置した形状の接着層の環状接着領域（４３）である。スティフナーと接着部との面積比は、１：０．２７５の場合である。
インターポーザ（１）と、スティフナー（２）と、接着部（３）は実施例１と同じ材料で、同じ形状、同じ製法により作製した。以下図面では、接着領域（４）破線で、半導体を搭載する領域（５）は実線で示した。

図５は、実施例５の多層回路配線板用スティフナーの固定方法の説明図で、接着部表面
の平面図である。
接着部のパターンが、窓枠状であり、図面左右側にライン状の空隙層とスリット状の接着部とを交互に配置し、図面上下側にライン状の空隙層とスリット状の接着部とを交互に配置した形状の接着部の放射状接着領域（５３）である。スティフナーと接着部との面積比は、１：０．２６３の場合である。
インターポーザ（１）と、スティフナー（２）と、接着部（３）は実施例１と同じ材料で、同じ形状、同じ製法により作製した。以下図面では、接着領域（４）破線で、半導体を搭載する領域（５）は実線で示した。

図６は、実施例６の多層回路配線板用スティフナーの固定方法の説明図で、接着層表面
の平面図である。
接着部のパターンが、窓枠状であり、格子状で、縁部の空隙層と開口部の接着部とを交互に配置した形状の接着部の格子状接着領域（６３）である。
スティフナーと接着部との面積比は、１：０．２４２の場合である。インターポーザ（１）と、スティフナー（２）と、接着部（３）は実施例１と同じ材料で、同じ形状、同じ製法により作製した。以下図面では、接着領域（４）破線で、半導体を搭載する領域（５）は実線で示した。

図７は、実施例７の従来の多層回路配線板用スティフナーの固定方法の説明図で、平面
図である。
接着部のパターンが、窓枠状であり、ベタ状で、空隙層が無い接着部（１３）みを配置した。
スティフナーと接着層との面積比は、１：１の場合である。インターポーザ（１）と、スティフナー（２）と、接着層（３）は実施例１と同じ材料で、同じ形状、同じ製法により作製した。以下図面では、半導体を搭載する領域は実線で示した。

上述した、実施例２、実施例３、実施例４、実施例５、実施例６、比較例１、の試料を
準備した。各実施例サンプルを計測器温調領域に位置させ、室温２５℃から２００℃まで変化させて室温からの反り量を測定した。その結果を表1に示す。
反り量の測定は、アクロメトリックス社製サーモレイ モデル ＰＳ８８＋を用いて行った。この装置は温調領域にガラス板が嵌め込まれ、外側から測定対象の形状変化（反り）を測定する。ガラス板には細線が一定間隔で書き込まれており、外側から光を照射すると物体表面に影が形成される。ガラス板上模様と影でモアレが出現する。温度昇降に伴うモアレの変化によって物体表面の形状変化を算出する。

なお、測定値は、得た上下動の最大値を示す。

表１に示すように、各接着領域の従来接着部に対する面積比と反り量であり、インター
ポーザの熱変形は接着部の面積比で決まり、面積比が同程度ならばパターンには依存しな
い。面積比が３０％以下であるような接着領域を用いることで従来の形状の接着領域に比
較してインターポーザの変形は大きく減少した。よって本発明によりインターポーザの変形を抑えることが可能であることが確認された。

本発明の多層回路配線板用スティフナーの固定方法を用いて、ハンダリフロー過程により、半導体素子の出力端子上ハンダバンプとインターポーザの端子上ハンダバンプとを電気的接合し、半導体素子の搭載が完了する。
半導体素子と、インターポーザ（ＢＧＡの基板）と、銅からなるスティフナーを用いて、スティフナーのインターポーザを張り合わせた後、インターポーザへの半導体素子の搭載は、ハンダリフロー過程の処理プロセスにより行う。
この製造プロセスでは、インターポーザと半導体素子との位置合わせの後、全体の雰囲気温度を２６０℃近辺まで昇温して、ハンダバンプを高温で融解し、インターポーザと半導体素子、各々ハンダバンプの所定箇所間を接合し、常温に戻す。温度低下と共に、ハンダバンプは固化してハンダバンプ接合は固定される。次に、前記半導体素子を搭載したインターポーザの出力端子とプリント配線板上の外部端子とを電気的に接合して、半導体素子を搭載した実装基板が出来上がる。

本発明の多層回路配線板用スティフナーの固定方法の説明図で、（ａ）は、スティフナーを接着したインターポーザの斜視図であり、（ｂ）は、スティフナーと、接着層と、インターポーザを分離して示した模式図である。 本発明の多層回路配線板用スティフナーの固定方法の実施例２の説明図で、（ａ）は、平面図であり、（ｂ）は、側断面図である。 本発明の多層回路配線板用スティフナーの固定方法の実施例３の説明図で、平面図である。 本発明の多層回路配線板用スティフナーの固定方法の実施例４の説明図で、平面図である。 本発明の多層回路配線板用スティフナーの固定方法の実施例５の説明図で、平面図である。 本発明の多層回路配線板用スティフナーの固定方法の実施例６の説明図で、平面図である。 従来の多層回路配線板用スティフナーの固定方法の実施例７の説明図で、平面図である。 従来の多層回路配線板用スティフナーの固定方法の説明図で、（ａ）は、スティフナーと、接着層と、インターポーザを分離して示した斜視図であり、（ｂ）は、スティフナーを接着したインターポーザの側断面図であり、（ｃ）は、ハンダリフロー過程の側断面図の模式図である。

符号の説明

１…インターポーザ
１ａ…インターポーザのハンダバンプ領域
２…スティフナー
３…接着部
４…接着領域
５…半導体素子を搭載する領域
１０…半導体素子
１０ａ…半導体素子のハンダバンプ領域
１３…従来接着層（環状接着領域、面積比１００％
２３…環状接着領域、（面積比８８．４％）
３３…環状接着領域、（面積比６７．７）
４３…環状接着領域、（面積比２７．５％）
５３…放射状接着領域、（面積比２６．３％）
６３…格子状接着領域、（面積比２４．２％）

Claims (6)

1. 基板上に、スティフナーを、スティフナーの接着領域の面積より少ない面積の接着部を介して固定したことを特徴とする多層回路配線板。
2. 前記接着領域が、接着部と空隙部を設けた構成であることを特徴とする請求項１記載の多層回路配線板。
3. 前記接着領域の接着部が、線形状、放射形状、または格子形状のいずれかの形状としたことを特徴とする請求項１または２記載の多層回路配線板。
4. 前記接着領域の接着部が占める割合は、２０％〜３０％の範囲であることを特徴とする請求項１ないし３のいずれかに記載の多層回路配線板。
5. 請求項１ないし４のいずれかに記載の多層回路配線板に、半導体素子を実装したことを特徴とする実装基板。
6. 前記実装が、ハンダフロー過程により接合したことを特徴とする請求項５記載の実装基板。

Images