JP2005268563A

JP2005268563A - 半導体レーザ素子

Info

Publication number: JP2005268563A
Application number: JP2004079544A
Authority: JP
Inventors: Hitoshi Saomoto; 仁志竿本
Original assignee: Tokyo Sanyo Electric Co Ltd; Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Priority date: 2004-03-19
Filing date: 2004-03-19
Publication date: 2005-09-29

Abstract

【課題】素子の製造の困難性を回避しながら、素子の放熱性を向上させることにより、素子の温度特性を向上させ、これによって、素子の信頼性を向上させる。
【解決手段】活性層１４の上方に位置するリッジ１の側方にサポート２・２を形成する。このとき、素子のチップ幅Ｗｃに対するサポート幅Ｗｓｓの割合Ｒｗを、３３％よりも大きく、５２％未満に設定する。これにより、サポート面積が従来よりも広がるので、活性層１４にて発生した熱を、リッジ１およびサポート２・２を介して外部（例えばサブマウント）に放散することができる。その結果、素子の放熱性が向上するので、活性層１４での温度上昇が抑制され、素子の温度特性が向上し、素子の信頼性が向上する。また、幅比Ｒｗの上限が５２％未満であるので、リッジ−サポート間のエッチングに支障をきたすことはない。
【選択図】図１

Description

本発明は、ストライプ状のリッジを有する、いわゆるリッジストライプ型の半導体レーザ素子に関するものである。

従来から、リッジストライプ型の半導体レーザ素子が種々提案されている（例えば特許文献１参照）。例えば、図５（ａ）は、従来の半導体レーザ素子の平面図を示し、図５（ｂ）は、上記半導体レーザ素子の断面図を示している。この半導体レーザ素子は、基板上に、ｎ型クラッド層、活性層、ｐ型クラッド層、エッチングストッパ層、ｐ型クラッド層、ｐ型コンタクト層が順に形成されている。そして、ｐ型クラッド層およびｐ型コンタクト層をエッチングすることにより、素子表面にリッジ１０１が形成されているとともに、リッジ１０１の両側に所定間隔おいてサポート１０２・１０２が形成されている。なお、説明を簡略化するため、図中では、ｎ型ブロック層、ｐ型電極およびｎ型電極の図示を省略している。

ここで、上記半導体レーザ素子のチップ幅を３００μｍとすると、サポート１０２・１０２の幅（チップ幅方向のサポート１０２・１０２の長さ）は、それぞれ５０μｍであり、合わせて１００μｍに設定されている。したがって、チップ幅に対するサポート幅の割合は、（１００／３００）×１００≒３３％となっている。

このような構成の半導体レーザ素子は、図５（ｃ）に示すように、基板におけるリッジ１０１およびサポート１０２・１０２側をサブマウント１０３に取り付け、このサブマウント１０３を介して保持体（図示せず）に保持される（ジャンクションダウン方式）。
特許第３３４８０２４号公報

ところで、半導体レーザ素子では、周囲温度が変化すると、それに伴って、例えば、一定の光出力を得るのに必要な動作電流や動作電圧、波長などの諸特性が変動する。ここで、以下では、周囲温度に対する諸特性のことを温度特性と称し、周囲温度に対して諸特性が変動することを温度特性の低下と称することにする。温度特性の低下は、素子の信頼性を低下させる要因となるため、極力、これを抑制することが必要である。

ここで、半導体レーザ素子の諸特性のうち、動作電流について着目すると、レーザ光を出力する活性層の温度が高くなればなるほど、動作電流が上昇する。これは、活性層の温度が高くなればなるほど、電流を光に変換する効率（変換効率）が低下するからである。したがって、素子の信頼性を向上させるためには、活性層およびその周囲にて発生する熱を活性層以外の部位（素子以外の部位）に逃がし、活性層の温度上昇を抑制して、動作電流の上昇を抑制する必要がある。

そこで、ジャンクションダウン方式が適用される半導体レーザ素子では、リッジの両側にサポート１０２・１０２を設け、活性層にて発生する熱を、リッジ１０１およびサポート１０２・１０２を介してサブマウント１０３に伝達させるようにしている。

しかし、上記した従来の半導体レーザ素子の構成では、チップ幅に対するサポート幅の割合が３３％と比較的小さいため、リッジ１０１下部の活性層にて発生した熱がサポート１０２・１０２に伝達されても、サポート１０２・１０２からサブマウント１０３に効率よく熱を伝達させることができない。そのため、実際には素子の放熱が不十分であり、活性層の温度上昇を確実に抑制できるまでには至っていない。その結果、動作電流が上昇（温度特性が低下）し、素子の信頼性が確実に向上するまでには至っていない。

一方、チップ幅に対するサポート幅の割合が大きすぎると、リッジ１０１やサポート１０２・１０２のエッチングストッパ層までのエッチングの際に、エッチングの進行を目視で確認するための領域が減るため、エッチングの進行を目視で確認することが困難となり、素子の製造に支障をきたす。

本発明は、上記の問題点を解決するためになされたものであって、その目的は、（１）素子の製造困難性を回避しながら、（２）サポート領域の大きさを適切に設定することによって、サポートから外部への熱の伝達効率を向上させ、これによって、素子の温度特性および信頼性を向上させることができる半導体レーザ素子を提供することにある。

本発明の半導体レーザ素子は、活性層の上方に位置するリッジの側方にサポートを有する半導体レーザ素子であって、当該素子のチップ幅（Ｗｃ）に対する前記サポートの幅（Ｗｓｓ；全サポートの幅の合計）の割合（Ｒｗ）が、３３％よりも大きく、５２％未満に設定されていることを特徴としている。

サポートの幅が、素子のチップ幅の３３％よりも大きいと、従来よりもサポート面積が確実に増える。なお、サポート面積とは、素子を上方から見た場合のサポート表面の平面的な面積を指す。これにより、サポートでの放熱効果、すなわち、活性層にて発生した熱の外部への放熱効果を確実に向上させることができる。したがって、活性層での温度上昇を確実に抑制して、素子の温度特性を確実に向上させることができる（例えば一定の光出力を得るための動作電流を確実に低減することができる）。その結果、素子の信頼性を確実に向上させることができる。

また、サポート幅は、チップ幅の５２％未満であるので、リッジおよびサポートのエッチングの際のモニタ領域（エッチングストッパ層までのエッチングの進行を確認するための領域）を十分に確保することができる。その結果、リッジおよびサポートのエッチングに支障をきたすことはなく、素子の製造の困難性を十分に回避することができる。

ところで、素子におけるリッジ長手方向の長さが一定の場合、チップ幅に対するサポート幅の割合は、素子面積（素子を上方から見た場合の素子表面の平面的な面積）に対するサポート面積の割合と等しい。したがって、素子面積に対するサポート面積の割合が、３３％よりも大きく、５２％未満に設定されていても、上記と同様の効果を奏すると言える。また、この場合、サポートの平面形状が矩形に限定されなくなるので、種々の平面形状のサポートを構成することができ、素子のバリエーションを増大させることができる。

また、サポートの幅は、素子のチップ幅の４４％よりも大きく、５０％未満に設定されていることが望ましい。サポートの幅が素子のチップ幅の４４％よりも大きいと、サポート面積がより増大することによって、サポートでの放熱効果がより増大する。したがって、活性層での温度上昇をより確実に抑えて、素子の温度特性をより確実に向上させることができる。その結果、素子の信頼性をより確実に向上させることができる。

また、サポート幅が素子のチップ幅の５０％未満に設定されていれば、上記のモニタ領域をより広く確保できるので、リッジおよびサポートのエッチングに支障が生じるのをより確実に回避することができ、素子の製造の困難性をより確実に回避することができる。

また、上記と同様の考え方より、素子面積に対するサポートの面積の割合が、４４％よりも大きく、５０％未満に設定されていても、上記と同様の効果を得ることができ、しかも、種々の平面形状でサポートを構成することができる。

本発明によれば、素子のチップ幅に対するサポートの幅の割合を適切に設定することにより、素子の製造困難性を回避したまま、活性層にて発生した熱を、リッジおよびサポートを介して外部に確実に放散することができる。これにより、活性層の温度上昇によって温度特性が低下するのを確実に回避して、素子の信頼性を確実に向上させることができる。

本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。

図２（ａ）は、本実施形態に係る半導体レーザ素子（以下、単に素子と称する）の概略の構成を示す平面図であり、図２（ｂ）は、素子の概略の構成を示す断面図である。なお、説明を簡略化するため、これらの図中、素子表面の電極層（ｐ型電極、ｎ型電極）の図示は省略している。この素子は、ストライプ状のリッジ１と、その側方（本実施形態では両側）に所定間隔をおいて形成されるストライプ状のサポート２・２とを有している。サポート２・２は、後述するサブマウント３（図２（ｃ）参照）に素子を安定して取り付けるための支持部であり、このサポート２・２の存在により、リッジ１が保護される。

本素子は、図２（ｃ）に示すように、リッジ１およびサポート２・２側をサブマウント３に取り付け、このサブマウント３を介して保持体（図示せず）に保持される（ジャンクションダウン方式）。以下、素子の詳細な構成について説明する。

図１は、素子の詳細な構成を示す断面図である。この素子において、ｎ型（第１導電型）ＧａＡｓからなる基板１１上には、ｎ型ＧａＩｎＰからなるバッファ層１２、ｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなり、レーザ光（例えば赤色）を出射する活性層１４、ｐ型（第２導電型）ＡｌＧａＩｎＰからなるｐ型クラッド層１５およびｐ型ＧａＩｎＰからなるエッチングストッパ層１６がこの順で積層されている。

エッチングストッパ層１６上には、上記したストライプ状のリッジ１が形成されているとともに、そのリッジ１の両側に所定間隔をおいてサポート２・２が形成されている。そして、リッジ１のトップを除く表面には、ｎ型ＡｌＩｎＰからなるブロック層１７が積層されており、リッジ１のトップおよびブロック層１７上には、ｐ型電極１８が積層されている。一方、基板１１の裏面側には、ｎ型電極１９が形成されている。ｐ型電極１８とｎ型電極１９とを流れる電流が、素子の動作電流である。

上記のリッジ１およびサポート２・２は、ｐ型ＡｌＧａＩｎＰからなるｐ型クラッド層２０、ｐ型ＧａＩｎＰからなるコンタクト層２１およびｐ型ＧａＡｓからなるコンタクト層２２がこの順で積層されて構成されており、これらをエッチングストッパ層１６までエッチング（ＩＣＰによるドライエッチング、ウェットエッチング）することにより形成されている。

次に、本実施形態では、素子の放熱性の向上および温度特性が向上するように、以下の実験結果に基づいて、素子のチップ幅Ｗｃに対するサポート２・２の幅Ｗｓｓの割合（以下、幅比Ｒｗと記載する）を設定した。以下、この点について説明する。なお、幅Ｗｓｓとは、全サポート２・２の幅を合計したものを指し、１個のサポート２の幅は幅Ｗｓと記載する。つまり、２個のサポート２・２を有する本実施形態の素子では、Ｗｓｓ＝２Ｗｓである。また、幅比Ｒｗ＝（サポート幅Ｗｓｓ／チップ幅Ｗｃ）×１００である。

本実施形態では、周囲温度２５℃のときに一定の光出力Ｐ_０（例えば４０ｍＷ）を得るための動作電流Ｉ_ｏｐ（約８５ｍＡ）に対する、周囲温度７０℃のときに一定の光出力Ｐ_０（例えば４０ｍＷ）を得るための動作電流Ｉ_ｏｐの変化を、幅比Ｒｗを変化させて調べた。その結果を表１に示す。

なお、チップ幅Ｗｃは、本実施形態では３００μｍとした。また、リッジ−サポート間距離Ｗａは、リッジ１の中心からサポート２・２のリッジ１側の端までの距離を指し、本実施形態では、リッジ−サポート間距離Ｗａとサポート２の幅Ｗｓとの和を１２０μｍに維持しながら、サポート幅Ｗｓを変化させ、幅比Ｒｗを変化させた。図３は、表１の数値に基づいて作成した、幅比Ｒｗと動作電流Ｉ_ｏｐとの関係を示すグラフである。

図３より、幅比Ｒｗが２０％以上３３％以下の範囲では、動作電流Ｉ_ｏｐは１ｍＡしか減少していない。これは、活性層１４にて発生した熱のサポート２・２での放熱効率が優れていないため、活性層１４での温度上昇を抑制する効果が低く、温度特性の低下があまり抑制できていないことを意味している。

これに対して、幅比Ｒｗが３３％を超えると、動作電流Ｉ_ｏｐは著しく低減されている。これは、サポート２・２のサポート面積が増大することによって、サポート２・２での放熱効果が著しく上昇し、活性層１４での温度上昇を効果的に抑制できていることを意味している。したがって、幅比Ｒｗが３３％を超えると、素子の温度特性の低下を確実に抑制できていると言える。特に、幅比Ｒｗが４０％を超えると、動作電流Ｉ_ｏｐの低減はさらに著しく、素子の温度特性の向上の効果が一段と高いと言える。

一方、リッジ１およびサポート２・２のエッチング時には、リッジ１とサポート２・２との間の領域を、エッチングの進行を目視で確認するためのモニタ領域として確保する必要がある。幅比Ｒｗが５２％以上では、このモニタ領域にてエッチングの進行を目視で確認できないことが実験的に分かっている。

なお、ウェハ上にモニタ領域を予め設けておくことにより、幅比Ｒｗの上限を増大させる方法もあるが、これでは、１個のウェハから採れる素子の数が、ウェハ上にモニタ領域を設けない場合に比べて１０％程度減少するため、素子の製造効率が低減してしまう。

したがって、幅比Ｒｗとしては、３３％よりも大きく、５２％未満であることが望ましく、４０％よりも大きく、５２％未満であることがさらに望ましい。また、幅比Ｒｗの上限が５０％未満であれば、エッチングのためのモニタ領域がさらに広がることから、幅比Ｒｗは、３３％よりも大きく、５０％未満であることがさらに望ましく、４０％よりも大きく、５０％未満であることが、より一層望ましいと言える。

以上のように、活性層１４の上方に位置するリッジ１の側方にサポート２・２を有する素子において、上述の実験結果に基づいて、チップ幅Ｗｃに対するサポート幅Ｗｓｓの割合Ｒｗが、３３％よりも大きく、５２％未満に設定されていれば、従来よりもサポート面積が確実に増えるので、サポート２・２での放熱効果、すなわち、活性層１４にて発生した熱の外部（例えばサブマウント３）への放熱効果を確実に向上させることができる。したがって、活性層１４での温度上昇を確実に抑制して、素子の動作電流Ｉ_ｏｐを確実に低減することができる。その結果、素子の温度特性を確実に向上させて、素子の信頼性を確実に向上させることができる。また、サポート幅Ｗｓｓは、チップ幅Ｗｃの５２％未満であるので、リッジ１およびサポート２・２のエッチングの際のモニタ領域を十分に確保することができ、素子の製造の困難性を十分に回避することができる。

また、幅比Ｒｗが上記範囲に設定されることにより、サポート面積が従来よりも広がるので、サブマウント３への素子の取り付け時の安定性も確実に向上し、ジャンクションダウンで組み立てやすくなるというメリットもある。

ところで、素子の奥行方向の長さを一定としたとき、素子面積（素子を上方から見た場合の素子表面の平面的な面積）に対するサポート面積の割合（以下、面積比Ｒｓと記載する）は、幅比Ｒｗに比例する。したがって、上記した幅比Ｒｗの範囲は、面積比Ｒｓの範囲として言い換えることができ、この場合でも、上記と同様の効果を得ることができると言える。

つまり、面積比Ｒｓが、３３％よりも大きく、５２％未満に設定されていれば、幅比Ｒｗが、３３％よりも大きく、５２％未満に設定されている場合と同様の効果を得ることができ、面積比Ｒｓが、４０％よりも大きく、５０％未満に設定されていれば、幅比Ｒｗが、４０％よりも大きく、５０％未満に設定されている場合と同様の効果を得ることができると言える。

したがって、面積比Ｒｓがそのような一定の範囲に収まるのであれば、サポート２・２の形状は、平面視でストライプ形状には限定されない。例えば、図４（ａ）ないし図４（ｃ）は、片側のサポート２の平面形状を示している。図４（ａ）に示すように、サポート２は、リッジ１の長手方向両端部以外の部分に対応する部分で太く、リッジ１の長手方向両端部に対応する部分で細くなる形状であってもよい。また、逆に、図４（ｂ）に示すように、サポート２は、リッジ１の長手方向両端部以外の部分に対応する部分で細く、リッジ１の長手方向両端部に対応する部分で太くなる形状であってもよい。さらに、図４（ｃ）に示すように、サポート２は、リッジ１の長手方向両端部以外の部分に対応する部分に開口部が形成される形状であってもよい。

なお、他方のサポート２についても同様であり、上記いずれの平面形状を採用することもできる。また、一方のサポート２と他方のサポート２とで、別々の平面形状をなすようにしてもよい。また、サポート２・２の形状は、図４（ａ）ないし図４（ｃ）で示した形状以外の形状とすることも勿論可能である。

なお、サポート２におけるリッジ１の長手方向両端部以外の部分に対応する部分とは、リッジ１における長手方向両端部以外の部分をサポート２方向に平行移動したときに、サポート２とオーバーラップする部分のことを指す。

なお、以上では、チップ幅Ｗｃが３００μｍの場合について説明したが、これに限定されるわけではなく、任意のチップ幅Ｗｃにおいて幅比Ｒｗ（面積比Ｒｓ）を適切に設定することにより、本発明の効果を得ることができる。

上記実施形態において、リッジ１並びにサポート２の高さ（ｐ型電極は含まない）は、１０μm以下、好ましくは２〜７μmの範囲に設定される。また、活性層１４からリッジ１の頂上部までの間隔は、１０μm以下、好ましくは２〜８μmの範囲に設定される。ｐ型電極１８の厚さは、１〜５μｍに設定される。ｐ型電極１８を加えたリッジ１並びにサポート２の高さは、１５μm以下、好ましくは３〜１２μmの範囲に設定される。

本発明は、例えばＣＤ−Ｒ／ＲＷ、ＤＶＤ−Ｒ／±ＲＷなどの記録媒体に対して情報の記録、再生を行う情報記録再生装置の光源として使用される半導体レーザ素子に利用可能である。

本発明の実施の一形態に係る半導体レーザ素子の詳細な構成を示す断面図である。（ａ）は、上記半導体レーザ素子の平面図であり、（ｂ）は、上記半導体レーザ素子の概略の構成を示す断面図であり、（ｃ）は、上記半導体レーザ素子をサブマウントにジャンクションダウン方式で接続した状態を示す断面図である。チップ幅に対するサポート幅の割合と動作電流との関係を示すグラフである。（ａ）ないし（ｃ）は、サポートの他の構成例を示す平面図である。（ａ）は、従来の半導体レーザ素子の平面図であり、（ｂ）は、上記半導体レーザ素子の概略の構成を示す断面図であり、（ｃ）は、上記半導体レーザ素子をサブマウントにジャンクションダウン方式で接続した状態を示す断面図である。

符号の説明

１リッジ
２サポート
１４活性層

Claims

活性層の上方に位置するリッジの側方にサポートを有する半導体レーザ素子であって、
当該素子のチップ幅に対する前記サポートの幅の割合が、３３％よりも大きく、５２％未満に設定されていることを特徴とする半導体レーザ素子。
当該素子のチップ幅に対する前記サポートの幅の割合が、４４％よりも大きく、５０％未満に設定されていることを特徴とする請求項１に記載の半導体レーザ素子。
活性層の上方に位置するリッジの側方にサポートを有する半導体レーザ素子であって、
当該素子の面積に対する前記サポートの面積の割合が、３３％よりも大きく、５２％未満に設定されていることを特徴とする半導体レーザ素子。
当該素子の面積に対する前記サポートの面積の割合が、４４％よりも大きく、５０％未満に設定されていることを特徴とする請求項３に記載の半導体レーザ素子。