JP2005265607A - 光検出装置 - Google Patents

Abstract

【課題】 入射光量検出のダイナミックレンジが大きく温度依存性が小さい光検出装置を提供する。
【解決手段】 第１信号処理部１０_ｍ,ｎは、積分回路１１、第１ホールド回路１２、比較回路１３、第２ホールド回路１４，ラッチ回路１５を含む。積分回路１１は、複数の容量値のうちの何れかの容量値に選択的に設定される可変容量部を有し、可変容量部において設定されている容量値に対応した蓄積期間に亘ってフォトダイオードから出力される電荷を可変容量部に蓄積して、蓄積した電荷の量に応じた電圧値Ｖ_１を出力する。比較回路１３は、積分回路１１から出力される電圧値Ｖ_１を入力し、電圧値Ｖ_１と基準電圧値Ｖ_ｒｅｆとを大小比較して、比較結果を表す比較信号Ｓ_３を出力するとともに、何れかの蓄積期間の終了の際に積分回路１１から出力される電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆより小さいときに第１ホールド回路１２に対して該電圧値を保持するよう指示する。
【選択図】 図２

Description

本発明は、光検出装置に関するものである。

光検出装置として、入射光量に応じてフォトダイオードで発生した電流信号を対数圧縮して電圧信号として出力するものが知られている（例えば特許文献１および特許文献２を参照）。この光検出装置は、入射光量検出のダイナミックレンジが大きいという利点を有している。
特開平１１−１５５１０５号公報 特開平５−２１９４４３号公報

しかしながら、上記のような対数圧縮方式を採用した光検出装置は、温度に依存して対数圧縮特性（すなわち、入射光量検出特性）が大きく変化するという問題点を有している。

本発明は、上記問題点を解消する為になされたものであり、入射光量検出のダイナミックレンジが大きく温度依存性が小さい光検出装置を提供することを目的とする。

本発明に係る光検出装置は、(1) 入射光量に応じた量の電荷を発生するフォトダイオードと、(2) Ｋ個の容量値Ｃ_１〜Ｃ_Ｋのうちの何れかの容量値Ｃ_ｎに選択的に設定される可変容量部を有し、この可変容量部において設定されている容量値Ｃ_ｋに対応した蓄積期間Ｔ_ｋに亘ってフォトダイオードから出力される電荷を可変容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、(3) 蓄積期間Ｔ_１〜Ｔ_Ｋのうちの何れかの蓄積期間Ｔ_ｋの終了の際に積分回路から出力される電圧値を保持して、この保持した電圧値を出力する第１ホールド回路と、(4) 積分回路または第１ホールド回路から出力される電圧値を入力し、この入力した電圧値と基準電圧値とを大小比較して、この比較結果を表す比較信号を出力するとともに、何れかの蓄積期間Ｔ_ｋの終了の際に積分回路または第１ホールド回路から出力される電圧値が基準電圧値より小さいときに第１ホールド回路に対して該電圧値を保持するよう指示する比較回路と、を備えることを特徴とする。さらに、比（Ｔ_ｋ／Ｃ_ｋ）の値がｋ値によって異なることを特徴とする。また、比（Ｔ_ｋ１／Ｃ_ｋ１）と比（Ｔ_ｋ２／Ｃ_ｋ２）との比が２の冪乗の数であるのが好適である。ただし、Ｋは２以上の整数であり、ｋ，ｋ１，ｋ２それぞれは１以上Ｋ以下の任意の整数であり、ｋ１とｋ２とは互いに異なる。

この光検出装置では、積分回路の可変容量部は、Ｋ個の容量値Ｃ_１〜Ｃ_Ｋのうちの何れかの容量値Ｃ_ｎに選択的に設定される。この可変容量部において設定されている容量値Ｃ_ｋに対応した蓄積期間Ｔ_ｋに亘って、フォトダイオードから出力される電荷が可変容量部に蓄積されて、この蓄積された電荷の量に応じた電圧値が積分回路から出力される。蓄積期間Ｔ_１〜Ｔ_Ｋのうちの何れかの蓄積期間Ｔ_ｋの終了の際に積分回路から出力される電圧値が第１ホールド回路により保持され、保持された電圧値が第１ホールド回路から出力される。比較回路により、積分回路または第１ホールド回路から出力される電圧値が基準電圧値と大小比較されて、この比較結果を表す比較信号が比較回路から出力される。また、何れかの蓄積期間Ｔ_ｋの終了の際に積分回路または第１ホールド回路から出力される電圧値が基準電圧値より小さいときに第１ホールド回路により保持されている電圧値は、以降も保持される。したがって、何れかの蓄積期間Ｔ_ｋの終了の際に積分回路から出力されて第１ホールド回路により保持された電圧値、および、比較回路から出力され当該蓄積期間Ｔ_ｋを表す比較信号に基づいて、所定の演算を行うことにより、この光検出装置は、大きいダイナミックレンジで撮像を行うことができる。

本発明に係る光検出装置では、第１ホールド回路は、積分回路から出力される電圧値を入力し、蓄積期間Ｔ_ｋの開始および終了それぞれの際に入力する該電圧値の差に応じた電圧値を保持し出力するＣＤＳ回路を兼ねるのが好適である。このように第１ホールド回路がＣＤＳ回路（Correlated Double Sampling、相関二重サンプリング）を兼ねる場合には、積分回路に含まれるアンプのリセット時発生ノイズ（すなわち、ｋＴＣノイズ）による誤差が低減されるので、この光検出装置は、より正確な撮像データを得ることができる。

本発明に係る光検出装置は、(1) 第１ホールド回路から出力される電圧値を入力し、特定時刻における該電圧値を保持して、この保持した電圧値を出力する第２ホールド回路と、(2) 比較回路から出力される比較信号を入力し、特定時刻における該比較信号を記憶し、この記憶した比較信号を出力するラッチ回路と、を更に備えるのが好適である。このように撮像により得られたデータを保持・記憶する第２ホールド回路およびラッチ回路が設けられていることにより、或る期間においてフォトダイオード，積分回路，第１ホールド回路および比較回路により得られた撮像データを処理する次の期間の間に、同時に、次の撮像データが得られる。したがって、この光検出装置は、高速撮像が可能である。

本発明に係る光検出装置は、第１ホールド回路から出力される電圧値を入力し、この入力した電圧値をデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えるのが好適である。また、Ａ／Ｄ変換回路から出力されるデジタル値を入力するとともに、比較回路から出力される比較信号を入力して、該比較信号に基づいて該デジタル値のビットをシフトさせ、このビットシフトした後のデジタル値を出力するビットシフト回路を更に備えるのも好適である。さらに、第１ホールド回路から出力される電圧値を入力して容量部に保持し、この保持した電圧値をＡ／Ｄ変換回路へ出力するスイッチドキャパシタ回路を更に備えるのも好適である。これらの場合には、フォトダイオード，積分回路，第１ホールド回路および比較回路により得られた撮像データは、Ａ／Ｄ変換回路によりデジタル値に変換される。さらに、Ａ／Ｄ変換回路から出力されたデジタル値は、ビットシフト回路により、比較信号に基づいて必要なビット数だけビットシフトされる。

また、本発明に係る光検出装置は、フォトダイオード，積分回路，第１ホールド回路および比較回路を複数組備え、これら複数組に対して１個のＡ／Ｄ変換回路を備えるのが好適である。また、フォトダイオード，積分回路，第１ホールド回路，比較回路，第２ホールド回路およびラッチ回路を複数組備え、これら複数組に対して１組のスイッチドキャパシタ回路，Ａ／Ｄ変換回路およびビットシフト回路を備えるのが好適である。

本発明に係る光検出装置は、入射光量検出のダイナミックレンジが大きく、温度依存性が小さい。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係る光検出装置１の概略構成図である。この図に示される光検出装置１は、Ｍ×Ｎ個のフォトダイオードＰＤ_１,１〜ＰＤ_Ｍ,Ｎ、Ｍ×Ｎ個の第１信号処理部１０_１,１〜１０_Ｍ,Ｎ および １個の第２信号処理部２０ を備える。図示のように、Ｍ×Ｎ個のフォトダイオードＰＤ_１,１〜ＰＤ_Ｍ,Ｎは、所定の矩形領域内に配置され、Ｍ×Ｎ個の第１信号処理部１０_１,１〜１０_Ｍ,Ｎ および １個の第２信号処理部２０ それぞれは、上記矩形領域の一辺の外側に配置されている。なお、Ｍ，Ｎそれぞれは２以上の整数である。また、以下で用いられるｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。

Ｍ×Ｎ個のフォトダイオードＰＤ_１,１〜ＰＤ_Ｍ,ＮはＭ行Ｎ列に２次元配列されており、フォトダイオードＰＤ_ｍ,ｎは第ｍ行第ｎ列に位置する。各フォトダイオードＰＤ_ｍ,ｎは、入射光量に応じた量の電荷を発生する。各第１信号処理部１０_ｍ,ｎは、フォトダイオードＰＤ_ｍ,ｎに１対１に対応して設けられ、この対応するフォトダイオードＰＤ_ｍ,ｎから出力される電荷を入力し、この入力した電荷の量に応じた電圧値を出力する。第２信号処理部２０は、Ｍ×Ｎ個の第１信号処理部１０_１,１〜１０_Ｍ,Ｎそれぞれから順次に出力される電圧値を入力し、この電圧値（アナログ値）をデジタル値に変換して、このデジタル値を出力する。

図２は、本実施形態に係る光検出装置１の第１信号処理部１０_ｍ,ｎの構成図である。Ｍ×Ｎ個の第１信号処理部１０_１,１〜１０_Ｍ,Ｎそれぞれは共通の構成を有している。この図に示されるように、各第１信号処理部１０_ｍ,ｎは、積分回路１１、第１ホールド回路１２、比較回路１３、第２ホールド回路１４およびラッチ回路１５を含む。この図にはフォトダイオードＰＤ_ｍ,ｎも示されている。フォトダイオードＰＤ_ｍ,ｎのアノード端子は接地されている。

積分回路１１は、アンプＡ_１、容量素子Ｃ_１０〜Ｃ_１２ および スイッチＳＷ_１０〜ＳＷ_１２ を有する。アンプＡ_１は、非反転入力端子が接地され、反転入力端子がフォトダイオードＰＤ_ｍ,ｎのカソード端子に接続されている。アンプＡ_１の反転入力端子と出力端子との間には、スイッチＳＷ_１０、容量素子Ｃ_１０、互いに直列接続されたスイッチＳＷ_１１および容量素子Ｃ_１１、ならびに、互いに直列接続されたスイッチＳＷ_１２および容量素子Ｃ_１２が、互いに並列的に設けられている。

容量素子Ｃ_１０〜Ｃ_１２ ならびに スイッチＳＷ_１１およびＳＷ_１２ は、可変容量部を構成している。この可変容量部は、下記(1)式に表されるように、容量値Ｃ_１〜Ｃ_３のうちの何れかの容量値に選択的に設定される。すなわち、スイッチＳＷ_１１およびＳＷ_１２ の双方が開いているときの可変容量部の容量値Ｃ_１は、容量素子Ｃ_１０の容量値と等しい。スイッチＳＷ_１１が閉じていてスイッチＳＷ_１２が開いているときの可変容量部の容量値Ｃ_２は、容量素子Ｃ_１０およびＣ_１１それぞれの容量値の和と等しい。また、スイッチＳＷ_１１およびＳＷ_１２ の双方が閉じているときの可変容量部の容量値Ｃ_３は、容量素子Ｃ_１０〜Ｃ_１３それぞれの容量値の総和と等しい。

積分回路１１は、スイッチＳＷ_１０が開いているときに、可変容量部において設定されている容量値Ｃ_ｋに対応した蓄積期間Ｔ_ｋに亘ってフォトダイオードＰＤ_ｍ,ｎから出力される電荷を可変容量部に蓄積して、この蓄積した電荷の量に応じた電圧値Ｖ_１を出力する。また、積分回路１１は、スイッチＳＷ_１０〜ＳＷ_１２が閉じることにより、容量素子Ｃ_１０〜Ｃ_１２に蓄積されていた電荷が放電され、出力電圧値が初期化される。なお、ｋは１以上３以下の任意の整数である。

比（Ｔ_ｋ／Ｃ_ｋ）の値はｋ値によって異なる。すなわち、容量値Ｃ_１〜Ｃ_３および蓄積期間Ｔ_１〜Ｔ_３の間に下記(2)式で表される関係がある。また、好適には、これらのパラメータの間に下記(3)式で表される関係がある。ここで、ｐ，ｑそれぞれは、１以上の整数である。さらに好適には、蓄積期間Ｔ_１〜Ｔ_３は互いに異なり、また、これらの間に下記(4)式で表される関係がある。

第１ホールド回路１２は、スイッチＳＷ_２１およびＳＷ_２２、容量素子Ｃ_２ならびにアンプＡ_２を有する。容量素子Ｃ_２の一端は、スイッチＳＷ_２１を介して接地され、アンプＡ_２の入力端子と接続されている。容量素子Ｃ_２の他端は、スイッチＳＷ_２２を介して積分回路１１のアンプＡ_１の出力端子と接続されている。この第１ホールド回路１２は、スイッチＳＷ_２１およびＳＷ_２２それぞれの開閉動作により、蓄積期間Ｔ_１〜Ｔ_３のうちの何れかの蓄積期間Ｔ_ｋの終了の際に積分回路１１から出力される電圧値Ｖ_１を容量素子Ｃ_２に保持して、この保持した電圧値をアンプＡ_２に入力し、アンプＡ_２から電圧値Ｖ_２を出力する。また、この第１ホールド回路１２は、ＣＤＳ回路を兼ねており、積分回路１１から出力される電圧値Ｖ_１を入力し、蓄積期間Ｔ_ｋの開始および終了それぞれの際に入力する該電圧値の差に応じた電圧値Ｖ_２を出力することができる。

比較回路１３は、積分回路１１から出力される電圧値Ｖ_１を入力し、この入力した電圧値Ｖ_１と基準電圧値Ｖ_ｒｅｆとを大小比較して、この比較結果を表す比較信号Ｓ_３をラッチ回路１５へ出力するとともに、何れかの蓄積期間Ｔ_ｋの終了の際に積分回路１１から出力される電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆより小さいときに第１ホールド回路１２に対して電圧値Ｖ_２を保持するよう指示する。ラッチ回路１５は、比較回路１３から出力された比較信号Ｓ_３を記憶し出力する。例えば、ラッチ回路１５は、比較信号Ｓ_３のビット数と同じビット数のパラレルレジスタで構成される。

第２ホールド回路１４は、容量素子Ｃ_４およびスイッチＳＷ_４１〜ＳＷ_４４を有する。容量素子Ｃ_４の一端は、スイッチＳＷ_４１を介して第１ホールド回路１２のアンプＡ_２の出力端子と接続され、スイッチＳＷ_４２を介して接地されている。また、容量素子Ｃ_４の他端は、スイッチＳＷ_４３を介して接地されて、スイッチＳＷ_４４を介して外部と接続される。この第２ホールド回路１４は、スイッチＳＷ_４１〜ＳＷ_４４それぞれの開閉動作により、第１ホールド回路１２から出力される電圧値Ｖ_２を入力し、特定時刻における該電圧値を容量部Ｃ_４に保持して、この保持した電圧値Ｖ_３を外部へ出力する。

すなわち、この第２ホールド回路１４は、スイッチＳＷ_４２およびＳＷ_４３が閉じることにより、容量素子Ｃ_４に蓄積されていた電荷が放電される。スイッチＳＷ_４１およびＳＷ_４３が閉じてスイッチＳＷ_４２が開いているときに入力した電圧値を容量素子Ｃ_４に保持し、スイッチＳＷ_４１およびＳＷ_４３が開くと、以降も容量素子Ｃ_４に電圧値をそのまま保持し続ける。そして、スイッチＳＷ_４４が閉じると、容量素子Ｃ_４に保持されていた電圧値に応じた電荷量Ｑ_４が出力される。

図３は、本実施形態に係る光検出装置１の比較回路１３の回路図である。この図に示されるように、比較回路１３は、コンパレータ３０およびＤフリップフロップ３１，３２を有する。コンパレータ３０は、積分回路１１から出力される電圧値Ｖ_１を入力するとともに、基準電圧値Ｖ_ｒｅｆをも入力して、これら電圧値Ｖ_１と基準電圧値Ｖ_ｒｅｆとを大小比較する。そして、コンパレータ３０の出力レベルＶ_３は、電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆより大きいときにハイレベルとなり、そうでないときにはローレベルとなる。

Ｄフリップフロップ３１，３２それぞれは、ＣＬＲ入力端子に入力するＣｌｒ信号がハイレベルであるときに、Ｑ出力端子からの出力レベルがローレベルとなる。Ｄフリップフロップ３１，３２それぞれは、コンパレータ３０からの出力電圧値Ｖ_３をクロック入力端子に入力し、この電圧値Ｖ_３がローレベルからハイレベルに転じると、それまでＤ入力端子に入力していた信号レベルを、それ以降においてＱ出力端子から出力する。

Ｄフリップフロップ３１，３２はシフトレジスタを構成しており、前段のＤフリップフロップ３１のＱ出力端子と後段のＤフリップフロップ３２のＤ入力端子とが互いに接続されている。前段のＤフリップフロップ３１のＤ入力端子には、常にハイレベルの信号が入力している。前段のＤフリップフロップ３１のＱ出力端子から出力される信号Ｓ_３１と、後段のＤフリップフロップ３２のＱ出力端子から出力される信号Ｓ_３２とは、比較回路１３から出力される２ビットの比較信号Ｓ_３を構成している。

図４は、本実施形態に係る光検出装置１の第２信号処理部２０の構成図である。この図に示されるように、第２信号処理部２０は、スイッチドキャパシタ回路２６、Ａ／Ｄ変換回路２７およびビットシフト回路２８を含む。

スイッチドキャパシタ回路２６は、アンプＡ_６、容量素子Ｃ_６およびスイッチＳＷ_６を有する。アンプＡ_６は、非反転入力端子が接地され、反転入力端子が第２ホールド回路１４のスイッチＳＷ_４４に接続されている。アンプＡ_６の反転入力端子と出力端子との間には、スイッチＳＷ_６および容量素子Ｃ_６が互いに並列的に設けられている。このスイッチドキャパシタ回路２６は、スイッチＳＷ_６が開いているときに、第１ホールド回路１４から出力される電荷値Ｑ_４を入力して容量素子Ｃ_６に保持し、この保持した電荷量に応じた電圧値Ｖ_６をＡ／Ｄ変換回路２７へ出力する。また、このスイッチドキャパシタ回路２６は、スイッチＳＷ_６が閉じることにより、容量素子Ｃ_６に蓄積されていた電荷が放電され、出力電圧値が初期化される。

Ａ／Ｄ変換回路２７は、第１ホールド回路１４から出力されスイッチドキャパシタ回路２６により保持されて該スイッチドキャパシタ回路２６から出力される電圧値Ｖ_６を入力し、この入力した電圧値Ｖ_６（アナログ値）をデジタル値に変換して、このデジタル値Ｄ_７を出力する。

ビットシフト回路２８は、Ａ／Ｄ変換回路２７から出力されるデジタル値Ｄ_７を入力するとともに、比較回路１３から出力されラッチ回路１５を経て到達する比較信号Ｓ_３を入力して、該比較信号Ｓ_３に基づいて該デジタル値Ｄ_７のビットをシフトさせ、このビットシフトした後のデジタル値Ｄ_８を出力する。

図５は、本実施形態に係る光検出装置１のビットシフト回路２８の動作を説明する図である。同図（ａ）〜（ｃ）それぞれは、Ａ／Ｄ変換回路２７から出力されビットシフト回路２８に入力するデジタル値Ｄ_７と、ビットシフト回路２８から出力されるデジタル値Ｄ_８との関係を示す。以下では、積分回路１１の可変容量部が容量値Ｃ_ｋに設定されていて蓄積期間Ｔ_ｋの終了の際に積分回路１１から出力される電圧値Ｖ_１をＶ_１,ｋと表す。

また、積分回路１１の可変容量部において選択的に設定される容量値Ｃ_１〜Ｃ_３および蓄積期間Ｔ_１〜Ｔ_３は、上記(1)式および(3)式の関係を満たすものとする。このとき、出力デジタル値Ｄ_８のビット数は、入力デジタル値Ｄ_７のビット数に上記(3)式中のｐおよびｑを加えたものとなる。なお、ｐおよびｑそれぞれは、入力デジタル値Ｄ_７のビット数以下である。

同図（ａ）は、電圧値Ｖ_１,１〜Ｖ_１,３が基準電圧値Ｖ_ｒｅｆより小さいと比較回路１３により判断されたときの入力デジタル値Ｄ_７と出力デジタル値Ｄ_８との関係を示す。この場合、出力デジタル値Ｄ_８は、入力デジタル値Ｄ_７と同じ値であって、上位の(ｐ＋ｑ)ビットに値０が入る。

同図（ｂ）は、電圧値Ｖ_１,１が基準電圧値Ｖ_ｒｅｆ以上であって電圧値Ｖ_１,２および電圧値Ｖ_１,３が基準電圧値Ｖ_ｒｅｆより小さいと比較回路１３により判断されたときの入力デジタル値Ｄ_７と出力デジタル値Ｄ_８との関係を示す。この場合、出力デジタル値Ｄ_８は、入力デジタル値Ｄ_７がｐビットだけ上位にシフトした値であって、下位ｐビットおよび上位ｑビットに値０が入る。

同図（ｃ）は、電圧値Ｖ_１,１および電圧値Ｖ_１,２が基準電圧値Ｖ_ｒｅｆ以上であって電圧値Ｖ_１,３が基準電圧値Ｖ_ｒｅｆより小さいと比較回路１３により判断されたときの入力デジタル値Ｄ_７と出力デジタル値Ｄ_８との関係を示す。この場合、出力デジタル値Ｄ_８は、入力デジタル値Ｄ_７が(ｐ＋ｑ)ビットだけ上位にシフトした値であって、下位の(ｐ＋ｑ)ビットに値０が入る。

例えば、Ａ／Ｄ変換回路２７から出力されてビットシフト回路２８に入力するデジタル値Ｄ_７が８ビットデータであり、ｐおよびｑそれぞれの値が４であるとする。このとき、ビットシフト回路２８から出力されるデジタル値Ｄ_８は１６ビットデータとなり、そのダイナミックレンジは６４ｋ（≒２^１６）となる。

次に、本実施形態に係る光検出装置１の動作について説明する。Ｍ×Ｎ個のフォトダイオードＰＤ_１,１〜ＰＤ_Ｍ,Ｎそれぞれに入射する光の強度は、一般には一様ではなく、位置（ｍ，ｎ）によって異なる。以下では、フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的少ない場合、中程度である場合および比較的多い場合それぞれについて説明する。また、以下の動作は、図示しない制御回路から出力される制御信号に基づいて為される。

図６〜図８それぞれは、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。図６は、フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的少ない場合の第１信号処理部１０_ｍ,ｎの動作を説明するものである。図７は、フォトダイオードＰＤ_ｍ,ｎへの入射光量が中程度である場合の第１信号処理部１０_ｍ,ｎの動作を説明するものである。また、図８は、フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的多い場合の第１信号処理部１０_ｍ,ｎの動作を説明するものである。

各図には、上から順に、比較回路１３のＤフリップフロップ３１，３２それぞれのＣＬＲ入力端子に入力するＣｌｒ信号のレベル、積分回路１１のスイッチＳＷ_１０〜ＳＷ_１２それぞれの開閉動作、第１ホールド回路１２のスイッチＳＷ_２１およびＳＷ_２２それぞれの開閉動作、積分回路１１から出力される電圧値Ｖ_１、比較回路１３のコンパレータ３０の出力レベルＶ_３、ならびに、比較回路１３のＤフリップフロップ３１，３２それぞれのＱ出力端子から出力される比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）、が示されている。また、各図において、時刻ｔ_１から時刻ｔ_２までの期間が蓄積期間Ｔ_１であり、時刻ｔ_３から時刻ｔ_４までの期間が蓄積期間Ｔ_２であり、時刻ｔ_５から時刻ｔ_６までの期間が蓄積期間Ｔ_３である。

図６〜図８に示される何れの場合においても、時刻ｔ_１前の一定期間に亘り、Ｃｌｒ信号がハイレベルとなって、比較回路１３のＤフリップフロップ３１，３２それぞれのＱ出力端子から出力される信号（すなわち、比較信号Ｓ_３（Ｓ_３１，Ｓ_３２））が初期化される。また、時刻ｔ_１前の一定期間に亘り、積分回路１１のスイッチＳＷ_１０〜ＳＷ_１２それぞれが閉じて、容量素子Ｃ_１０〜Ｃ_１２それぞれが放電され、積分回路１１から出力される電圧値Ｖ_１が初期化される。

時刻ｔ_１から時刻ｔ_２までの蓄積期間Ｔ_１において、積分回路１１のスイッチＳＷ_１０〜ＳＷ_１２それぞれが開いていて、積分回路１１の可変容量部は容量値Ｃ_１（上記(1a)式）に設定される。そして、フォトダイオードＰＤ_ｍ,ｎで発生した電荷は第１信号処理部１０_ｍ,ｎの積分回路１１の可変容量部に蓄積されていき、この蓄積された電荷の量に応じた電圧値Ｖ_１が積分回路１１から出力される。この電圧値Ｖ_１は時刻ｔ_１の初期値から次第に大きくなっていく。

時刻ｔ_２から時刻ｔ_３までの期間（すなわち、蓄積期間Ｔ_１と蓄積期間Ｔ_２との間の期間）において、積分回路１１のスイッチＳＷ_１０が閉じて、容量素子Ｃ_１０が放電され、積分回路１１から出力される電圧値Ｖ_１が初期化される。

時刻ｔ_３から時刻ｔ_４までの蓄積期間Ｔ_２において、積分回路１１のスイッチＳＷ_１０およびＳＷ_１２それぞれが開きスイッチＳＷ_１１が閉じていて、積分回路１１の可変容量部は容量値Ｃ_２（上記(1b)式）に設定される。そして、フォトダイオードＰＤ_ｍ,ｎで発生した電荷は第１信号処理部１０_ｍ,ｎの積分回路１１の可変容量部に蓄積されていき、この蓄積された電荷の量に応じた電圧値Ｖ_１が積分回路１１から出力される。この電圧値Ｖ_１は時刻ｔ_３の初期値から次第に大きくなっていく。

時刻ｔ_４から時刻ｔ_５までの期間（すなわち、蓄積期間Ｔ_２と蓄積期間Ｔ_３との間の期間）において、積分回路１１のスイッチＳＷ_１０およびＳＷ_１１が閉じて、容量素子Ｃ_１０およびＣ_１１が放電され、積分回路１１から出力される電圧値Ｖ_１が初期化される。

時刻ｔ_５から時刻ｔ_６までの蓄積期間Ｔ_３において、積分回路１１のスイッチＳＷ_１０が開きスイッチＳＷ_１１およびＳＷ_１２それぞれが閉じていて、積分回路１１の可変容量部は容量値Ｃ_３（上記(1c)式）に設定される。そして、フォトダイオードＰＤ_ｍ,ｎで発生した電荷は第１信号処理部１０_ｍ,ｎの積分回路１１の可変容量部に蓄積されていき、この蓄積された電荷の量に応じた電圧値Ｖ_１が積分回路１１から出力される。この電圧値Ｖ_１は時刻ｔ_５の初期値から次第に大きくなっていく。

蓄積期間Ｔ_１の当初の一定期間（すなわち、時刻ｔ_１直後の一定期間）、蓄積期間Ｔ_２の当初の一定期間（すなわち、時刻ｔ_３直後の一定期間）、および、蓄積期間Ｔ_３の当初の一定期間（すなわち、時刻ｔ_５直後の一定期間）、それぞれにおいて、第１ホールド回路１２のスイッチＳＷ_２１が閉じて、第１ホールド回路１２から出力される電圧値Ｖ_２が初期化される。また、第１ホールド回路１２のスイッチＳＷ_２２は時刻ｔ_１前に閉じている。

以上までの動作説明は、図６〜図８それぞれの場合で共通である。しかし、フォトダイオードＰＤ_ｍ,ｎへの入射光量の大きさによって、以下に説明するように第１信号処理部１０_ｍ,ｎは異なる動作をする。

フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的少ない場合の第１信号処理部１０_ｍ,ｎの動作は図６に示されている。この場合、蓄積期間Ｔ_１の終了の際に積分回路１１から出力される電圧値Ｖ_１,１、蓄積期間Ｔ_２の終了の際に積分回路１１から出力される電圧値Ｖ_１,２、および、蓄積期間Ｔ_３の終了の際に積分回路１１から出力される電圧値Ｖ_１,３それぞれは、基準電圧値Ｖ_ｒｅｆより小さい。したがって、蓄積期間Ｔ_１〜Ｔ_３の何れにおいても、比較回路１３のコンパレータ３０の出力レベルＶ_３はローレベルのままであり、Ｄフリップフロップ３１，３２それぞれのＱ出力端子から出力される信号Ｓ_３１，Ｓ_３２それぞれはローレベルのままである。

そして、蓄積期間Ｔ_１の終了の際（時刻ｔ_２の直前）に積分回路１１から出力される電圧値Ｖ_１,１が基準電圧値Ｖ_ｒｅｆより小さいと判断された時点で、それまで閉じていた第１ホールド回路１２のスイッチＳＷ_２２が開き、以降もスイッチＳＷ_２２が開いたままとなる。その結果、時刻ｔ_２以降において第１ホールド回路１２から出力される電圧値Ｖ_２は、蓄積期間Ｔ_１の終了の際にスイッチＳＷ_２２が開いた時刻において積分回路１１から出力される電圧値Ｖ_１,１と、蓄積期間Ｔ_１の当初にスイッチＳＷ_２１が開いた時刻において積分回路１１から出力される電圧値と、の差に応じたものとなる。さらに、この電圧値Ｖ_２が第２ホールド回路１４により保持される。

フォトダイオードＰＤ_ｍ,ｎへの入射光量が中程度である場合の第１信号処理部１０_ｍ,ｎの動作は図７に示されている。この場合、蓄積期間Ｔ_１の終了の際に積分回路１１から出力される電圧値Ｖ_１,１は基準電圧値Ｖ_ｒｅｆ以上であるが、蓄積期間Ｔ_２の終了の際に積分回路１１から出力される電圧値Ｖ_１,２、および、蓄積期間Ｔ_３の終了の際に積分回路１１から出力される電圧値Ｖ_１,３それぞれは、基準電圧値Ｖ_ｒｅｆより小さい。

したがって、蓄積期間Ｔ_１内の或る時刻（積分回路１１からの出力電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆ以上となる時刻）において、比較回路１３のコンパレータ３０の出力レベルＶ_３がハイレベルに転じて、Ｄフリップフロップ３１のＱ出力端子から出力される信号Ｓ_３１がハイレベルに転じる。時刻ｔ_２以降は、Ｄフリップフロップ３１のＱ出力端子から出力される信号Ｓ_３１はハイレベルのままであり、Ｄフリップフロップ３２のＱ出力端子から出力される信号Ｓ_３２はローレベルのままである。

そして、蓄積期間Ｔ_２の終了の際（時刻ｔ_４の直前）に積分回路１１から出力される電圧値Ｖ_１,２が基準電圧値Ｖ_ｒｅｆより小さいと判断された時点で、それまで閉じていた第１ホールド回路１２のスイッチＳＷ_２２が開き、以降もスイッチＳＷ_２２が開いたままとなる。その結果、時刻ｔ_４以降において第１ホールド回路１２から出力される電圧値Ｖ_２は、蓄積期間Ｔ_２の終了の際にスイッチＳＷ_２２が開いた時刻において積分回路１１から出力される電圧値Ｖ_１,２と、蓄積期間Ｔ_２の当初にスイッチＳＷ_２１が開いた時刻において積分回路１１から出力される電圧値と、の差に応じたものとなる。さらに、この電圧値Ｖ_２が第２ホールド回路１４により保持される。

フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的多い場合の第１信号処理部１０_ｍ,ｎの動作は図８に示されている。この場合、蓄積期間Ｔ_１の終了の際に積分回路１１から出力される電圧値Ｖ_１,１、および、蓄積期間Ｔ_２の終了の際に積分回路１１から出力される電圧値Ｖ_１,２それぞれは、基準電圧値Ｖ_ｒｅｆ以上であるが、蓄積期間Ｔ_３の終了の際に積分回路１１から出力される電圧値Ｖ_１,３は、基準電圧値Ｖ_ｒｅｆより小さい。

したがって、蓄積期間Ｔ_１内の或る時刻（積分回路１１からの出力電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆ以上となる時刻）において、比較回路１３のコンパレータ３０の出力レベルＶ_３がハイレベルに転じて、Ｄフリップフロップ３１のＱ出力端子から出力される信号Ｓ_３１がハイレベルに転じる。さらに、蓄積期間Ｔ_２内の或る時刻（積分回路１１からの出力電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆ以上となる時刻）において、比較回路１３のコンパレータ３０の出力レベルＶ_３がハイレベルに転じて、Ｄフリップフロップ３２のＱ出力端子から出力される信号Ｓ_３２もハイレベルに転じる。時刻ｔ_４以降は、Ｄフリップフロップ３１，３２それぞれのＱ出力端子から出力される信号Ｓ_３１，Ｓ_３２それぞれはハイレベルのままである。

そして、蓄積期間Ｔ_３の終了の際（時刻ｔ_６の直前）に積分回路１１から出力される電圧値Ｖ_１,３が基準電圧値Ｖ_ｒｅｆより小さいと判断された時点で、それまで閉じていた第１ホールド回路１２のスイッチＳＷ_２２が開き、以降もスイッチＳＷ_２２が開いたままとなる。その結果、時刻ｔ_６以降において第１ホールド回路１２から出力される電圧値Ｖ_２は、蓄積期間Ｔ_３の終了の際にスイッチＳＷ_２２が開いた時刻において積分回路１１から出力される電圧値Ｖ_１,３と、蓄積期間Ｔ_３の当初にスイッチＳＷ_２１が開いた時刻において積分回路１１から出力される電圧値と、の差に応じたものとなる。さらに、この電圧値Ｖ_２が第２ホールド回路１４により保持される。

以上のように、時刻ｔ_６以降において比較回路１３から出力される比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）は、フォトダイオードＰＤ_ｍ,ｎへの入射光量のレベルを３段階で表したものとなっている。

すなわち、比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）が（０，０）であることは、積分回路１１の可変容量部が容量値Ｃ_１に設定されているときに蓄積期間Ｔ_１に亘ってフォトダイオードＰＤ_ｍ,ｎで発生した電荷が可変容量部に蓄積されても、その蓄積期間Ｔ_１の終了の際の出力電圧値Ｖ_１,１が基準電圧値Ｖ_ｒｅｆより小さいこと、つまり、フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的少ないことを表している。

比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）が（１，０）であることは、蓄積期間Ｔ_１の終了の際の出力電圧値Ｖ_１,１が基準電圧値Ｖ_ｒｅｆ以上となるが、積分回路１１の可変容量部が容量値Ｃ_２に設定されているときに蓄積期間Ｔ_２に亘ってフォトダイオードＰＤ_ｍ,ｎで発生した電荷が可変容量部に蓄積されても、その蓄積期間Ｔ_２の終了の際の出力電圧値Ｖ_１,２が基準電圧値Ｖ_ｒｅｆより小さいこと、つまり、フォトダイオードＰＤ_ｍ,ｎへの入射光量が中程度であることを表している。

比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）が（１，１）であることは、蓄積期間Ｔ_２の終了の際の出力電圧値Ｖ_１,２が基準電圧値Ｖ_ｒｅｆ以上となるが、積分回路１１の可変容量部が容量値Ｃ_３に設定されているときに蓄積期間Ｔ_３に亘ってフォトダイオードＰＤ_ｍ,ｎで発生した電荷が可変容量部に蓄積されても、その蓄積期間Ｔ_３の終了の際の出力電圧値Ｖ_１,３が基準電圧値Ｖ_ｒｅｆより小さいこと、つまり、フォトダイオードＰＤ_ｍ,ｎへの入射光量が比較的多いことを表している。

また、時刻ｔ_６以降において第１ホールド回路１２および第２ホールド回路１４それぞれにより保持されている電圧値は、蓄積期間Ｔ_１〜Ｔ_３それぞれの終了の際に積分回路１１から出力された電圧値Ｖ_１,１〜Ｖ_１,３のうち最初に基準電圧値Ｖ_ｒｅｆより小さくなった電圧値に応じたものである。

そして、時刻ｔ_６以降に、Ｍ×Ｎ個の第１信号処理部１０_１,１〜１０_ｍ,ｎそれぞれから順次に、第２ホールド回路１４から電荷値Ｑ_４がスイッチドキャパシタ回路２６へ出力されるとともに、ラッチ回路１５から比較信号Ｓ_３がビットシフト回路２８へ出力される。

スイッチドキャパシタ回路２６では、各第１信号処理部１０_ｍ,ｎの第２ホールド回路１４から順次に出力された電荷値Ｑ_４が入力され、この電荷値Ｑ_４が容量素子Ｃ_６に保持されて、この保持された電荷量に応じた電圧値Ｖ_６がＡ／Ｄ変換回路２７へ出力される。Ａ／Ｄ変換回路２７では、スイッチドキャパシタ回路２６から出力される電圧値Ｖ_６が入力し、この電圧値Ｖ_６（アナログ値）がデジタル値に変換されて、このデジタル値Ｄ_７が出力される。

ビットシフト回路２８には、Ａ／Ｄ変換回路２７から出力されるデジタル値Ｄ_７が入力されるとともに、比較回路１３から出力される比較信号Ｓ_３も入力される。そして、該比較信号Ｓ_３に基づいて該デジタル値Ｄ_７のビットがシフトされ、このビットシフトされた後のデジタル値Ｄ_８が出力される。このとき、比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）が（０，０）であれば、出力デジタル値Ｄ_８は、入力デジタル値Ｄ_７と同じ値であって、上位の(ｐ＋ｑ)ビットに値０が入る（図５（ａ））。比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）が（１，０）であれば、出力デジタル値Ｄ_８は、入力デジタル値Ｄ_７がｐビットだけ上位にシフトした値であって、下位ｐビットおよび上位ｑビットに値０が入る（図５（ｂ））。また、比較信号Ｓ_３（Ｓ_３１，Ｓ_３２）が（１，１）であれば、出力デジタル値Ｄ_８は、入力デジタル値Ｄ_７が(ｐ＋ｑ)ビットだけ上位にシフトした値であって、下位の(ｐ＋ｑ)ビットに値０が入る（図５（ｃ））。

以上のように、時刻ｔ_１から時刻ｔ_６までの期間において、フォトダイオードＰＤ_ｍ,ｎへの入射光量に関するデータ（Ｖ_２，Ｓ_３）が、対応する第１信号処理部１０_ｍ,ｎの第２ホールド回路１４およびラッチ回路１５に保持される。このとき、積分回路１１の可変容量部の容量値Ｃ_ｋと蓄積期間Ｔ_ｋとの間に上記(2)式または(3)式の関係があり、何れかの蓄積期間に亘って積分回路１１の可変容量部に蓄積された電荷の量に応じた電圧値Ｖ_１が基準電圧値Ｖ_ｒｅｆより小さいときに電圧値Ｖ_２が第２ホールド回路１４により保持されるとともに、その保持された電圧値Ｖ_２が得られた蓄積期間を表す比較信号Ｓ_３がラッチ回路１５により記憶される。

そして、続く時刻ｔ_６以降において、各第１信号処理部１０_ｍ,ｎの第２ホールド回路１４およびラッチ回路１５から出力されるデータ（Ｑ_４，Ｓ_３）に基づいて、第２信号処理部２０のＡ／Ｄ変換回路２７により電荷値Ｑ_４がＡ／Ｄ変換されて、必要に応じてビットシフト回路２８によりデジタル値がビットシフトされる。

したがって、この光検出装置１は、入射光量検出のダイナミックレンジが大きい。また、フォトダイオードＰＤ_ｍ,ｎで発生した電荷を積分回路１１の容量素子に蓄積して、その蓄積した電荷の量に応じた電圧値Ｖ_１を積分回路１１から出力するので、入射光量検出の温度依存性が小さい。

また、第２ホールド回路１４およびラッチ回路１５が設けられていることにより、時刻ｔ_１から時刻ｔ_６までの期間において各フォトダイオードＰＤ_ｍ,ｎおよび各第１信号処理部１０_ｍ,ｎにより得られた撮像データ（Ｖ_２，Ｓ_３）の処理が第２信号処理部２０において為されている時刻ｔ_６以降の間に、同時に、各フォトダイオードＰＤ_ｍ,ｎおよび第１信号処理部１０_ｍ,ｎにより次の撮像データ（Ｖ_２，Ｓ_３）が得られる。したがって、この光検出装置１は、高速撮像が可能である。

また、第１ホールド回路１２がＣＤＳ回路を兼ねていることにより、積分回路１１のアンプＡ_１のリセット時発生ノイズによる出力電圧値Ｖ_１の誤差が低減されるので、この光検出装置１は、より正確な撮像データを得ることができる。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、比較回路１３は、上記実施形態では積分回路１１から出力される電圧値Ｖ_１を基準電圧値Ｖ_ｒｅｆと大小比較したが、第１ホールド回路１２から出力される電圧値Ｖ_２を基準電圧値Ｖ_ｒｅｆと大小比較してもよい。

また、光検出装置の回路構成は、上記実施形態で説明したものに限られず、他のものであってもよい。例えば、フォトダイオードは、２次元配列に限らず、１次元配列されていてもよいし、１個であってもよい。積分回路の可変容量部の容量値は、２段階または４段階以上に切り替えることが可能であってもよい。第１ホールド回路、比較回路および第２ホールド回路等も、他の回路構成が可能である。また、複数のフォトダイオードに対して１つの第１信号処理部が設けられていてもよい。

本実施形態に係る光検出装置１の概略構成図である。 本実施形態に係る光検出装置１の第１信号処理部１０_ｍ,ｎの構成図である。 本実施形態に係る光検出装置１の比較回路１３の回路図である。 本実施形態に係る光検出装置１の第２信号処理部２０の構成図である。 本実施形態に係る光検出装置１のビットシフト回路２８の動作を説明する図である。 本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。 本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。 本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。

符号の説明

１…光検出装置、１０…第１信号処理部、１１…積分回路、１２…第１ホールド回路、１３…比較回路、１４…第２ホールド回路、１５…ラッチ回路、２０…第２信号処理部、２６…スイッチドキャパシタ回路、２７…Ａ／Ｄ変換回路、２８…ビットシフト回路、Ａ…アンプ、Ｃ…容量素子、ＰＤ…フォトダイオード、ＳＷ…スイッチ。

Claims (8)

1. 入射光量に応じた量の電荷を発生するフォトダイオードと、
   Ｋ個の容量値Ｃ_１〜Ｃ_Ｋのうちの何れかの容量値Ｃ_ｎに選択的に設定される可変容量部を有し、この可変容量部において設定されている容量値Ｃ_ｋに対応した蓄積期間Ｔ_ｋに亘って前記フォトダイオードから出力される電荷を前記可変容量部に蓄積して、この蓄積した電荷の量に応じた電圧値を出力する積分回路と、
   蓄積期間Ｔ_１〜Ｔ_Ｋのうちの何れかの蓄積期間Ｔ_ｋの終了の際に前記積分回路から出力される電圧値を保持して、この保持した電圧値を出力する第１ホールド回路と、
   前記積分回路または前記第１ホールド回路から出力される電圧値を入力し、この入力した電圧値と基準電圧値とを大小比較して、この比較結果を表す比較信号を出力するとともに、何れかの蓄積期間Ｔ_ｋの終了の際に前記積分回路または前記第１ホールド回路から出力される電圧値が前記基準電圧値より小さいときに前記第１ホールド回路に対して該電圧値を保持するよう指示する比較回路と、
   を備え、
   比（Ｔ_ｋ／Ｃ_ｋ）の値がｋ値によって異なる、
   ことを特徴とする光検出装置（ただし、Ｋは２以上の整数、ｋは１以上Ｋ以下の任意の整数）。
2. 比（Ｔ_ｋ１／Ｃ_ｋ１）と比（Ｔ_ｋ２／Ｃ_ｋ２）との比が２の冪乗の数であることを特徴とする請求項１記載の光検出装置（ただし、ｋ１およびｋ２それぞれは１以上Ｋ以下の任意の整数であり、ｋ１≠ｋ２）。
3. 前記第１ホールド回路は、前記積分回路から出力される電圧値を入力し、蓄積期間Ｔ_ｋの開始および終了それぞれの際に入力する該電圧値の差に応じた電圧値を保持し出力するＣＤＳ回路を兼ねることを特徴とする請求項１記載の光検出装置。
4. 前記第１ホールド回路から出力される電圧値を入力し、特定時刻における該電圧値を保持して、この保持した電圧値を出力する第２ホールド回路と、
   前記比較回路から出力される比較信号を入力し、特定時刻における該比較信号を記憶し、この記憶した比較信号を出力するラッチ回路と、
   を更に備えることを特徴とする請求項１記載の光検出装置。
5. 前記第１ホールド回路から出力される電圧値を入力し、この入力した電圧値をデジタル値に変換して、このデジタル値を出力するＡ／Ｄ変換回路を更に備えることを特徴とする請求項１記載の光検出装置。
6. 前記Ａ／Ｄ変換回路から出力されるデジタル値を入力するとともに、前記比較回路から出力される比較信号を入力して、該比較信号に基づいて該デジタル値のビットをシフトさせ、このビットシフトした後のデジタル値を出力するビットシフト回路を更に備えることを特徴とする請求項５記載の光検出装置。
7. 前記第１ホールド回路から出力される電圧値を入力して容量部に保持し、この保持した電圧値を前記Ａ／Ｄ変換回路へ出力するスイッチドキャパシタ回路を更に備えることを特徴とする請求項５記載の光検出装置。
8. 前記フォトダイオード，前記積分回路，前記第１ホールド回路および前記比較回路を複数組備え、これら複数組に対して１個の前記Ａ／Ｄ変換回路を備える、ことを特徴とする請求項５記載の光検出装置。
   

Images