WO2018088478A1 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
WO2018088478A1
WO2018088478A1 PCT/JP2017/040438 JP2017040438W WO2018088478A1 WO 2018088478 A1 WO2018088478 A1 WO 2018088478A1 JP 2017040438 W JP2017040438 W JP 2017040438W WO 2018088478 A1 WO2018088478 A1 WO 2018088478A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
semiconductor
signal processing
pixel
signal
Prior art date
Application number
PCT/JP2017/040438
Other languages
English (en)
French (fr)
Inventor
中村　重幸
俊介 足立
馬場　隆
輝昌 永野
晃永 山本
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to EP17870497.9A priority Critical patent/EP3540773B1/en
Priority to JP2018550254A priority patent/JP6944464B2/ja
Priority to US16/348,187 priority patent/US11183608B2/en
Priority to CN201780069329.5A priority patent/CN109952649B/zh
Priority to KR1020197016180A priority patent/KR102483660B1/ko
Publication of WO2018088478A1 publication Critical patent/WO2018088478A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Definitions

  • the present invention relates to a photodetection device.
  • a photodetection device having a plurality of pixels arranged two-dimensionally and a plurality of signal processing units that process output signals from the corresponding pixels is known (see, for example, Patent Documents 1 and 2).
  • Each pixel includes a photodiode.
  • the light sensitivity at each pixel is low, so that it is difficult to image weak light (for example, single photons).
  • weak light for example, single photons.
  • the photosensitivity at the pixel is ensured compared to when the light receiving area of the pixel is small.
  • the light receiving area of the pixel is large, the following problems may occur. Since it is difficult to reduce the pitch between pixels, sufficient resolution cannot be ensured in imaging. Since background light is easily received in each pixel, the amount of received background light is large. When the ratio of the amount of received background light to the amount of received weak light that is the detection target is large, it is difficult to cut the background light component. Since the PN junction capacitance in the photodiode is large, the response speed from receiving weak light until outputting a signal is slow.
  • an operational amplifier circuit amplifies a signal from a photodiode.
  • the operational amplifier circuit is forced to decrease the response speed or increase the supply power.
  • the response speed of the operational amplifier circuit decreases, the steep rise of the input signal may not be accurately transmitted to a subsequent circuit connected to the operational amplifier circuit.
  • the power supplied to the operational amplifier circuit increases, the power consumption of the entire device becomes enormous.
  • An object of one embodiment of the present invention is to provide a photodetector that detects weak light with high accuracy and power saving.
  • One embodiment of the present invention is a light detection device including a semiconductor light detection element and a mounting substrate on which the semiconductor light detection element is mounted.
  • the semiconductor photodetecting element includes a semiconductor substrate having a first main surface and a second main surface that face each other, and a plurality of pixels that are two-dimensionally arranged on the semiconductor substrate.
  • the mounting substrate has a plurality of signal processing units that process output signals from the corresponding pixels.
  • the semiconductor photodetector element has, for each pixel, a plurality of avalanche photodiodes that operate in Geiger mode, a plurality of quenching resistors, and a through electrode that penetrates the semiconductor substrate in the thickness direction.
  • the plurality of avalanche photodiodes each have a light receiving region provided on the first main surface side of the semiconductor substrate.
  • the plurality of quenching resistors are arranged on the first main surface side of the semiconductor substrate and are electrically connected in series to the corresponding avalanche photodiodes.
  • the through electrode is electrically connected to a plurality of quenching resistors.
  • the light receiving regions of the plurality of avalanche photodiodes are two-dimensionally arranged for each pixel.
  • Each signal processing unit has a current mirror circuit in which a plurality of avalanche photodiodes are electrically connected through corresponding through electrodes. The current mirror circuit outputs a signal corresponding to the output signals from the plurality of avalanche photodiodes.
  • the number of signal processing units included in the mounting substrate is larger than the number of light receiving regions in each pixel.
  • the semiconductor photodetector includes a plurality of avalanche photodiodes that operate in Geiger mode for each pixel that is two-dimensionally arranged.
  • the number of the plurality of signal processing units is larger than the number of light receiving regions of each pixel.
  • the photomultiplier function of each avalanche photodiode improves the photosensitivity at each pixel as compared to a photodetector using a general photodiode. Therefore, even when the light receiving area of each pixel is reduced in order to improve the resolution in imaging, the light detection device according to this aspect is difficult to be detected by a light detection device using a general photodiode. Detects faint light.
  • ⁇ Background light is noise against faint light.
  • the ratio of the amount of received background light to the amount of weak light received is smaller than when the light receiving area of the pixel is large, so that the background light component per pixel is small.
  • the sum of the PN junction capacitances of the avalanche photodiode in each pixel is also small. Therefore, an output signal having a steep rise is obtained from each avalanche photodiode.
  • each signal processing unit has a current mirror circuit.
  • the current mirror circuit is power saving and has a high response speed as compared with the operational amplifier circuit, and accurately transmits the information of the input signal.
  • the information of the input signal includes, for example, a signal waveform. Therefore, the current mirror circuit accurately transmits the steepness of the rise of the output signal from each avalanche photodiode. As a result, the photodetection device according to this aspect detects weak light with high accuracy and power saving.
  • each signal processing unit may have a grounded gate circuit, and an output signal from the grounded gate circuit may be input to the current mirror circuit.
  • the gate ground circuit is inserted between the corresponding through electrode and the current mirror circuit, and output signals from a plurality of avalanche photodiodes are input through the corresponding through electrode.
  • the input impedance of the gate ground circuit is lower than the input impedance of the readout circuit other than the gate ground circuit. Therefore, the gate ground circuit accurately transmits the steepness of the rising edge of the output signal from each avalanche photodiode.
  • each signal processing unit more accurately transmits the steepness of the rise of the output signal from each avalanche photodiode.
  • each signal processing unit may include a comparator to which an output signal from the current mirror circuit is input.
  • a signal having a desired pulse height can be obtained from the signal input to the comparator.
  • One embodiment of the present invention provides a photodetector that detects weak light with high accuracy and power saving.
  • FIG. 1 is a schematic perspective view showing a light detection device according to an embodiment.
  • FIG. 2 is an exploded perspective view of the light detection device.
  • FIG. 3 is a schematic plan view of the semiconductor photodetecting element.
  • FIG. 4 is a schematic enlarged view of the semiconductor photodetector element.
  • FIG. 5 is a schematic enlarged view of the semiconductor photodetector element.
  • FIG. 6 is a diagram showing a cross-sectional configuration of the semiconductor photodetector element.
  • FIG. 7 is a circuit diagram of the photodetector.
  • FIG. 8 is a circuit diagram of a photodetecting device according to a modification of the present embodiment.
  • FIG. 9 is a diagram illustrating the configuration of the mounting substrate.
  • FIG. 1 is a schematic perspective view showing a photodetecting device according to the present embodiment.
  • FIG. 2 is an exploded perspective view of the photodetector shown in FIG.
  • the photodetecting device 1 includes a semiconductor photodetecting element 10, a mounting substrate 20, and a glass substrate 30, as shown in FIGS.
  • the mounting substrate 20 faces the semiconductor light detection element 10.
  • the glass substrate 30 faces the semiconductor light detection element 10.
  • the semiconductor light detection element 10 is disposed between the mounting substrate 20 and the glass substrate 30.
  • the planes parallel to the respective principal surfaces of the semiconductor photodetecting element 10, the mounting substrate 20, and the glass substrate 30 are XY axis planes, and the direction orthogonal to the respective principal surfaces is the Z axis direction.
  • the semiconductor photodetecting element 10 has a semiconductor substrate 50 having a rectangular shape in plan view.
  • the semiconductor substrate 50 is made of Si and is an N-type semiconductor substrate.
  • the semiconductor substrate 50 has a main surface 1Na and a main surface 1Nb facing each other.
  • the N type is an example of the first conductivity type.
  • An example of the second conductivity type is P type.
  • the semiconductor photodetector 10 has a plurality of pixels U and a plurality of through electrodes TE.
  • the plurality of pixels U are two-dimensionally arranged in a matrix on the semiconductor substrate 50.
  • the plurality of through electrodes TE are also two-dimensionally arranged in a matrix on the semiconductor substrate 50.
  • the light detection device 1 outputs a signal corresponding to the light detected by the plurality of pixels U.
  • the number of pixels U is “1024 (32 ⁇ 32)”.
  • the pitch WU between the pixels U is 10 to 500 ⁇ m in the row direction and the column direction.
  • the row direction is the X-axis direction
  • the column direction is the Y-axis direction.
  • the glass substrate 30 has a main surface 30a and a main surface 30b facing each other.
  • the glass substrate 30 has a rectangular shape in plan view.
  • Main surface 30 b faces main surface 1 Na of semiconductor substrate 50.
  • the main surface 30a and the main surface 30b are flat.
  • the glass substrate 30 and the semiconductor photodetecting element 10 are optically connected by an optical adhesive OA.
  • the glass substrate 30 may be formed directly on the semiconductor photodetecting element 10.
  • the mounting substrate 20 has a main surface 20a and a main surface 20b facing each other.
  • the mounting substrate 20 has a rectangular shape in plan view.
  • the semiconductor photodetecting element 10 is mounted on the mounting substrate 20.
  • Main surface 20a and main surface 1Nb face each other.
  • the mounting board 20 constitutes an ASIC (Application Specific Integrated Circuit). As illustrated in FIG. 2, the mounting substrate 20 includes a plurality of signal processing units SP. The plurality of signal processing units SP are two-dimensionally arranged on the main surface 20a side of the mounting substrate 20. Each signal processing unit SP has an electrode arranged corresponding to the through electrode TE. Each electrode is electrically connected to the corresponding through electrode TE through the bump electrode BE.
  • ASIC Application Specific Integrated Circuit
  • the side surface 1Nc of the semiconductor substrate 50, the side surface 30c of the glass substrate 30, and the side surface 20c of the mounting substrate 20 are flush with each other. That is, the outer edge of the semiconductor substrate 50, the outer edge of the glass substrate 30, and the outer edge of the mounting substrate 20 coincide with each other in plan view.
  • the outer edge of the semiconductor substrate 50, the outer edge of the glass substrate 30, and the outer edge of the mounting substrate 20 may not coincide with each other.
  • the area of the mounting substrate 20 may be larger than the areas of the semiconductor substrate 50 and the glass substrate 30 in plan view.
  • the side surface 20 c of the mounting substrate 20 is located outside the side surface 1 Nc of the semiconductor substrate 50 and the side surface 30 c of the glass substrate 30 in the XY axis plane direction.
  • FIG. 3 is a diagram of the semiconductor photodetector 10 viewed from a direction (Z-axis direction) orthogonal to the main surface 1Na.
  • the illustration of the insulating layer L4 (see FIG. 6) is omitted.
  • FIG. 4 shows a region where the pixel U and the through electrode TE are formed.
  • FIG. 5 shows one pixel U and the vicinity of the pixel U.
  • the semiconductor photodetector 10 has, for each pixel U, a plurality of avalanche photodiodes APD that operate in Geiger mode, a plurality of quenching resistors 21, and a through electrode TE.
  • the through electrode TE penetrates the semiconductor substrate 50 in the thickness direction (Z-axis direction).
  • a plurality of avalanche photodiodes APD are two-dimensionally arranged on the semiconductor substrate 50.
  • Each avalanche photodiode APD has a light receiving region S.
  • the light receiving region S is provided on the main surface 1Na side of the semiconductor substrate 50.
  • each pixel U includes a plurality of light receiving regions S.
  • the plurality of light receiving regions S are two-dimensionally arranged in each pixel U.
  • the pitch WS of the light receiving regions S in one pixel U is 10 to 50 ⁇ m in the row direction and the column direction.
  • the light receiving region S1 is a charge generation region (photosensitive region) where charge is generated according to incident light. That is, the light receiving area S1 is a light detection area.
  • each light receiving region S has a rectangular shape when viewed from the Z-axis direction.
  • the groove 13 is formed so as to surround the entire circumference of each light receiving region S when viewed from the Z-axis direction. Similar to the light receiving region S, the region surrounded by the groove 13 has a rectangular shape when viewed from the Z-axis direction.
  • the semiconductor photodetecting element 10 includes a plurality of electrodes E1, an electrode E2, and an electrode E3 for each pixel U.
  • Each electrode E1 is connected to a corresponding light receiving region S.
  • the electrode E1 is disposed on the main surface 1Na side of the semiconductor substrate 50 and extends to the outside of the light receiving region S.
  • the electrode E1 is connected to the quenching resistor 21.
  • the electrode E1 connects the light receiving region S and the quenching resistor 21 corresponding to each other.
  • the electrode E1 has an end connected to the light receiving region S and an end connected to the quenching resistor 21.
  • Each quenching resistor 21 is arranged on the main surface 1Na side of the semiconductor substrate 50.
  • the quenching resistor 21 extends along the outer edge of the light receiving region S.
  • Each quenching resistor 21 is electrically connected in series with the light receiving region S of the corresponding avalanche photodiode APD through the electrode E1.
  • the quenching resistor 21 constitutes a passive quenching circuit.
  • the quenching resistor 21 is connected to the electrode E1 and the electrode E2.
  • the quenching resistor 21 has an end connected to the electrode E1 and an end connected to the electrode E2.
  • the electrode E2 is provided in a lattice shape so as to pass between a plurality of light receiving regions S included in one pixel U when viewed from the Z-axis direction.
  • the light receiving region S and the groove 13 are surrounded by the electrode E2 when viewed from the Z-axis direction.
  • the electrode E2 is electrically connected to all the light receiving regions S included in one pixel U through the electrode E1 and the quenching resistor 21.
  • the electrode E2 is connected to the electrode E3.
  • the electrode E3 extends from the electrode E2 and is electrically connected to the corresponding through electrode TE. All the quenching resistors 21 included in one pixel U are electrically connected in parallel to one through electrode TE by the electrode E2 and the electrode E3.
  • the plurality of through electrodes TE are located in a region where the plurality of pixels U are two-dimensionally arranged when viewed from the Z-axis direction. Each through electrode TE is arranged in a region surrounded by four adjacent pixels U except for the through electrode TE located at the end of the semiconductor light detection element 10.
  • the through electrode TE is electrically connected to one pixel U among the four pixels U adjacent to each other.
  • the through electrodes TE and the pixels U are alternately arranged in a direction intersecting the X axis and the Y axis.
  • Each through electrode TE is electrically connected to the plurality of avalanche photodiodes APD (the plurality of light receiving regions S) included in the corresponding pixel U through the electrode E1, the quenching resistor 21, the electrode E2, and the electrode E3. .
  • FIG. 6 shows a cross-sectional configuration of the semiconductor photodetector 10 and the mounting substrate 20.
  • Each avalanche photodiode APD has a P-type first semiconductor region PA, an N-type second semiconductor region NA, and a P-type third semiconductor region PB.
  • the first semiconductor region PA is located on the main surface 1Na side of the semiconductor substrate 50.
  • the second semiconductor region NA is located on the main surface 1Nb side of the semiconductor substrate 50.
  • the third semiconductor region PB is formed in the first semiconductor region PA.
  • the impurity concentration of the third semiconductor region PB is higher than the impurity concentration of the first semiconductor region PA.
  • the third semiconductor region PB is the light receiving region S.
  • Each avalanche photodiode APD is configured from the main surface 1Na side in the order of the P + layer as the third semiconductor region PB, the P layer as the first semiconductor region PA, and the N + layer as the second semiconductor region NA. Yes.
  • the groove 13 is formed in the semiconductor substrate 50 so as to surround the third semiconductor region PB. As shown in FIG. 6, the groove 13 penetrates the first semiconductor region PA in the Z-axis direction and reaches the second semiconductor region NA. In the groove 13, an insulating layer 13 a and a core material 13 b are disposed.
  • the core material 13b is made of a refractory metal.
  • the core material 13b is made of tungsten, for example.
  • the semiconductor photodetecting element 10 has an electrode pad 12 and an electrode E4 for each pixel U.
  • the electrode pad 12 and the electrode E4 are disposed corresponding to the through electrode TE.
  • the electrode pad 12 is located on the main surface 1Na side, and the electrode E4 is located on the main surface 1Nb side.
  • the electrode pad 12 is electrically connected to the electrode E3 through the connection portion C.
  • the electrode pad 12 electrically connects the electrode E3 and the through electrode TE.
  • the through electrode TE is disposed in the through hole TH penetrating the semiconductor substrate 50 in the thickness direction (Z-axis direction).
  • An insulating layer L1, a through electrode TE, and an insulating layer L2 are disposed in the through hole TH.
  • the insulating layer L1 is formed on the inner peripheral surface of the through hole TH.
  • the through electrode TE is disposed in the through hole TH via the insulating layer L1.
  • the insulating layer L2 is disposed in a space formed inside the through electrode TE.
  • the through electrode TE has a cylindrical shape.
  • the members disposed in the through hole TH are configured in order of the insulating layer L1, the through electrode TE, and the insulating layer L2 from the inner peripheral surface side of the through hole TH.
  • the insulating layer L3 is disposed on the first semiconductor region PA, the second semiconductor region NA, the third semiconductor region PB, and the trench 13.
  • the quenching resistor 21 and the electrode pad 12 are covered with an insulating layer L3.
  • the electrodes E2 and E3 are disposed on the insulating layer L3 and are covered with the insulating layer L4.
  • the electrode E4 is disposed on the main surface 1Nb via the insulating layer L5.
  • the electrode E4 has an end connected to the through electrode TE and an end connected to the bump electrode BE.
  • the electrode E4 connects the through electrode TE and the bump electrode BE.
  • the electrode E4 is covered with an insulating layer L6 except for a region connected to the bump electrode BE.
  • the electrodes E1, E2, E3, E4, the electrode pad 12, and the through electrode TE are made of metal.
  • the electrodes E1, E2, E3, E4, the electrode pad 12, and the through electrode TE are made of, for example, aluminum (Al).
  • Al aluminum
  • copper (Cu) is used as an electrode material in addition to aluminum.
  • the electrodes E1, E2, E3, E4, the electrode pad 12, and the through electrode TE may be integrally formed.
  • the electrodes E1, E2, E3, E4, the electrode pad 12, and the through electrode TE are formed by, for example, a sputtering method.
  • a group III element for example, B
  • a group V element for example, P or As
  • the element in which the N-type and the P-type, which are semiconductor conductor types, are replaced with each other also functions as a semiconductor photodetecting element, like the semiconductor photodetecting element 10.
  • a method for adding these impurities for example, a diffusion method or an ion implantation method is used.
  • the insulating layers L1, L2, L3, L4, L5, L6, 13a are made of, for example, SiO 2 , SiN, or resin.
  • a method for forming the insulating layers L1, L2, L3, L4, L5, L6, and 13a a thermal oxidation method, a sputtering method, a CVD method, or a resin coating method is used.
  • the mounting substrate 20 is electrically connected to the through electrode TE by the bump electrode BE.
  • a signal output from each avalanche photodiode APD is guided to the mounting substrate 20 through the electrode E1, the quenching resistor 21, the electrode E2, the electrode E3, the electrode pad 12, the through electrode TE, the electrode E4, and the bump electrode BE.
  • the bump electrode BE is formed on the electrode E4 via a UBM (Under Bump Metal) (not shown).
  • the UBM is made of a material that is electrically and physically connected to the bump electrode BE.
  • the UBM is formed by, for example, an electroless plating method.
  • the bump electrode BE is formed by, for example, a solder ball mounting method, a printing method, or electrolytic plating.
  • the bump electrode BE is made of, for example, solder or indium.
  • FIG. 7 shows a circuit configuration of the photodetector 1.
  • the mounting substrate 20 has a plurality of signal processing units SP.
  • the plurality of signal processing units SP are two-dimensionally arranged on the main surface 20a side of the mounting substrate 20.
  • the signal processing unit SP is a front-end circuit that processes a signal from a corresponding avalanche photodiode APD at a stage before outputting a signal to a subsequent circuit connected to the light detection device 1.
  • the output pulse of the photodetection device 1 may be deteriorated due to a passive element included in the post-stage circuit.
  • the signal processing unit SP is configured to transmit the pulse waveform of the output signal from each avalanche photodiode APD to the subsequent circuit.
  • the signal processing unit SP has a low impedance and a high frequency response.
  • the signal processing unit SP transmits a fast rise of the output signal of each avalanche photodiode APD to the subsequent circuit. Therefore, deterioration of the output pulse of the photodetecting device 1 is suppressed.
  • the number of signal processing units SP is larger than the number of light receiving regions S that each pixel U has. In the present embodiment, the number of signal processing units SP is “1024”, and the number of light receiving regions S included in each pixel U is “12”.
  • the signal processing unit SP has an input end electrically connected to the bump electrode BE. Output signals from the plurality of avalanche photodiodes APD of the corresponding pixel U are input to each signal processing unit SP through the quenching resistor 21, the through electrode TE, and the bump electrode BE. Each signal processor SP processes the input output signal.
  • Each signal processing unit SP has a gate ground circuit 31, a current mirror circuit 34, and a comparator 35.
  • the grounded gate circuit 31 and the current mirror circuit 34 have N-channel MOS FETs (Metal-Oxide-Semiconductor Field Effect Transistors).
  • the gate ground circuit 31 is inserted between the corresponding through electrode TE and the current mirror circuit 34.
  • a corresponding bump electrode BE is electrically connected in series to the drain of the FET of the gate ground circuit 31.
  • Output signals from the plurality of avalanche photodiodes APD included in the corresponding pixel U are input to the gate ground circuit 31 through the corresponding through electrode TE.
  • a constant current source 32 is electrically connected to the drain in parallel with the bump electrode BE.
  • a voltage source 33 is electrically connected to the gate of the FET included in the gate ground circuit 31.
  • the input terminal of the current mirror circuit 34 is electrically connected to the source of the FET included in the gate ground circuit 31.
  • the current mirror circuit 34 is electrically connected to the gate ground circuit 31. An output signal from the gate ground circuit 31 is input to the current mirror circuit 34.
  • a plurality of avalanche photodiodes APD are electrically connected to the current mirror circuit 34 through corresponding through electrodes TE. Signals corresponding to output signals from the plurality of avalanche photodiodes APD are input to the current mirror circuit 34.
  • the current mirror circuit 34 outputs a signal corresponding to the output signals from the plurality of input avalanche photodiodes APD.
  • the current mirror circuit 34 includes N-channel MOS FETs 34a and 34b that are paired with each other.
  • the output terminal of the grounded gate circuit 31 is electrically connected to the drain of the FET 34a.
  • the drain and gate of the FET 34a are short-circuited.
  • the gate of the FET 34a is electrically connected to the gate of the FET 34b.
  • the sources of the FET 34a and FET 34b are grounded.
  • the drain of the FET 34 b is electrically connected to the resistor 34 c and the input terminal of the comparator 35.
  • the resistor 34c is electrically connected to the drain of the FET 34b in parallel with the input terminal of the comparator 35.
  • the resistor 34c has an end portion that is electrically connected to the drain of the FET 34b and an end portion that is grounded.
  • the comparator 35 has first and second input terminals and an output terminal.
  • the first input terminal of the comparator 35 is electrically connected to the output terminal of the current mirror circuit 34 (the drain of the FET 34b).
  • the output signal of the current mirror circuit 34 is input to the comparator 35.
  • a variable voltage source 36 is electrically connected to the second input terminal of the comparator 35.
  • a voltage source is electrically connected to the power supply terminal 35 a of the comparator 35.
  • the comparator 35 outputs a digital signal corresponding to an output signal from a plurality of avalanche photodiodes APD included in one pixel U from an output terminal.
  • each signal processing unit SP may have the circuit configuration shown in FIG. In this case, the polarity of the avalanche photodiode APD is inverted with respect to the through electrode TE.
  • the signal processing unit SP has a current mirror circuit 44 instead of the current mirror circuit 34.
  • the current mirror circuit 44 includes P-channel MOS FETs 44a and 44b that are paired with each other.
  • the signal processing unit SP has a gate ground circuit 41 instead of the gate ground circuit 31.
  • the gate ground circuit 41 has a P-channel MOS FET.
  • Corresponding bump electrodes BE are electrically connected in series to the FET drains of the gate ground circuit 41. Output signals from the plurality of avalanche photodiodes APD included in the corresponding pixel U are input to the gate ground circuit 41 through the corresponding through electrode TE.
  • a constant current source 42 is electrically connected to the drain in parallel with the bump electrode BE. The current direction of the constant current source 42 and the constant current source 32 is opposite.
  • a voltage source 33 is electrically connected to the gate of the FET included in the gate ground circuit 41.
  • the input terminal of the current mirror circuit 44 is electrically connected to the source of the FET included in the gate ground circuit 41.
  • the current mirror circuit 44 is electrically connected to the gate ground circuit 41.
  • the output signal from the gate ground circuit 41 is input to the current mirror circuit 44.
  • a plurality of avalanche photodiodes APD are electrically connected to the current mirror circuit 44 through corresponding through electrodes TE.
  • a signal corresponding to the output signal from the plurality of avalanche photodiodes APD is input to the current mirror circuit 44.
  • the current mirror circuit 44 outputs a signal corresponding to the output signals from the plurality of input avalanche photodiodes APD.
  • the output terminal of the grounded gate circuit 41 is electrically connected to the drain of the FET 44a.
  • the drain and gate of the FET 44a are short-circuited.
  • the gate of the FET 44a is electrically connected to the gate of the FET 44b.
  • the sources of the FET 44a and the FET 44b are grounded.
  • the drain of the FET 44 b is electrically connected to the resistor 44 c and the input terminal of the comparator 35.
  • the resistor 44c is electrically connected to the drain of the FET 44b in parallel with the input terminal of the comparator 35.
  • the resistor 44c has an end portion that is electrically connected to the drain of the FET 44b and an end portion that is grounded.
  • each avalanche photodiode APD operates in Geiger mode. In the Geiger mode, a reverse voltage (reverse bias voltage) larger than the breakdown voltage of the avalanche photodiode APD is applied between the anode and the cathode of the avalanche photodiode APD.
  • the anode is the first semiconductor region PA
  • the cathode is the second semiconductor region NA.
  • the second semiconductor region NA is electrically connected to an electrode (not shown) disposed on the back side of the semiconductor substrate 50.
  • the first semiconductor region PA is electrically connected to the electrode E1 through the third semiconductor region PB.
  • a negative potential is applied to the first semiconductor region PA, and a positive potential is applied to the second semiconductor region NA.
  • the polarities of these potentials are relative.
  • the avalanche photodiode APD When light (photons) enters the avalanche photodiode APD, photoelectric conversion is performed inside the semiconductor substrate to generate photoelectrons. Avalanche multiplication is performed in a region near the PN junction interface of the first semiconductor region PA, and the amplified electron group includes the electrode E1, the quenching resistor 21, the electrode E2, the electrode E3, the through electrode TE, and the bump electrode BE. And flows to the mounting substrate 20.
  • the generated photoelectrons When light (photon) enters one of the light receiving regions S of the semiconductor photodetecting element 10, the generated photoelectrons are multiplied, and a signal by the multiplied photoelectrons is taken out from the bump electrode BE, and a corresponding signal processing unit. Input to SP.
  • the signal processing unit SP outputs a digital pulse signal corresponding to the input signal from the output terminal.
  • the semiconductor photodetector 10 has a plurality of avalanche photodiodes APD that operate in Geiger mode for each pixel U that is two-dimensionally arranged.
  • the number of signal processing units SP is larger than the number of light receiving regions S of each pixel U.
  • the photosensitivity at each pixel is improved by the internal multiplication function of each avalanche photodiode APD as compared with a photodetector using a general photodiode. Therefore, even when the light receiving area of each pixel U is reduced in order to improve the resolution in imaging, the light detection device 1 emits weak light that is difficult to be detected by a light detection device using a general photodiode.
  • the number of avalanche photodiodes APD in each pixel U is smaller than the number of signal processing units SP.
  • the number of avalanche photodiodes APD in each pixel U is more than the number of signal processing units SP, and the avalanche is electrically connected to one current mirror circuit 44.
  • the number of photodiodes APD is small. Therefore, the burden on each current mirror circuit 44 is reduced.
  • ⁇ Background light is noise against faint light.
  • the ratio of the amount of background light received to the amount of weak light received is smaller than when the light receiving area of each pixel U is large. There are few ingredients.
  • the sum of the PN junction capacitances of the avalanche photodiode APD of each pixel U is also small. Therefore, an output signal having a steep rise is obtained from each avalanche photodiode APD.
  • each signal processing unit SP has current mirror circuits 34 and 44.
  • each avalanche photodiode APD has an internal multiplication function, so that the signal processing unit SP does not require amplification by an operational amplifier circuit.
  • Current mirror circuits 34 and 44 output signals corresponding to the output signals from the plurality of avalanche photodiodes APD.
  • the current mirror circuits 34 and 44 are power saving and have a high response speed as compared with the operational amplifier circuit, and accurately transmit the information of the input signal.
  • the information of the input signal includes, for example, a signal waveform. Therefore, the current mirror circuits 34 and 44 accurately transmit the steepness of the rise of the output signal from each avalanche photodiode APD. As a result, the light detection device 1 detects weak light and has a high time resolution of the detection signal.
  • the light detection device 1 detects weak light that is difficult to be detected by a light detection device using a general photodiode even when the light receiving area of each pixel U is reduced. For this reason, in the photodetector 1, it is possible to increase the number of pixels. Therefore, the resolution of the light detection device 1 is high.
  • the light detection device 1 detects feeble light with high accuracy and power saving.
  • the number of signal processing units SP having the current mirror circuits 34 and 44 is larger than the number of light receiving regions S of each pixel U.
  • a signal amplified by the internal multiplication function of each avalanche photodiode APD can be obtained, and a high frequency response characteristic can be obtained without flowing a huge current through the circuit.
  • the photodetection device 1 achieves both improvement in photodetection characteristics (photodetection sensitivity, time resolution, spatial resolution) and realization of a high dynamic range.
  • High accuracy means that, for example, the signal S / N is high and a weak signal is detected, and the time resolution is high.
  • the semiconductor photodetector 10 a plurality of pixels U are arranged in M rows and N columns.
  • the plurality of signal processing units SP are arranged in M rows and N columns corresponding to the arrangement of the pixels U.
  • M is an integer of 2 or more
  • N is an integer of 2 or more.
  • the light detection device 1 includes a row selection unit 61, a column selection unit 63, and a reading unit 65.
  • the row selection unit 61, the column selection unit 63, and the reading unit 65 are provided on the mounting substrate 20, for example.
  • the signal processing unit SP outputs a signal to the read signal line based on the control signal received from the row selection unit 61 through the control signal line.
  • the signal output from the signal processing unit SP is input to the reading unit 65 through the read signal line.
  • the row selection unit 61 selects a row to output a signal based on a row selection signal output from a control unit (not shown), and outputs a control signal to the signal processing unit SP included in the selected row.
  • Row selection unit 61 includes, for example, a shift register or a random access decoder.
  • the reading unit 65 sequentially outputs the signals output from the signal processing unit SP based on the control signal received from the column selection unit 63 through the control signal line.
  • the column selection unit 63 selects a column to output a signal based on a column selection signal output from the control unit, and outputs a control signal to the reading unit 65 so as to output a signal of the selected column.
  • a signal output from the reading unit 65 is output from the mounting board 20 through the output port 67.
  • Column selection unit 63 includes, for example, a shift register or a random access decoder.
  • the control unit may be provided on the mounting board 20 or may be provided on a board different from the mounting board 20.
  • the photodetection device 1 constitutes an image sensor having the light receiving region S that operates in the Geiger mode.
  • the photodetection device 1 has a dynamic range while maintaining spatial resolution as an image sensor.
  • single photon avalanche diodes (SPAD) do not have a dynamic range.
  • Each signal processing unit SP has gate grounding circuits 31 and 41.
  • the gate ground circuits 31 and 41 are inserted between the through electrode TE and the current mirror circuits 34 and 44. Output signals from the plurality of avalanche photodiodes APD are input to the gate ground circuits 31 and 41 through the corresponding through electrodes TE. Output signals from the grounded gate circuits 31 and 41 are input to the current mirror circuits 34 and 44.
  • the input impedance of the grounded gate circuits 31 and 41 is lower than the input impedance of the readout circuit other than the grounded gate circuit. Therefore, the grounded gate circuits 31 and 41 accurately transmit the steepness of the rise of the output signal from each avalanche photodiode APD. As a result, each signal processing unit SP transmits the steepness of the rise of the output signal from each avalanche photodiode APD more accurately.
  • Each signal processing unit SP has a comparator 35. Output signals from the current mirror circuits 34 and 44 are input to the comparator 35. Therefore, each signal processing unit SP detects a signal having a desired pulse height from among the signals input to the comparator 35.
  • the comparator 35 appropriately removes noise such as dark count, for example.
  • a variable voltage source 36 is connected to the second input terminal of the comparator 35. The voltage applied to the second input terminal is appropriately adjusted by the variable voltage source 36. Therefore, the signal processing unit SP detects a target signal even when the pulse height of noise changes according to the ambient light.
  • the target signal has a crest value that exceeds the crest of the noise.
  • the groove 13 is formed in the semiconductor substrate 50 so as to surround the entire circumference of each light receiving region S when viewed from the Z-axis direction. Therefore, interference between adjacent avalanche photodiodes APD is prevented. For example, in an avalanche photodiode operating in Geiger mode, light emission due to carrier recombination following avalanche multiplication can occur.
  • the avalanche photodiode APD may receive light emitted from the adjacent avalanche photodiode APD.
  • the groove 13 suppresses the light emitted from the avalanche photodiode APD from being transmitted to the adjacent avalanche photodiode APD.
  • the light detection apparatus 1 includes the comparator 35, but is not limited thereto.
  • the light detection apparatus 1 may include an inverter instead of the comparator 35. In this case, output signals from the current mirror circuits 34 and 44 are input to the inverter.
  • the photodetection device 1 detects a desired signal from which noise having a fixed pulse height or less is removed.
  • the gate grounding circuits 31 and 41 may have either an N-channel MOS FET or a P-channel MOS FET.
  • the sizes of the FETs 34a and 34b included in the current mirror circuit 34 may be different from each other.
  • the sizes of the FETs 44a and 44b included in the current mirror circuit 44 may also be different from each other.
  • the sizes of the FETs 34a, 34b, 44a, and 44b that are paired with each other are different, the steep rise of the output signal from each avalanche photodiode APD is maintained and the output can be amplified.
  • the size of the FET means the gate length.
  • the groove 13 is formed in the semiconductor substrate 50 for each light receiving region S. A part of the groove 13 may be shared between adjacent light receiving regions S.
  • the groove 13 may not be formed in the semiconductor substrate 50.
  • the quenching resistor 21, the electrode pad 12, and the electrodes E2 and E3 may be covered with one insulating layer.
  • the electrode E2 and the electrode pad 12 may be directly connected.
  • the insulating layer L2 may not be disposed in the through hole TH.
  • the through electrode TE may have a columnar shape or a frustum shape.
  • the layer structure of the avalanche photodiode APD is shown, but the layer structure of the avalanche photodiode APD is not limited to this.
  • the first semiconductor region PA and the third semiconductor region PB may have different conductivity types.
  • the PN junction is formed by the first semiconductor region PA and the third semiconductor region PB.
  • the second semiconductor region NA may be composed of a plurality of semiconductor regions having different impurity concentrations.
  • the avalanche photodiode APD is located in a first conductivity type (for example, P type) semiconductor region, the first conductivity type semiconductor region, and forms a pn junction with the first conductivity type semiconductor region.
  • a second conductivity type (for example, N-type) semiconductor region is the light receiving region.
  • the present invention can be used for a light detection device that detects weak light.
  • SYMBOLS 1 Photodetection device, 10 ... Semiconductor light detection element, 20 ... Mounting board, 21 ... Quenching resistance, 31, 41 ... Gate grounding circuit, 34, 44 ... Current mirror circuit, 35 ... Comparator, 50 ... Semiconductor substrate, 1Na , 1Nb, 20a ... main surface, APD ... avalanche photodiode, S ... light receiving region, U ... pixel, TE ... penetrating electrode, SP ... signal processing unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

光検出装置は、二次元配列されている複数の画素を有する半導体光検出素子と、対応する画素からの出力信号を処理する複数の信号処理部を有する搭載基板と、を備えている。半導体光検出素子は、画素毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードと、対応するアバランシェフォトダイオードに電気的に直列接続されている複数のクエンチング抵抗と、複数のクエンチング抵抗に電気的に接続されている貫通電極と、を有している。各信号処理部は、対応する貫通電極を通して複数のアバランシェフォトダイオードが電気的に接続されていると共に複数のアバランシェフォトダイオードからの出力信号に対応する信号を出力するカレントミラー回路を有している。搭載基板が有している複数の信号処理部の数は、各画素での受光領域の数よりも多い。

Description

光検出装置
　本発明は、光検出装置に関する。
　二次元配列されている複数の画素と、対応する画素からの出力信号を処理する複数の信号処理部と、を有する光検出装置が知られている（たとえば、特許文献１及び２参照）。各画素は、フォトダイオードを含んでいる。
特開２００５－２６５６０７号公報 特開２００６－３３２７９６号公報
　特許文献１及び２に記載された光検出装置では、各画素での光感度が低いので、微弱光（たとえば、シングルフォトン）のイメージングが困難である。画素の受光面積が大きい場合、画素の受光面積が小さい場合に比して、画素での光感度が確保される。しかしながら、画素の受光面積が大きい場合、以下の問題が生じるおそれがある。画素間のピッチを狭くし難いので、イメージングにおいて十分な解像度が確保できない。各画素において背景光が受光され易いので、背景光の受光量が大きい。検出対象である微弱光の受光量に対する背景光の受光量の割合が大きい場合、背景光の成分をカットし難い。フォトダイオードでのＰＮ接合容量が大きいので、微弱光を受光してから信号を出力するまでの応答速度が遅い。
　特許文献１及び２に記載の光検出装置では、フォトダイオードからの信号をオペアンプ回路が増幅している。しかしながら、微弱光を検出するためにオペアンプ回路のゲインが高められた場合、オペアンプ回路は、応答速度の低下又は供給電力の増加を余儀なくされる。オペアンプ回路の応答速度が低下した場合、入力信号の立ち上がりの急峻さが、オペアンプ回路に接続される後段回路に正確に伝達されないおそれがある。オペアンプ回路の供給電力が増加した場合、装置全体での消費電力が膨大となる。
　本発明の一態様は、高精度かつ省電力で微弱光を検出する光検出装置を提供することを目的とする。
　本発明の一態様は、光検出装置であって、半導体光検出素子と、半導体光検出素子が搭載される搭載基板と、を備えている。半導体光検出素子は、互いに対向する第一主面及び第二主面を有している半導体基板を有すると共に、半導体基板に二次元配列されている複数の画素を有している。搭載基板は、対応する画素からの出力信号を処理する複数の信号処理部を有している。半導体光検出素子は、画素毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードと、複数のクエンチング抵抗と、半導体基板を厚み方向に貫通している貫通電極と、を有している。複数のアバランシェフォトダイオードは、半導体基板の第一主面側に設けられた受光領域をそれぞれ有している。複数のクエンチング抵抗は、半導体基板の第一主面側に配置されていると共に、対応するアバランシェフォトダイオードに電気的に直列接続されている。貫通電極は、複数のクエンチング抵抗に電気的に接続されている。複数のアバランシェフォトダイオードの受光領域は、画素毎で、二次元配列されている。各信号処理部は、対応する貫通電極を通して複数のアバランシェフォトダイオードが電気的に接続されているカレントミラー回路を有している。カレントミラー回路は、複数のアバランシェフォトダイオードからの出力信号に対応する信号を出力する。搭載基板が有している複数の信号処理部の数は、各画素での受光領域の数よりも多い。
　本一態様に係る光検出装置では、半導体光検出素子が、二次元配列されている画素毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードを有している。複数の信号処理部の数は、各画素の受光領域の数よりも多い。本一態様に係る光検出装置では、各アバランシェフォトダイオードの内部増倍機能により、一般的なフォトダイオードが用いられた光検出装置に比して、各画素での光感度が向上する。したがって、本一態様に係る光検出装置は、イメージングでの解像度を向上するために各画素の受光面積が縮小されている場合でも、一般的なフォトダイオードが用いられた光検出装置では検出され難い微弱光を検出する。
　背景光は、微弱光に対するノイズである。画素の受光面積が小さい場合、画素の受光面積が大きい場合に比して、微弱光の受光量に対する背景光の受光量の割合が小さいので、一画素あたりの背景光の成分が少ない。また、画素の受光面積が小さい場合、各画素におけるアバランシェフォトダイオードのＰＮ接合容量の和も小さい。したがって、急峻な立ち上がりを有する出力信号が各アバランシェフォトダイオードから得られる。
　本一態様に係る光検出装置では、各信号処理部がカレントミラー回路を有している。カレントミラー回路は、オペアンプ回路に比して、省電力であり、かつ、応答速度が速く、入力信号の情報を正確に伝達する。入力信号の情報は、たとえば、信号波形を含む。したがって、カレントミラー回路は、各アバランシェフォトダイオードからの出力信号の立ち上がりの急峻さを正確に伝達する。これらの結果、本一態様に係る光検出装置は、高精度かつ省電力で微弱光を検出する。
　本一態様に係る光検出装置では、各信号処理部が、ゲート接地回路を有していてもよく、カレントミラー回路には、ゲート接地回路からの出力信号が入力されていてもよい。この場合、ゲート接地回路は、対応する貫通電極とカレントミラー回路との間に挿入されていると共に、対応する貫通電極を通して複数のアバランシェフォトダイオードからの出力信号が入力される。ゲート接地回路の入力インピーダンスは、ゲート接地回路以外の読み出し回路の入力インピーダンスに比べて低い。したがって、ゲート接地回路は、各アバランシェフォトダイオードからの出力信号の立ち上がりの急峻さを正確に伝達する。この結果、本形態では、各信号処理部が、各アバランシェフォトダイオードからの出力信号の立ち上がりの急峻さをより一層正確に伝達する。
　本一態様に係る光検出装置では、各信号処理部が、カレントミラー回路からの出力信号が入力されるコンパレータを有していてもよい。この場合、所望のパルス波高を有する信号をコンパレータに入力された信号から得られる。
　本発明の一態様は、高精度かつ省電力で微弱光を検出する光検出装置を提供する。
図１は、一実施形態に係る光検出装置を示す概略斜視図である。 図２は、光検出装置の分解斜視図である。 図３は、半導体光検出素子の概略平面図である。 図４は、半導体光検出素子の概略拡大図である。 図５は、半導体光検出素子の概略拡大図である。 図６は、半導体光検出素子の断面構成を示す図である。 図７は、光検出装置の回路図である。 図８は、本実施形態の変形例に係る光検出装置の回路図である。 図９は、搭載基板の構成を示す図である。
　以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
　まず、図１及び図２を参照して、本実施形態に係る光検出装置の構成を説明する。図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、図１に示された光検出装置の分解斜視図である。
　光検出装置１は、図１及び図２に示されるように、半導体光検出素子１０、搭載基板２０、及びガラス基板３０を備えている。搭載基板２０は、半導体光検出素子１０と対向している。ガラス基板３０は、半導体光検出素子１０と対向している。半導体光検出素子１０は、搭載基板２０とガラス基板３０との間に配置されている。本実施形態では、半導体光検出素子１０、搭載基板２０、及びガラス基板３０の各主面と平行な面がＸＹ軸平面であると共に、各主面に直交する方向がＺ軸方向である。
　半導体光検出素子１０は、平面視で矩形形状を呈している半導体基板５０を有している。半導体基板５０は、Ｓｉからなり、Ｎ型の半導体基板である。半導体基板５０は、互いに対向する主面１Ｎａと主面１Ｎｂとを有している。Ｎ型は、第一導電型の一例である。第二導電型の一例は、Ｐ型である。
　図２に示されるように、半導体光検出素子１０は、複数の画素Ｕと、複数の貫通電極ＴＥとを有している。複数の画素Ｕは、半導体基板５０に行列状に二次元配列されている。複数の貫通電極ＴＥも、半導体基板５０に行列状に二次元配列されている。光検出装置１は、複数の画素Ｕで検出された光に対応する信号を出力する。本実施形態では、画素Ｕの数は、「１０２４（３２×３２）」である。画素Ｕ間のピッチＷＵは、行方向及び列方向において、１０～５００μｍである。行方向がＸ軸方向であり、列方向がＹ軸方向である。
　ガラス基板３０は、互いに対向する主面３０ａと主面３０ｂとを有している。ガラス基板３０は、平面視で矩形形状を呈している。主面３０ｂは、半導体基板５０の主面１Ｎａと対向している。主面３０ａ及び主面３０ｂは、平坦である。ガラス基板３０と半導体光検出素子１０とは、光学接着剤ＯＡにより光学的に接続されている。ガラス基板３０は、半導体光検出素子１０上に直接形成されていてもよい。
　搭載基板２０は、互いに対向する主面２０ａと主面２０ｂとを有している。搭載基板２０は、平面視で矩形形状を呈している。半導体光検出素子１０は、搭載基板２０に搭載されている。主面２０ａと主面１Ｎｂとが対向している。
　搭載基板２０は、ＡＳＩＣ（Application　Specific　Integrated　Circuit）を構成している。搭載基板２０は、図２に示されるように、複数の信号処理部ＳＰを有している。複数の信号処理部ＳＰは、搭載基板２０の主面２０ａ側に二次元配列されている。各信号処理部ＳＰは、貫通電極ＴＥに対応して配置されている電極を有している。各電極は、バンプ電極ＢＥを通して、対応する貫通電極ＴＥに電気的に接続されている。
　半導体基板５０の側面１Ｎｃとガラス基板３０の側面３０ｃと搭載基板２０の側面２０ｃとは、面一とされている。すなわち、平面視で、半導体基板５０の外縁と、ガラス基板３０の外縁と、搭載基板２０の外縁とは、一致している。半導体基板５０の外縁と、ガラス基板３０の外縁と、搭載基板２０の外縁とは、一致していなくてもよい。たとえば、平面視で、搭載基板２０の面積が半導体基板５０及びガラス基板３０の各面積よりも大きくてもよい。この場合、搭載基板２０の側面２０ｃは、半導体基板５０の側面１Ｎｃ及びガラス基板３０の側面３０ｃよりもＸＹ軸平面方向の外側に位置する。
　次に、図３～図５を参照して、半導体光検出素子１０の構成を説明する。図３は、主面１Ｎａに直交する方向（Ｚ軸方向）から半導体光検出素子１０を見た図である。図３では、絶縁層Ｌ４（図６参照）の図示が省略されている。図４は、画素Ｕ及び貫通電極ＴＥが形成されている領域を示している。図５は、一つの画素Ｕと当該画素Ｕの近傍とを示している。
　半導体光検出素子１０は、画素Ｕ毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードＡＰＤと、複数のクエンチング抵抗２１と、貫通電極ＴＥとを有している。貫通電極ＴＥは、半導体基板５０を厚み方向（Ｚ軸方向）に貫通している。
　複数のアバランシェフォトダイオードＡＰＤは、半導体基板５０に二次元配列されている。各アバランシェフォトダイオードＡＰＤは、受光領域Ｓを有している。受光領域Ｓは、半導体基板５０の主面１Ｎａ側に設けられている。図４に示されるように、半導体光検出素子１０では、各画素Ｕが複数の受光領域Ｓを含んでいる。複数の受光領域Ｓは、各画素Ｕで、二次元配列されている。１つの画素Ｕ内での受光領域ＳのピッチＷＳは、行方向及び列方向において、１０～５０μｍである。受光領域Ｓ１は、入射光に応じて電荷が発生する電荷発生領域（光感応領域）である。すなわち、受光領域Ｓ１は、光検出領域である。
　図５に示されるように、各受光領域Ｓは、Ｚ軸方向から見て矩形形状を呈している。半導体基板５０には、溝１３が、Ｚ軸方向から見て各受光領域Ｓの全周を囲むように形成されている。溝１３によって囲まれた領域は、受光領域Ｓと同様に、Ｚ軸方向から見て矩形形状を呈している。
　半導体光検出素子１０は、画素Ｕ毎に、複数の電極Ｅ１と、電極Ｅ２と、電極Ｅ３とを有している。各電極Ｅ１は、対応する受光領域Ｓに接続されている。電極Ｅ１は、半導体基板５０の主面１Ｎａ側に配置されており、受光領域Ｓの外側に延在している。電極Ｅ１は、クエンチング抵抗２１に接続されている。電極Ｅ１は、互いに対応する受光領域Ｓとクエンチング抵抗２１とを接続している。電極Ｅ１は、受光領域Ｓに接続される端部と、クエンチング抵抗２１に接続される端部とを有している。
　各クエンチング抵抗２１は、半導体基板５０の主面１Ｎａ側に配置されている。クエンチング抵抗２１は、受光領域Ｓの外縁に沿って延在している。各クエンチング抵抗２１は、電極Ｅ１を通して、対応するアバランシェフォトダイオードＡＰＤの受光領域Ｓと電気的に直列接続されている。クエンチング抵抗２１は、パッシブクエンチング回路を構成している。クエンチング抵抗２１は、電極Ｅ１と電極Ｅ２に接続されている。クエンチング抵抗２１は、電極Ｅ１に接続される端部と、電極Ｅ２に接続される端部とを有している。
　電極Ｅ２は、Ｚ軸方向から見て１つの画素Ｕに含まれる複数の受光領域Ｓの間を通るように、格子状に設けられている。受光領域Ｓ及び溝１３は、Ｚ軸方向から見て、電極Ｅ２に囲まれている。電極Ｅ２は、電極Ｅ１及びクエンチング抵抗２１を通して、１つの画素Ｕに含まれる全ての受光領域Ｓと電気的に接続されている。電極Ｅ２は、電極Ｅ３と接続されている。
　電極Ｅ３は、電極Ｅ２から延在しており、対応する貫通電極ＴＥに電気的に接続されている。１つの画素Ｕに含まれる全てのクエンチング抵抗２１は、電極Ｅ２及び電極Ｅ３によって、１つの貫通電極ＴＥに電気的に並列接続されている。
　複数の貫通電極ＴＥは、Ｚ軸方向から見て、複数の画素Ｕが二次元配列されている領域に位置している。各貫通電極ＴＥは、半導体光検出素子１０の端に位置している貫通電極ＴＥを除いて、互いに隣り合う四つの画素Ｕに囲まれる領域に配置されている。貫通電極ＴＥは、互いに隣り合う四つの画素Ｕのうちの１つの画素Ｕと電気的に接続されている。貫通電極ＴＥ及び画素Ｕは、Ｘ軸及びＹ軸に交差する方向に、交互に並んでいる。各貫通電極ＴＥは、対応する画素Ｕに含まれる複数のアバランシェフォトダイオードＡＰＤ（複数の受光領域Ｓ）と、電極Ｅ１、クエンチング抵抗２１、電極Ｅ２、及び電極Ｅ３を通して電気的に接続されている。
　次に、図６を参照して、本実施形態に係る半導体光検出素子１０の構成を説明する。図６は、半導体光検出素子１０及び搭載基板２０の断面構成を示している。
　各アバランシェフォトダイオードＡＰＤは、Ｐ型の第一半導体領域ＰＡと、Ｎ型の第二半導体領域ＮＡと、Ｐ型の第三半導体領域ＰＢと、を有している。第一半導体領域ＰＡは、半導体基板５０の主面１Ｎａ側に位置している。第二半導体領域ＮＡは、半導体基板５０の主面１Ｎｂ側に位置している。第三半導体領域ＰＢは、第一半導体領域ＰＡ内に形成されている。第三半導体領域ＰＢの不純物濃度は、第一半導体領域ＰＡの不純物濃度よりも高い。第三半導体領域ＰＢは、受光領域Ｓである。各アバランシェフォトダイオードＡＰＤは、主面１Ｎａ側から、第三半導体領域ＰＢであるＰ＋層、第一半導体領域ＰＡであるＰ層、第二半導体領域ＮＡであるＮ＋層の順で構成されている。
　半導体基板５０には、第三半導体領域ＰＢを囲むように、溝１３が形成されている。図６に示されるように、溝１３は、Ｚ軸方向に第一半導体領域ＰＡを貫通して、第二半導体領域ＮＡに到達している。溝１３には、絶縁層１３ａと芯材１３ｂとが配置されている。芯材１３ｂは、高融点金属からなる。芯材１３ｂは、たとえば、タングステンからなる。
　半導体光検出素子１０は、画素Ｕ毎に、電極パッド１２と、電極Ｅ４とを有している。電極パッド１２と電極Ｅ４とは、貫通電極ＴＥに対応して配置されている。電極パッド１２は、主面１Ｎａ側に位置しており、電極Ｅ４は、主面１Ｎｂ側に位置している。電極パッド１２は、接続部Ｃを通して、電極Ｅ３と電気的に接続されている。電極パッド１２は、電極Ｅ３と貫通電極ＴＥとを電気的に接続している。
　貫通電極ＴＥは、半導体基板５０を厚み方向（Ｚ軸方向）に貫通している貫通孔ＴＨに配置されている。貫通孔ＴＨには、絶縁層Ｌ１、貫通電極ＴＥ及び絶縁層Ｌ２が配置されている。絶縁層Ｌ１は、貫通孔ＴＨの内周面上に形成されている。貫通電極ＴＥは、絶縁層Ｌ１を介して、貫通孔ＴＨ内に配置されている。絶縁層Ｌ２は、貫通電極ＴＥの内側に形成された空間に配置されている。本実施形態では、貫通電極ＴＥは筒状を呈している。貫通孔ＴＨに配置される部材は、貫通孔ＴＨの内周面側から、絶縁層Ｌ１、貫通電極ＴＥ、絶縁層Ｌ２の順で構成されている。
　第一半導体領域ＰＡ、第二半導体領域ＮＡ、第三半導体領域ＰＢ、及び溝１３の上には、絶縁層Ｌ３が配置されている。クエンチング抵抗２１及び電極パッド１２は、絶縁層Ｌ３で覆われている。電極Ｅ２，Ｅ３は、絶縁層Ｌ３上に配置されており、絶縁層Ｌ４で覆われている。
　電極Ｅ４は、主面１Ｎｂ上に、絶縁層Ｌ５を介して配置されている。電極Ｅ４は、貫通電極ＴＥに接続される端部と、バンプ電極ＢＥに接続される端部とを有している。電極Ｅ４は、貫通電極ＴＥとバンプ電極ＢＥとを接続している。電極Ｅ４は、バンプ電極ＢＥに接続される領域を除き、絶縁層Ｌ６で覆われている。
　電極Ｅ１，Ｅ２，Ｅ３，Ｅ４、電極パッド１２、及び貫通電極ＴＥは、金属からなる。電極Ｅ１，Ｅ２，Ｅ３，Ｅ４、電極パッド１２、及び貫通電極ＴＥは、たとえば、アルミニウム（Ａｌ）からなる。半導体基板５０がＳｉからなる場合には、電極材料として、アルミニウム以外に、たとえば、銅（Ｃｕ）が用いられる。電極Ｅ１，Ｅ２、Ｅ３、Ｅ４、電極パッド１２、及び貫通電極ＴＥは、一体に形成されていてもよい。電極Ｅ１，Ｅ２、Ｅ３、Ｅ４、電極パッド１２、及び貫通電極ＴＥは、たとえば、スパッタ法により形成される。
　半導体基板５０の材料にＳｉが用いられる場合、Ｐ型不純物にはＩＩＩ族元素（たとえば、Ｂ）が用いられ、Ｎ型不純物にはＶ族元素（たとえば、Ｐ又はＡｓ）が用いられる。半導体の導体型であるＮ型とＰ型とが互いに置換されている素子も、半導体光検出素子１０と同様に、半導体光検出素子として機能する。これらの不純物の添加法には、たとえば、拡散法又はイオン注入法が用いられる。
　絶縁層Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，１３ａは、たとえば、ＳｉＯ２、ＳｉＮ、又は樹脂からなる。絶縁層Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，１３ａの形成方法には、熱酸化法、スパッタ法、ＣＶＤ法、又は樹脂コート法が用いられる。
　搭載基板２０は、バンプ電極ＢＥによって貫通電極ＴＥと電気的に接続されている。各アバランシェフォトダイオードＡＰＤから出力された信号は、電極Ｅ１、クエンチング抵抗２１、電極Ｅ２、電極Ｅ３、電極パッド１２、貫通電極ＴＥ、電極Ｅ４、及びバンプ電極ＢＥを通して、搭載基板２０に導かれる。
　バンプ電極ＢＥは、不図示のＵＢＭ（Under　Bump　Metal）を介して、電極Ｅ４に形成される。ＵＢＭは、バンプ電極ＢＥと電気的及び物理的に接続が優れた材料からなる。ＵＢＭは、たとえば、無電解めっき法によって形成される。バンプ電極ＢＥは、たとえば、ハンダボールを搭載する手法、印刷法、又は電解めっきによって形成される。バンプ電極ＢＥは、たとえば、はんだ又はインジウムからなる。
　次に、図２及び図７を参照して、本実施形態に係る搭載基板の構成を説明する。図７は、光検出装置１の回路構成を示している。
　図２に示されるように、搭載基板２０は、複数の信号処理部ＳＰを有している。複数の信号処理部ＳＰは、搭載基板２０の主面２０ａ側に二次元配列されている。信号処理部ＳＰは、光検出装置１に接続される後段回路に信号を出力する前段階で、対応するアバランシェフォトダイオードＡＰＤからの信号を処理するフロントエンド回路である。
　後段回路では、後段回路が有する受動素子に起因して、光検出装置１の出力パルスが劣化するおそれがある。信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤからの出力信号のパルス波形を後段回路に伝達するように構成されている。信号処理部ＳＰは、低インピーダンスであり、かつ、高い周波数応答を有する。信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤの出力信号の高速な立ち上がりを後段回路に伝える。したがって、光検出装置１の出力パルスの劣化が抑制される。信号処理部ＳＰの数は、各画素Ｕが有する複数の受光領域Ｓの数よりも多い。本実施形態では、信号処理部ＳＰの数は「１０２４」であり、各画素Ｕが有する受光領域Ｓの数は「１２」である。
　信号処理部ＳＰは、バンプ電極ＢＥに電気的に接続されている入力端を有している。各信号処理部ＳＰには、クエンチング抵抗２１、貫通電極ＴＥ、及びバンプ電極ＢＥを通して、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。各信号処理部ＳＰは、入力された出力信号を処理する。
　各信号処理部ＳＰは、ゲート接地回路３１と、カレントミラー回路３４と、コンパレータ３５とを有している。本実施形態では、ゲート接地回路３１及びカレントミラー回路３４は、ＮチャンネルＭＯＳ　ＦＥＴ（Metal-Oxide-Semiconductor　Field　Effect　Transistor）を有している。
　ゲート接地回路３１は、互いに対応する貫通電極ＴＥとカレントミラー回路３４との間に挿入されている。ゲート接地回路３１が有するＦＥＴのドレインには、対応するバンプ電極ＢＥが電気的に直列接続されている。ゲート接地回路３１には、対応する貫通電極ＴＥを通して、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。ドレインには、バンプ電極ＢＥと並列に、定電流源３２が電気的に接続されている。ゲート接地回路３１が有するＦＥＴのゲートには、電圧源３３が電気的に接続されている。ゲート接地回路３１が有するＦＥＴのソースには、カレントミラー回路３４の入力端子が電気的に接続されている。
　カレントミラー回路３４は、ゲート接地回路３１と電気的に接続されている。カレントミラー回路３４には、ゲート接地回路３１からの出力信号が入力される。カレントミラー回路３４には、対応する貫通電極ＴＥを通して、複数のアバランシェフォトダイオードＡＰＤが電気的に接続されている。複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号が、カレントミラー回路３４に入力される。カレントミラー回路３４は、入力された複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号を出力する。
　カレントミラー回路３４は、互いに対となるＮチャンネルＭＯＳ　ＦＥＴ３４ａ，３４ｂを含む。ＦＥＴ３４ａのドレインに、ゲート接地回路３１の出力端子が電気的に接続されている。ＦＥＴ３４ａのドレイン及びゲートは短絡している。ＦＥＴ３４ａのゲートは、ＦＥＴ３４ｂのゲートと電気的に接続されている。ＦＥＴ３４ａ及びＦＥＴ３４ｂのソースは、接地されている。ＦＥＴ３４ｂのドレインは、抵抗３４ｃ及びコンパレータ３５の入力端子に電気的に接続されている。抵抗３４ｃは、コンパレータ３５の入力端子と並列に、ＦＥＴ３４ｂのドレインに電気的に接続されている。抵抗３４ｃは、ＦＥＴ３４ｂのドレインと電気的に接続されている端部と、接地されている端部とを有している。
　コンパレータ３５は、第一及び第二入力端子と、出力端子とを有している。コンパレータ３５の第一入力端子は、カレントミラー回路３４の出力端子（ＦＥＴ３４ｂのドレイン）に電気的に接続されている。コンパレータ３５には、カレントミラー回路３４の出力信号が入力される。コンパレータ３５の第二入力端子には、可変電圧源３６が電気的に接続されている。コンパレータ３５の電源端子３５ａには、電圧源が電気的に接続されている。コンパレータ３５は、１つの画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応するデジタル信号を出力端子から出力する。
　各アバランシェフォトダイオードＡＰＤにおいて、Ｎ型とＰ型とが互いに置換されている場合、各信号処理部ＳＰは、図８に示された回路構成を備えていてもよい。この場合、アバランシェフォトダイオードＡＰＤの極性が貫通電極ＴＥに対して反転する。信号処理部ＳＰは、カレントミラー回路３４に代えて、カレントミラー回路４４を有している。カレントミラー回路４４は、互いに対となるＰチャンネルＭＯＳ　ＦＥＴ４４ａ，４４ｂを有している。信号処理部ＳＰは、ゲート接地回路３１に代えて、ゲート接地回路４１を有している。ゲート接地回路４１は、ＰチャンネルＭＯＳ　ＦＥＴを有している。
　ゲート接地回路４１が有するＦＥＴのドレインには、対応するバンプ電極ＢＥが電気的に直列接続されている。ゲート接地回路４１には、対応する貫通電極ＴＥを通して、対応する画素Ｕが有する複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。ドレインには、バンプ電極ＢＥと並列に、定電流源４２が電気的に接続されている。定電流源４２と定電流源３２とは、電流の向きが逆である。ゲート接地回路４１が有するＦＥＴのゲートには、電圧源３３が電気的に接続されている。ゲート接地回路４１が有するＦＥＴのソースには、カレントミラー回路４４の入力端子が電気的に接続されている。
　カレントミラー回路４４は、ゲート接地回路４１と電気的に接続されている。カレントミラー回路４４には、ゲート接地回路４１からの出力信号が入力される。カレントミラー回路４４には、対応する貫通電極ＴＥを通して、複数のアバランシェフォトダイオードＡＰＤが電気的に接続されている。複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号が、カレントミラー回路４４に入力される。カレントミラー回路４４は、入力された複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号を出力する。
　ＦＥＴ４４ａのドレインに、ゲート接地回路４１の出力端子が電気的に接続されている。ＦＥＴ４４ａのドレイン及びゲートは短絡している。ＦＥＴ４４ａのゲートは、ＦＥＴ４４ｂのゲートと電気的に接続されている。ＦＥＴ４４ａ及びＦＥＴ４４ｂのソースは、接地されている。ＦＥＴ４４ｂのドレインは、抵抗４４ｃ及びコンパレータ３５の入力端子に電気的に接続されている。抵抗４４ｃは、コンパレータ３５の入力端子と並列に、ＦＥＴ４４ｂのドレインに電気的に接続されている。抵抗４４ｃは、ＦＥＴ４４ｂのドレインと電気的に接続されている端部と、接地されている端部とを有している。
　再び図７を参照して、本実施形態に係る光検出装置１の動作を説明する。
　半導体光検出素子１０では、各アバランシェフォトダイオードＡＰＤがガイガーモードで動作する。ガイガーモードでは、アバランシェフォトダイオードＡＰＤのブレークダウン電圧よりも大きな逆方向電圧（逆バイアス電圧）がアバランシェフォトダイオードＡＰＤのアノードとカソードとの間に印加される。本実施形態では、アノードは第一半導体領域ＰＡであり、カソードは第二半導体領域ＮＡである。第二半導体領域ＮＡは、半導体基板５０の裏面側に配置された電極（図示省略）に電気的に接続されている。第一半導体領域ＰＡは、第三半導体領域ＰＢを通して、電極Ｅ１に電気的に接続されている。たとえば、第一半導体領域ＰＡにはマイナス電位が印加され、第二半導体領域ＮＡにはプラス電位が印加される。これらの電位の極性は相対的なものである。
　アバランシェフォトダイオードＡＰＤに光（フォトン）が入射すると、半導体基板内部で光電変換が行われて光電子が発生する。第一半導体領域ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は、電極Ｅ１、クエンチング抵抗２１、電極Ｅ２、電極Ｅ３、貫通電極ＴＥ、及びバンプ電極ＢＥを通して、搭載基板２０に流れる。半導体光検出素子１０のいずれかの受光領域Ｓに光（フォトン）が入射すると、発生した光電子が増倍され、増倍された光電子による信号がバンプ電極ＢＥから取り出されて、対応する信号処理部ＳＰに入力される。信号処理部ＳＰは、入力された信号に対応するデジタルパルス信号を出力端子から出力する。
　以上説明したように、光検出装置１では、半導体光検出素子１０が、二次元配列されている画素Ｕ毎に、ガイガーモードで動作する複数のアバランシェフォトダイオードＡＰＤを有している。複数の信号処理部ＳＰの数は、各画素Ｕの受光領域Ｓの数よりも多い。光検出装置１では、各アバランシェフォトダイオードＡＰＤの内部増倍機能により、一般的なフォトダイオードが用いられた光検出装置に比して、各画素での光感度が向上する。したがって、光検出装置１は、イメージングでの解像度を向上するために各画素Ｕの受光面積が縮小されている場合でも、一般的なフォトダイオードが用いられた光検出装置では検出され難い微弱光を検出する。各画素ＵのアバランシェフォトダイオードＡＰＤの数は、複数の信号処理部ＳＰの数よりも少ない。光検出装置１では、各画素ＵのアバランシェフォトダイオードＡＰＤの数が複数の信号処理部ＳＰの数以上である光検出装置に比して、一つのカレントミラー回路４４に電気的に接続されるアバランシェフォトダイオードＡＰＤの数が少ない。したがって、各カレントミラー回路４４の負担が軽減される。
　背景光は、微弱光に対するノイズである。各画素Ｕの受光面積が小さい場合、各画素Ｕの受光面積が大きい場合に比して、微弱光の受光量に対する背景光の受光量の割合が小さいので、一つの画素Ｕあたりの背景光の成分が少ない。また、各画素Ｕの受光面積が小さい場合、各画素ＵのアバランシェフォトダイオードＡＰＤのＰＮ接合容量の和も小さい。したがって、急峻な立ち上がりを有する出力信号が各アバランシェフォトダイオードＡＰＤから得られる。
　光検出装置１では、各信号処理部ＳＰが、カレントミラー回路３４，４４を有している。光検出装置１では、各アバランシェフォトダイオードＡＰＤが内部増倍機能を有しているので、信号処理部ＳＰでは、オペアンプ回路による増幅が不要である。カレントミラー回路３４，４４は、複数のアバランシェフォトダイオードＡＰＤからの出力信号に対応する信号を出力する。カレントミラー回路３４，４４は、オペアンプ回路に比して、省電力であり、かつ、応答速度が速く、入力信号の情報を正確に伝達する。入力信号の情報は、たとえば、信号波形を含む。したがって、カレントミラー回路３４，４４は、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さを正確に伝達する。この結果、光検出装置１は、微弱光を検出し、かつ、検出信号の時間分解能が高い。
　光検出装置１では、上述したように、各画素Ｕの受光面積が縮小されている場合でも、一般的なフォトダイオードが用いられた光検出装置では検出され難い微弱光を検出する。このため、光検出装置１では、画素数を増やすことが可能である。したがって、光検出装置１の分解能は高い。
　光検出装置１は、上述したように、微弱光を高精度かつ省電力で検出する。光検出装置１では、カレントミラー回路３４，４４を有する信号処理部ＳＰの数が、各画素Ｕの受光領域Ｓの数よりも多い。光検出装置１では、各アバランシェフォトダイオードＡＰＤの内部増倍機能により増幅された信号が得られると共に、回路に膨大な電流を流すことなく高い周波数応答特性が得られる。この結果、光検出装置１では、光検出特性（光検出感度、時間分解能、空間分解能）の向上と高いダイナミックレンジの実現とが両立される。高精度とは、たとえば、信号のＳ／Ｎが高く、かつ、微弱な信号が検出されることを意味すると共に、時間分解能が高いことを意味する。
　半導体光検出素子１０では、複数の画素ＵがＭ行Ｎ列に配置されている。搭載基板２０では、複数の信号処理部ＳＰは、画素Ｕの配置に対応して、Ｍ行Ｎ列に配置されている。Ｍは２以上の整数であり、Ｎは２以上の整数である。光検出装置１は、図９に示されるように、行選択部６１、列選択部６３、及び読出部６５を備えている。行選択部６１、列選択部６３、及び読出部６５は、たとえば、搭載基板２０に設けられている。信号処理部ＳＰは、行選択部６１から制御信号線を通して受け取った制御信号に基づいて、読出信号線に信号を出力する。信号処理部ＳＰから出力された信号は、読出信号線を通して読出部６５に入力される。行選択部６１は、制御部（不図示）から出力される行選択信号に基づいて、信号を出力する行を選択し、選択した行に含まれる信号処理部ＳＰに制御信号を出力する。行選択部６１は、たとえば、シフトレジスタ又はランダムアクセスデコーダを含む。読出部６５は、列選択部６３から制御信号線を通して受け取った制御信号に基づいて、信号処理部ＳＰから出力された信号を順次出力する。列選択部６３は、制御部から出力される列選択信号に基づいて、信号を出力する列を選択し、選択した列の信号を出力するように読出部６５に制御信号を出力する。読出部６５から出力される信号は、出力ポート６７を通して、搭載基板２０から出力される。列選択部６３は、たとえば、シフトレジスタ又はランダムアクセスデコーダを含む。制御部は、搭載基板２０に設けられていてもよく、搭載基板２０とは別の基板に設けられていてもよい。
　以上のように、光検出装置１では、各画素Ｕからの出力が対応する信号処理部ＳＰを通して順次読み出され、光検出装置１（搭載基板２０）から出力される。したがって、光検出装置１は、ガイガーモードで動作する受光領域Ｓを有するイメージセンサを構成する。光検出装置１は、イメージセンサとしての空間分解能を維持しつつ、ダイナミックレンジを有する。これに対し、単一光子アバランシェダイオード（ＳＰＡＤ）は、ダイナミックレンジを有さない。
　各信号処理部ＳＰは、ゲート接地回路３１，４１を有している。ゲート接地回路３１，４１は、貫通電極ＴＥとカレントミラー回路３４，４４との間に挿入されている。ゲート接地回路３１，４１には、対応する貫通電極ＴＥを通して、複数のアバランシェフォトダイオードＡＰＤからの出力信号が入力される。カレントミラー回路３４，４４には、ゲート接地回路３１，４１からの出力信号が入力される。ゲート接地回路３１，４１の入力インピーダンスは、ゲート接地回路以外の読み出し回路の入力インピーダンスに比べて低い。したがって、ゲート接地回路３１，４１は、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さを正確に伝達する。この結果、各信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さをより一層正確に伝達する。
　各信号処理部ＳＰは、コンパレータ３５を有している。コンパレータ３５には、カレントミラー回路３４，４４からの出力信号が入力される。したがって、各信号処理部ＳＰは、コンパレータ３５に入力された信号のうち、所望のパルス波高を有する信号を検出する。コンパレータ３５により、たとえば、ダークカウントなどのノイズが適切に除去される。本実施形態では、コンパレータ３５の第二入力端子には、可変電圧源３６が接続されている。可変電圧源３６により、第二入力端子に印加される電圧が適切に調整される。したがって、信号処理部ＳＰでは、環境光に応じてノイズのパルス波高が変化する場合でも、目的の信号が検出される。目的の信号は、ノイズの波高を上回る波高値を有する。
　半導体基板５０には、溝１３が、Ｚ軸方向から見て各受光領域Ｓの全周を囲むように形成されている。したがって、隣り合うアバランシェフォトダイオードＡＰＤ間の干渉が防止される。たとえば、ガイガーモードで動作するアバランシェフォトダイオードでは、なだれ増倍に続くキャリアの再結合による発光が起こり得る。アバランシェフォトダイオードＡＰＤは、隣に位置するアバランシェフォトダイオードＡＰＤが発した光を受光するおそれがある。光検出装置１では、溝１３により、アバランシェフォトダイオードＡＰＤが発した光が、隣に位置するアバランシェフォトダイオードＡＰＤに伝わることが抑制される。
　以上、本発明の好適な実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態及び変形例に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
　たとえば、光検出装置１がコンパレータ３５を備えているが、これに限られない。光検出装置１は、コンパレータ３５の代わりに、インバータを備えていてもよい。この場合、カレントミラー回路３４，４４からの出力信号がインバータに入力される。光検出装置１がインバータを備える場合、光検出装置１（信号処理部ＳＰ）は、固定されたパルス波高以下のノイズが除去された所望の信号を検出する。
　ゲート接地回路３１，４１は、ＮチャンネルＭＯＳ　ＦＥＴとＰチャンネルＭＯＳ　ＦＥＴとのいずれを有していてもよい。
　カレントミラー回路３４が有するＦＥＴ３４ａ，３４ｂのサイズは、互いに異なってもよい。カレントミラー回路４４が有するＦＥＴ４４ａ，４４ｂのサイズも、互いに異なってもよい。互いに対となるＦＥＴ３４ａ，３４ｂ，４４ａ，４４ｂのサイズが異なる場合、各アバランシェフォトダイオードＡＰＤからの出力信号の立ち上がりの急峻さが保たれると共に、出力が増幅され得る。ＦＥＴのサイズは、ゲート長を意味する。
　上述した実施形態では、溝１３は、受光領域Ｓ毎に半導体基板５０に形成されている。溝１３の一部は、隣り合う受光領域Ｓの間で共有されてもよい。半導体基板５０には、溝１３が形成されていなくてもよい。クエンチング抵抗２１、電極パッド１２、及び電極Ｅ２，Ｅ３は、一つの絶縁層で覆われていてもよい。電極Ｅ２と電極パッド１２とが直接的に接続されていてもよい。貫通孔ＴＨに、絶縁層Ｌ２が配置されていなくてもよい。この場合、貫通電極ＴＥは、柱体状又は錐台状を呈していてもよい。
　上述した実施形態では、アバランシェフォトダイオードＡＰＤの一つの層構造が示されているが、アバランシェフォトダイオードＡＰＤの層構造はこれに限定されない。たとえば、第一半導体領域ＰＡと第三半導体領域ＰＢとが、互いに異なる導電型を有していてもよい。この場合、ＰＮ接合は、第一半導体領域ＰＡと第三半導体領域ＰＢとによって形成される。たとえば、第二半導体領域ＮＡは、不純物濃度が互いに異なる複数の半導体領域で構成されていてもよい。たとえば、アバランシェフォトダイオードＡＰＤは、第１導電型（たとえばＰ型）の半導体領域と、当該第１導電型の半導体領域内に位置し、かつ、当該第１導電型の半導体領域とｐｎ接合を形成する第２導電型（たとえばＮ型）の半導体領域と、を有していてもよい。本構成では、第２導電型の半導体領域が、受光領域である。
　本発明は、微弱光を検出する光検出装置に利用することができる。
　１…光検出装置、１０…半導体光検出素子、２０…搭載基板、２１…クエンチング抵抗、３１，４１…ゲート接地回路、３４，４４…カレントミラー回路、３５…コンパレータ、５０…半導体基板、１Ｎａ，１Ｎｂ、２０ａ…主面、ＡＰＤ…アバランシェフォトダイオード、Ｓ…受光領域、Ｕ…画素、ＴＥ…貫通電極、ＳＰ…信号処理部。

Claims (3)

  1. 　光検出装置であって、
    　互いに対向する第一主面及び第二主面を有している半導体基板を有すると共に、前記半導体基板に二次元配列されている複数の画素を有する半導体光検出素子と、
    　前記半導体光検出素子が搭載されると共に、対応する前記画素からの出力信号を処理する複数の信号処理部を有する搭載基板と、を備え、
    　前記半導体光検出素子は、前記画素毎に、
    　　前記半導体基板の前記第一主面側に設けられた受光領域をそれぞれ有していると共に、ガイガーモードで動作する複数のアバランシェフォトダイオードと、
    　　前記半導体基板の前記第一主面側に配置されていると共に、対応する前記アバランシェフォトダイオードに電気的に直列接続されている複数のクエンチング抵抗と、
    　　前記複数のクエンチング抵抗に電気的に接続されていると共に、前記半導体基板を厚み方向に貫通している貫通電極と、を有し、
    　前記複数のアバランシェフォトダイオードの前記受光領域は、前記画素毎で、二次元配列されており、
    　各前記信号処理部は、対応する前記貫通電極を通して前記複数のアバランシェフォトダイオードが電気的に接続されていると共に前記複数のアバランシェフォトダイオードからの出力信号に対応する信号を出力するカレントミラー回路を有し、
    　前記搭載基板が有している前記複数の信号処理部の数は、各前記画素での前記受光領域の数よりも多い。
  2. 　請求項１に記載の光検出装置であって、
    　各前記信号処理部は、対応する前記貫通電極と前記カレントミラー回路との間に挿入されていると共に、対応する前記貫通電極を通して前記複数のアバランシェフォトダイオードからの出力信号が入力されるゲート接地回路を更に有し、
    　前記カレントミラー回路には、前記ゲート接地回路からの出力信号が入力される。
  3. 　請求項１又は２に記載の光検出装置であって、
    　各前記信号処理部は、前記カレントミラー回路からの出力信号が入力されるコンパレータを有する。
PCT/JP2017/040438 2016-11-11 2017-11-09 光検出装置 WO2018088478A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17870497.9A EP3540773B1 (en) 2016-11-11 2017-11-09 Light detection device
JP2018550254A JP6944464B2 (ja) 2016-11-11 2017-11-09 光検出装置
US16/348,187 US11183608B2 (en) 2016-11-11 2017-11-09 Photodetecting device with weak light signal detection and low power consumption
CN201780069329.5A CN109952649B (zh) 2016-11-11 2017-11-09 光检测装置
KR1020197016180A KR102483660B1 (ko) 2016-11-11 2017-11-09 광 검출 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-220781 2016-11-11
JP2016220781 2016-11-11

Publications (1)

Publication Number Publication Date
WO2018088478A1 true WO2018088478A1 (ja) 2018-05-17

Family

ID=62110721

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040438 WO2018088478A1 (ja) 2016-11-11 2017-11-09 光検出装置

Country Status (6)

Country Link
US (1) US11183608B2 (ja)
EP (1) EP3540773B1 (ja)
JP (1) JP6944464B2 (ja)
KR (1) KR102483660B1 (ja)
CN (1) CN109952649B (ja)
WO (1) WO2018088478A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023042732A1 (ja) * 2021-09-17 2023-03-23 浜松ホトニクス株式会社 光検出装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712215B2 (ja) * 2016-11-11 2020-06-17 浜松ホトニクス株式会社 光検出装置
CN109727970A (zh) * 2019-01-25 2019-05-07 北京师范大学 雪崩光电二极管阵列探测器
CN114122171B (zh) * 2021-11-29 2023-07-28 西安邮电大学 氧化镓基日盲紫外光强度探测器及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005265607A (ja) 2004-03-18 2005-09-29 Hamamatsu Photonics Kk 光検出装置
JP2006332796A (ja) 2005-05-23 2006-12-07 Hamamatsu Photonics Kk 光検出装置
JP2013016638A (ja) * 2011-07-04 2013-01-24 Hamamatsu Photonics Kk フォトダイオードアレイモジュール
JP2013089918A (ja) * 2011-10-21 2013-05-13 Hamamatsu Photonics Kk 光検出装置
JP2013089917A (ja) * 2011-10-21 2013-05-13 Hamamatsu Photonics Kk 光検出装置
JP2013187704A (ja) * 2012-03-07 2013-09-19 Canon Inc 撮像装置、撮像システム、および撮像装置の駆動方法。
JP2016174048A (ja) * 2015-03-16 2016-09-29 株式会社東芝 光検出装置
JP2016174129A (ja) * 2015-03-18 2016-09-29 浜松ホトニクス株式会社 光検出装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224697A1 (en) * 2004-04-08 2005-10-13 Naoki Nishiyama Light-receiving circuit capable of expanding a dynamic range of an optical input
DE102010041805B4 (de) * 2010-09-01 2018-03-22 Siemens Medical Solutions Usa, Inc. Vorrichtung mit mehreren zeilen- oder matrixförmig angeordneten photoempfindlichen Mikrozellen
JP2014102213A (ja) * 2012-11-21 2014-06-05 Sharp Corp 受光センサおよび電子機器
JP2015081863A (ja) * 2013-10-23 2015-04-27 株式会社東芝 光検出器
US10491177B2 (en) * 2015-07-30 2019-11-26 Circuit Seed, Llc Multi-stage and feed forward compensated complementary current field effect transistor amplifiers
JP6318190B2 (ja) * 2016-04-25 2018-04-25 浜松ホトニクス株式会社 光検出装置
DE102016008904B4 (de) * 2016-07-22 2019-03-28 Forschungszentrum Jülich GmbH Sensorchip

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005265607A (ja) 2004-03-18 2005-09-29 Hamamatsu Photonics Kk 光検出装置
JP2006332796A (ja) 2005-05-23 2006-12-07 Hamamatsu Photonics Kk 光検出装置
JP2013016638A (ja) * 2011-07-04 2013-01-24 Hamamatsu Photonics Kk フォトダイオードアレイモジュール
JP2013089918A (ja) * 2011-10-21 2013-05-13 Hamamatsu Photonics Kk 光検出装置
JP2013089917A (ja) * 2011-10-21 2013-05-13 Hamamatsu Photonics Kk 光検出装置
JP2013187704A (ja) * 2012-03-07 2013-09-19 Canon Inc 撮像装置、撮像システム、および撮像装置の駆動方法。
JP2016174048A (ja) * 2015-03-16 2016-09-29 株式会社東芝 光検出装置
JP2016174129A (ja) * 2015-03-18 2016-09-29 浜松ホトニクス株式会社 光検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023042732A1 (ja) * 2021-09-17 2023-03-23 浜松ホトニクス株式会社 光検出装置

Also Published As

Publication number Publication date
JPWO2018088478A1 (ja) 2019-10-03
EP3540773A4 (en) 2020-05-13
CN109952649A (zh) 2019-06-28
KR102483660B1 (ko) 2023-01-03
EP3540773B1 (en) 2020-10-14
KR20190078624A (ko) 2019-07-04
JP6944464B2 (ja) 2021-10-06
EP3540773A1 (en) 2019-09-18
CN109952649B (zh) 2023-09-15
US20190334050A1 (en) 2019-10-31
US11183608B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
JP7149404B2 (ja) 光検出装置
JP7271091B2 (ja) 裏面入射型半導体光検出装置
JP6282368B2 (ja) 光検出装置
JP6944464B2 (ja) 光検出装置
JP6712215B2 (ja) 光検出装置
JP2016197730A (ja) 半導体光検出素子
JP2016012727A (ja) 光検出装置
JP2016154260A (ja) 半導体光検出素子
JP6282307B2 (ja) 半導体光検出素子
JP6116728B2 (ja) 半導体光検出素子
JP5989872B2 (ja) 光検出装置の接続構造
CN116830596A (zh) 光检测器及距离测量系统
JP2016174178A (ja) 半導体光検出素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17870497

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018550254

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197016180

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2017870497

Country of ref document: EP

Effective date: 20190611