JP2005258415A - 発光表示装置 - Google Patents

Abstract

【課題】本発明は、印加される二つ以上の制御信号に応答するスイッチング素子を利用してデータ信号を伝達する画素回路を含む、発光表示装置を提供する。
【解決手段】本発明による発光表示装置の画素回路は、データ線Ｄｍに直列に連結される二つの第１及び第２スイッチング素子を含む。この第１及び第２スイッチング素子によって、前記データ線Ｄｍから伝達されるデータ信号に対応して保存素子Ｃｓｔ、Ｃｖｔｈに電荷を蓄積し、駆動トランジスタは、保存素子Ｃｓｔ、Ｃｖｔｈに蓄積された電荷量に対応する電流を出力する。発光素子ＯＬＥＤは、この電流に対応する光を発光する。ここで、第１及び第２スイッチング素子のうちのいずれか一つは、第１走査線からの選択信号に応答してターンオンされ、残りの一つは、第２走査線に連結された画素回路の動作を制御する制御信号に応答してターンオンされる。
【選択図】図５

Description

本発明は発光表示装置に係り、特に、有機物質の電界発光（以下、“有機ＥＬ”とする）を利用した有機ＥＬ表示装置に関するものである。

一般に、有機ＥＬ表示装置は、蛍光性有機化合物を電気的に励起させて発光する表示装置であって、行列形態に配列されたＮ×Ｍ個の有機発光セルを電圧駆動あるいは電流駆動して画像を表現するようになっている。

このような有機発光セルは、ダイオード特性を有するために有機発光ダイオード（ＯＬＥＤ）とも呼ばれ、図９に示したように、アノード（ＩＴＯ）、有機薄膜、カソード電極層（金属）の構造を有している。有機薄膜は、電子及び正孔の均衡を合わせて発光効率を向上させるために、発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）、及び正孔輸送層（ＨＴＬ）を含む多層構造からなり、また、別途の電子注入層（ＥＩＬ）及び正孔注入層（ＨＩＬ）を含む。このような有機発光素子がＮ×Ｍ個のマトリックス形態に配列されて有機ＥＬ表示パネルを形成する。

このような有機ＥＬ表示パネルを駆動する方式には、単純マトリックス（passive matrix）方式と薄膜トランジスタ（以下、ＴＦＴとする）を利用した能動駆動（active matrix）方式とがある。単純マトリックス方式は、正極及び負極を直交するように形成し、制御線を選択して駆動するのに対して、能動駆動方式は、薄膜トランジスタを各ＩＴＯ（indium tin oxide）画素電極に連結し、薄膜トランジスタのゲートに連結されたキャパシタ容量により維持された電圧によって駆動する方式である。

図１０は、ＴＦＴを利用した能動駆動方式を用いる一般的な有機ＥＬ表示装置を概略的に示す図である。

図１０に示されているように、有機ＥＬ表示装置は、有機ＥＬ表示パネル１００、走査駆動部２００、及びデータ駆動部３００を含む。

有機ＥＬ表示パネル１００は、列方向に延びている複数のデータ線（Ｄ１−Ｄｍ）、行方向に延びている複数の走査線（Ｓ１−Ｓｎ）、及び複数の画素回路１１０を含む。データ線（Ｄ１−Ｄｍ）は、画像を示すデータ信号を画素回路１１０に伝達し、走査線（Ｓ１−Ｓｎ）は、選択信号を画素回路１１０に伝達する。画素回路１１０は、隣接した二つのデータ線（Ｄ１−Ｄｍ）及び隣接した二つの走査線（Ｓ１−Ｓｎ）によって定義される画素領域に形成されている。

走査駆動部２００は、走査線（Ｓ１−Ｓｎ）に各々選択信号を順に印加し、データ駆動部３００は、画像信号に対応するデータ電圧をデータ線（Ｄ１−Ｄｍ）に印加する。

走査駆動部２００及び/またはデータ駆動部３００は、表示パネル１００に電気的に連結（接続）されることもでき、または表示パネル１００に接着されて電気的に連結（接続）されているテープキャリアパッケージ（ＴＣＰ）にチップなどの形態で装着されることもできる。または、表示パネル１００に接着されて電気的に連結（接続）されている可撓性印刷回路（ＦＰＣ）もしくはフィルムなどにチップなどの形態で装着されることもできる。これとは異なり、走査駆動部２００及び/またはデータ駆動部３００は、表示パネルのガラス基板上に直接装着されることもでき、またはガラス基板上に走査線、データ線、及び薄膜トランジスタと同一層に形成されている駆動回路に代替されることも、直接装着されることもできる。

図１１は、図１０の表示パネル１００のＮ×Ｍ個の画素回路のうちの一つを代表的に示す図である。図１１に示したように、画素回路は、有機ＥＬ素子（ＯＬＥＤ）、二つのトランジスタ（ＳＭ、ＤＭ）、及びキャパシタ（Ｃｓｔ）を含む。トランジスタ（ＳＭ、ＤＭ）は、ＰＭＯＳ型トランジスタに形成される。

駆動トランジスタ（ＤＭ）は、電源電圧（ＶＤＤ）にソースが連結（接続）され、ゲートとソースとの間にキャパシタ（Ｃｓｔ）が連結されている。キャパシタ（Ｃｓｔ）は、トランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ）を一定の期間維持する。スイッチングトランジスタ（ＳＭ）は、現在の走査線（Ｓｎ）からの選択信号に応答して、データ線（Ｄｍ）からのデータ電圧をトランジスタ（ＤＭ）に伝達する。

有機ＥＬ素子（ＯＬＥＤ）は、カソードが基準電圧（Ｖｓｓ）に連結（接続）されて、駆動トランジスタ（ＤＭ）を通じて印加される電流に対応する光を発光する。ここで、有機ＥＬ素子（ＯＬＥＤ）のカソードに連結される電源ＶＳＳは、電源Ｖｄｄより低いレベルの電圧であって、グラウンド電圧などを用いることができる。

このような能動駆動方式の画素回路は、走査線からの選択信号に応答してデータ線からのデータ信号を伝達するスイッチングトランジスタ（ＳＭ）が必ず必要であり、このスイッチングトランジスタ（ＳＭ）を通じて漏れた電流（leakage current）が流れて画素回路が誤動作するおそれがあるという問題点がある。したがって、スイッチングトランジスタ（ＳＭ）は、データ信号を電流漏れなく伝達することができる画素回路が切実に要求される。

本発明の技術的課題は、二つ以上の制御信号に応答するスイッチング素子を利用してデータ信号を伝達する画素回路を含む、発光表示装置及びその駆動方法を提供することにある。

前記技術的課題を達成するために、本発明の一つの特徴による発光表示装置は、選択信号を伝達する第１走査線及び第２走査線を含む複数の走査線；前記走査線に絶縁して交差し、データ信号を伝達する複数のデータ線；前記走査線及び前記データ線に各々連結される複数の画素回路；を含む発光表示装置であって、前記画素回路は、前記データ線に直列に連結される第１及び第２スイッチング素子；前記第１及び第２スイッチング素子を通じて前記データ線から伝達されるデータ信号に対応する電圧を充電する保存素子；前記保存素子に充電された電圧に対応する電流を出力する第１トランジスタ；及び前記第１トランジスタから出力される電流に対応する光を発光する発光素子；を含み、前記第１走査線に連結された画素回路の前記第１及び第２スイッチング素子のうちのいずれか一つは、前記第１走査線からの選択信号に応答してターンオンされ、残りの一つは、第２走査線に連結された画素回路の動作を制御する第１制御信号に応答してターンオンされる。

また、前記画素回路は、前記発光素子と前記第１トランジスタとの間に連結されて、前記第１トランジスタから出力される電流を遮断する第３スイッチング素子をさらに含み、前記第３スイッチング素子は、前記第１制御信号に応答して作動することができる。また、前記第１制御信号は、第１走査線から選択信号が印加される間に前記第３スイッチング素子を遮断することができる。前記第３スイッチング素子は、前記第１及び第２スイッチング素子のうちで前記第１制御信号に応答してターンオンされるスイッチング素子と互いに異なるタイプのチャンネルを有することができる。前記保存素子は、前記第１トランジスタの敷居電圧に対応する電圧を充電する第１キャパシタ；及び前記第１キャパシタと直列に連結される第２キャパシタ；を含むことができる。前記第１及び第２キャパシタは、前記第１トランジスタのゲートとソースとの間に電気的に連結され、前記画素回路は、第２制御信号に応答して前記第１トランジスタをダイオード連結させる第４スイッチング素子；及び前記第１キャパシタと並列に連結されて、前記第２制御信号に応答してターンオンされる第５スイッチング素子；をさらに含むことができる。前記第２制御信号は、前記第１走査線に隣接した第３走査線からの選択信号であることができる。前記第１制御信号は、前記第１走査線及び第３走査線から選択信号が印加される間に前記第３スイッチング素子を遮断することができる。

本発明の他の特徴による発光表示装置は、発光素子を各々含む複数の画素領域が形成されている発光表示装置であって、前記一つの画素領域は、第１方向に延びて選択信号を伝達する第１電極；前記第１電極と実質的に同一な方向に延びて制御信号を伝達する第２電極；第２方向に延びて前記第１及び第２電極と絶縁して交差し、画像を示すデータ信号を伝達するデータ電極；及び前記第１電極及び前記画素領域と隣接した画素領域の前記第２電極に絶縁して交差し、一端が前記データ電極と接触孔を通じて連結される第１半導体層；を含み、前記データ電極と接触孔を通じて連結される第１半導体層の一端がドレーンまたはソース電極として動作し、前記第１電極及び第２電極がゲート電極として動作する第１トランジスタが少なくとも一つ存在する。

また、前記第２電極に絶縁して形成され、一端が前記発光素子の一電極と接触孔を通じて連結される第２半導体層を含み、前記発光素子の一電極と接触孔を通じて連結される第２半導体層の一端がドレーン電極として動作し、前記第２電極がゲート電極として動作する第２トランジスタが存在することができる。前記画素領域と隣接した画素領域の前記第１電極及び前記第２電極は、互いに隣接して配置されることができる。前記第１半導体層及び前記第２半導体層は、互いに異なるタイプのトランジスタを形成する半導体層であることができる。前記第１トランジスタは、前記第１電極及び前記第２電極がゲート電極として動作することができる。

本発明の他の特徴による発光表示装置は、選択信号を伝達する複数の走査線；データ信号を伝達する複数のデータ線；前記走査線及び前記データ線に連結される複数の画素回路；を含む発光表示装置であって、前記画素回路は、印加される電流に対応して発光する発光素子；第１電極、前記第１電極に電気的に連結される第２電極、及び前記第１スイッチング素子に電気的に連結される第３電極を備え、前記第１電極と第２電極との間に印加される電圧に対応する電流を前記第３電極に出力する第１トランジスタ；第１制御信号に応答して前記トランジスタをダイオード連結させる第１スイッチング素子；一電極が前記トランジスタの第２電極に接続される第１キャパシタ；前記第１電極と前記第１キャパシタの他電極との間に接続される第２キャパシタ；前記第１制御信号に応答してターンオンされ、電源と前記第１キャパシタの他電極とを電気的に連結する第２スイッチング素子；前記走査線の選択信号に応答して、前記データ線に印加されるデータ信号を伝達する第２トランジスタ；及び前記第２制御信号に応答して、前記第２トランジスタによって伝達されたデータ信号を前記第１キャパシタの他電極に印加する第３トランジスタ；を含む。

また、前記第２制御信号は、前記画素回路に隣接した画素回路の走査線であることができる。また、第３制御信号に応答して前記発光素子に印加される電流を遮断する第３スイッチング素子をさらに含むことができる。前記第３制御信号は、前記走査線及び前記画素回路に隣接した画素回路の走査線から選択信号が印加される間に前記第３スイッチング素子を遮断することができる。前記第３スイッチング素子は、前記第２トランジスタと互いに異なるタイプのチャンネルを有することができる。前記第２制御信号は、前記画素回路に隣接した他の画素回路の第３制御信号であることができる。

本発明によれば、二つのスイッチングトランジスタ（Ｍ５、Ｍ６）を直列に連結し、ゲート電極を次の発光制御線（ＥＭＩｎ＋１）及び現在の走査線（Ｓｎ）に各々連結することにより、走査線が占める空間が減少するので、開口率が増加する。さらに、本発明によれば、現在の走査線及び次の発光制御線に各々応答するトランジスタ（Ｍ５、Ｍ６）を用いることによって、スイッチングトランジスタを通じて流れる可能性のある漏れた電流を効果的に遮断することができる。また、各画素に位置するトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）が互いに異なっても、この敷居電圧（Ｖｔｈ）の偏差がキャパシタ（Ｃｖｔｈ）によって補償されるので、有機ＥＬ素子（ＯＬＥＤ）に供給される電流は一定になる。したがって、画素の位置による輝度の不均衡の問題を解決することができる。また、区間Ｔ１及び区間Ｔ２の間にトランジスタ（Ｍ２）が遮断され、データが充電される間に漏れた電流が流れるのを遮断するので、消費電力を減少することができ、ブラック階調を正確に表現することができる。

以下では、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相違した形態で実現することができ、ここで説明する実施例に限定されない。

図面においては、本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。ある部分が他の部分に連結されているとする時、それは直接的に連結されている場合だけでなく、その中間に他の素子を隔てて連結されている場合も含む。また、層、膜、領域、板などの部分が他の部分上にあるとする時、それは他の部分の“真上にある”場合だけでなく、その中間に他の部分がある場合も含む。

一方、走査線に関する用語を定義すれば、現在の選択信号を伝達しようとする走査線を“現在の走査線”とし、現在の選択信号が伝達される前に選択信号を伝達した走査線を“直前の走査線”、現在の選択信号が伝達された後に選択信号を伝達した走査線を“次の走査線”とする。

また、現在の走査線の選択信号に応じて発光するセルを“現在のセル”とし、直前の走査線の選択信号に応じて発光するセルを“直前のセル”、次の走査線の選択信号に応じて発光するセルを“次のセル”とする。

そして、現在のセルの発光制御線を“現在の発光制御線”、直前のセルの発光制御線を“直前の発光制御線”、次のセルの発光制御線を“次の発光制御線”とする。

図１は、データ信号を電流漏れなく伝達するための二重スイッチングトランジスタを含む画素回路の一例を示す等価回路図である。

図１では、説明の便宜上、ｍ番目のデータ線（Ｄｍ）、現在の走査線（Ｓｎ）、及び直前の走査線（Ｓｎ−１）に連結（接続）された画素回路のみを示した。

図１に示されているように、画素回路は、トランジスタ（Ｍ１−Ｍ６）、キャパシタ（Ｃｓｔ、Ｃｖｔｈ）、及び有機ＥＬ素子（ＯＬＥＤ）を含む。

トランジスタ（Ｍ１）は、有機ＥＬ素子（ＯＬＥＤ）を駆動するための駆動トランジスタであって、電源（Ｖｄｄ）と有機ＥＬ素子（ＯＬＥＤ）との間に接続され、ゲートに印加される電圧によってトランジスタ（Ｍ２）を通じて有機ＥＬ素子（ＯＬＥＤ）に流れる電流を制御する。

トランジスタ（Ｍ１）のゲートにはキャパシタ（Ｃｖｔｈ）のノード（Ａ）が接続され、キャパシタ（Ｃｖｔｈ）のノード（Ｂ）と電源（Ｖｄｄ）との間にキャパシタ（Ｃｓｔ）及びトランジスタ（Ｍ４）が並列に接続される。

トランジスタ（Ｍ５、Ｍ６）は、現在の走査線（Ｓｎ）からの選択信号に応答して、データ線（Ｄｍ）から印加されたデータ電圧をキャパシタ（Ｃｖｔｈ）のノード（Ｂ）に伝達する。

トランジスタ（Ｍ４）は、直前の走査線（Ｓｎ−１）からの選択信号に応答して、キャパシタ（Ｃｖｔｈ）のノード（Ｂ）を電源（Ｖｄｄ）に直接連結（接続）する。

トランジスタ（Ｍ３）は、直前の走査線（Ｓｎ−１）からの選択信号に応答して、トランジスタ（Ｍ１）をダイオード連結させる。

トランジスタ（Ｍ２）は、トランジスタ（Ｍ１）のドレーンと有機ＥＬ素子（ＯＬＥＤ）のアノードとの間に接続され、発光制御線（ＥＭＩｎ）からの選択信号に応答して、トランジスタ（Ｍ１）のドレーンと有機ＥＬ素子（ＯＬＥＤ）との間を遮断する。

有機ＥＬ素子（ＯＬＥＤ）は、トランジスタ（Ｍ２）を通じて入力される電流に対応して光を放出する。

次に、図２を参照して、図１の画素回路の動作について説明する。図２は、図１の画素回路に印加される信号線の波形を示す図である。

まず、区間Ｔ１において、直前の走査線（Ｓｎ−１）にローレベルの走査電圧が印加されると、トランジスタ（Ｍ３）がターンオンされてトランジスタ（Ｍ１）がダイオード連結状態になる。したがって、トランジスタ（Ｍ１）のゲートとソースとの間の電圧がトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）になるまで変化する。この時、トランジスタ（Ｍ１）のソースが電源（Ｖｄｄ）に連結されているので、トランジスタ（Ｍ１）のゲート、つまりキャパシタ（Ｃｖｔｈ）のノード（Ａ）に印加される電圧は、電源電圧（Ｖｄｄ）と敷居電圧（Ｖｔｈ）との合計になる。また、トランジスタ（Ｍ４）がターンオンされてキャパシタ（Ｃｖｔｈ）のノード（Ｂ）には電源（Ｖｄｄ）が印加され、キャパシタ（Ｃｖｔｈ）に数１で示される電圧（ＶＣｖｔｈ）が充電される。

ここで、ＶＣｖｔｈはキャパシタ（Ｃｖｔｈ）に充電される電圧を意味し、ＶＣｖｔｈＡはキャパシタ（Ｃｖｔｈ）のノード（Ａ）に印加される電圧、ＶＣｖｔｈＢはキャパシタ（Ｃｖｔｈ）のノード（Ｂ）に印加される電圧を意味する。

また、区間Ｔ１でＮタイプのチャンネルを有するトランジスタ（Ｍ２）は、発光制御線（ＥＭＩｎ）のローレベルの信号に応答して遮断されて、トランジスタ（Ｍ１）に流れる電流が有機ＥＬ素子（ＯＬＥＤ）に流れるのを防止し、現在の走査線（Ｓｎ）にはハイレベルの信号が印加されるので、トランジスタ（Ｍ５、Ｍ６）は遮断される。

次に、区間Ｔ２において、現在の走査線（Ｓｎ）にローレベルの走査電圧が印加されると、トランジスタ（Ｍ５、Ｍ６）がターンオンされてデータ電圧（Ｖｄａｔａ）がノード（Ｂ）に印加される。また、キャパシタ（Ｃｖｔｈ）にはトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）に該当する電圧が充電されているので、トランジスタ（Ｍ１）のゲートにはデータ電圧（Ｖｄａｔａ）とトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）との合計に対応する電圧が印加される。つまり、トランジスタ（Ｍ１）のゲート−ソース間電圧（Ｖｇｓ）は次の数２の通りである。この時、発光制御線（ＥＭＩｎ）にはローレベルの信号が印加されて、トランジスタ（Ｍ２）は遮断される。

その次に、区間Ｔ３において、発光制御線（ＥＭＩｎ）のハイレベルの信号に応答してトランジスタ（Ｍ２）がターンオンされ、トランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ）に対応する電流（ＩＯＬＥＤ）が有機ＥＬ素子（ＯＬＥＤ）に供給されて、有機ＥＬ素子（ＯＬＥＤ）は発光する。電流（ＩＯＬＥＤ）は数３の通りである。

ここで、ＩＯＬＥＤは有機ＥＬ素子（ＯＬＥＤ）に流れる電流、Ｖｇｓはトランジスタ（Ｍ１）のソースとゲートとの間の電圧、Ｖｔｈはトランジスタ（Ｍ１）の敷居電圧、Ｖｄａｔａはデータ電圧、βは定数値を示す。

このように、図１に示された画素回路は、走査線からの選択信号に応答して、データ線からのデータ信号を伝達するスイッチング素子として二重トランジスタ、つまりトランジスタ（Ｍ５、Ｍ６）を用いることによって、スイッチングトランジスタを通じて流れる可能性のある漏れた電流を効果的に遮断することができる。

さらに、本発明の画素回路は、各画素に位置するトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）が互いに異なっても、この敷居電圧（Ｖｔｈ）の偏差がキャパシタ（Ｃｖｔｈ）によって補償されるので、有機ＥＬ素子（ＯＬＥＤ）に供給される電流は一定になる。これにより、画素の位置による輝度の不均衡の問題を解決することができる。

また、区間Ｔ１及び区間Ｔ２の間にトランジスタ（Ｍ２）が遮断され、データ電圧が充電される間に漏れた電流が流れるのを遮断するので、消費電力を減少させることができ、ブラック階調を正確に表現することができる。

図３は、図１にされた画素回路の配置構造の一例を示す平面図であり、図４は図３のI−I´部分の断面図である。図３及び図４のように、絶縁基板１上に酸化ケイ素などからなる遮断層１０が形成され、遮断層１０上に多結晶シリコン層２１、２２、２３、２４、２５、２６が形成される。

多結晶シリコン層２１は、縦方向に延びて、現在のセルのトランジスタ（Ｍ２）のチャンネル領域を形成する。多結晶シリコン層２２は、縦方向に二つの枝が形成される“［（逆コの字）”形状で、現在のセルのトランジスタ（Ｍ３）のチャンネル領域を形成する。多結晶シリコン層２３は、“└”形状で横方向から縦方向に曲がっており、現在のセルの駆動トランジスタ（Ｍ１）のチャンネル領域及び直前のセルのキャパシタ（Ｃｓｔ）の一電極を形成する。多結晶シリコン層２４は、“└（Ｌ形）”形状で縦方向から横方向に曲がっており、直前のセルのスイッチングトランジスタ（Ｍ５、Ｍ６）のチャンネル領域を形成する。多結晶シリコン層２５は、“┐”形状で横方向から縦方向に曲がっており、キャパシタ（Ｃｖｔｈ）の一電極を形成する。多結晶シリコン層２６は、縦方向に延びて、現在のセルのトランジスタ（Ｍ４）のチャンネル領域を形成する。

このように形成された多結晶シリコン層２１、２２、２３、２４、２５、２６上にゲート絶縁膜３０が形成される。

ゲート絶縁膜３０上にゲート電極線が形成される。具体的に、直前の走査線（Ｓｎ−１）に対応するゲート電極４２、発光制御線（ＥＭＩｎ）に対応するゲート電極４１、駆動トランジスタ（Ｍ１）のゲート電極４３、及びキャパシタ（Ｃｓｔ、Ｃｖｔｈ）の一電極を形成する電極４４がゲート絶縁膜３０上に形成される。

ゲート電極４２は、横方向に二つの枝が形成される“［（逆コの字）”形状で、トランジスタ（Ｍ３）及びトランジスタ（Ｍ４）のゲート電極を形成し、トランジスタ（Ｍ５、Ｍ６）のゲート電極を形成する。ゲート電極４１は、横方向に延びて、トランジスタ（Ｍ２）のゲート電極を形成する。電極４４の一端は、ゲート絶縁膜３０を貫通して形成された接触孔３１を通じて多結晶シリコン層２４に連結され、直前のセルのトランジスタ（Ｍ５、Ｍ６）のドレーン電極に連結され、他端は、直前のセルのキャパシタ（Ｃｓｔ、Ｃｖｔｈ）の一電極（Ｂ）を形成する。

ゲート電極４１、４２、４３、４４上に層間絶縁膜５０が形成される。層間絶縁膜５０上には、電極６１、電極線６２、６３、６６、電源線６４、及びデータ線６５が形成される。

電極６１は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５１を通じて多結晶シリコン層２１に連結されて、トランジスタ（Ｍ２）のドレーン電極を形成する。

電極線６２は、図３中縦方向に延びて、下側端は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５２を通じて多結晶シリコン層２１に連結されて、トランジスタ（Ｍ２）のソース電極を形成し、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５３を通じて多結晶シリコン層２２に連結されて、トランジスタ（Ｍ３）のソース電極を形成する。電極線６２の上側端は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５４を通じて多結晶シリコン層２３に連結されて、トランジスタ（Ｍ１）のドレーン電極を形成する。

電極線６３は、図３中縦方向に延びて、上側端は、ゲート絶縁膜３０を貫通する接触孔５７を通じて多結晶シリコン層２３に連結されて、トランジスタ（Ｍ１）のゲート電極を形成し、接触孔５９を通じて多結晶シリコン層２２に連結されて、トランジスタ（Ｍ３）のドレーン電極を形成する。また、電極線６３の下側端は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔を通じて多結晶シリコン層２５に連結されて、現在のセルのキャパシタ（Ｃｖｔｈ）の一電極（Ａ）を電気的に連結（接続）する。

電源線６４は、直前のセル、現在のセル、次のセル領域を貫通して連結されるように縦方向に長く延びて、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５５を通じて多結晶シリコン層２３に連結されて、トランジスタ（Ｍ１）のソース電極を形成し、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔を通じて多結晶シリコン層２６に連結されて、トランジスタ（Ｍ４）のドレーン電極を形成する。

データ線６５は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５６を通じて多結晶シリコン層２４に連結されて、トランジスタ（Ｍ５、Ｍ６）のソース電極を形成する。

電極線６６は、層間絶縁膜５０を貫通する接触孔と層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔とを通じて多結晶シリコン層２６のソース領域及びゲート電極４４を電気的に連結（接続）して、現在のセルのキャパシタ（Ｃｓｔ、Ｃｖｔｈ）の一電極（Ｂ）を形成する。

図３及び図４を参照して説明したように、図１の画素回路は、二つのスイッチングトランジスタ（Ｍ５、Ｍ６）が直列に連結される。したがって、現在のセルのスイッチングトランジスタ（Ｍ５、Ｍ６）のゲート電極を現在の走査線（Ｓｎ）に連結（接続）するために、走査線（Ｓｎ）を“［（逆コの字）”形状に形成する。したがって、走査線（Ｓｎ）のための追加空間（Ａ）がさらに必要となり、開口率が減少するという短所がある。

本発明は、このような短所を補完するためのものであって、開口率を減少させずにスイッチングトランジスタの電流漏れを遮断することができる、二重スイッチングトランジスタを含む画素回路を提供する。

図５は、本発明の実施例による画素回路を示す等価回路図である。図５の画素回路は、スイッチングトランジスタ（Ｍ６）は現在の走査線（Ｓｎ）に基づいて動作し、スイッチングトランジスタ（Ｍ５）は次の発光制御線（ＥＭＩｎ＋１）に基づいて動作する点が図１の画素回路と異なる。以下で、より具体的に説明する。

図５に示されているように、画素回路は、トランジスタ（Ｍ１−Ｍ６）、キャパシタ（Ｃｓｔ、Ｃｖｔｈ）、及び有機ＥＬ素子（ＯＬＥＤ）を含む。

トランジスタ（Ｍ１）は、有機ＥＬ素子（ＯＬＥＤ）を駆動するための駆動トランジスタであって、電源（Ｖｄｄ）と有機ＥＬ素子（ＯＬＥＤ）との間に接続され、ゲートに印加される電圧によってトランジスタ（Ｍ６）を通じて有機ＥＬ素子（ＯＬＥＤ）に流れる電流を制御する。

トランジスタ（Ｍ１）のゲートにはキャパシタ（Ｃｖｔｈ）の一電極（Ａ）が接続され、キャパシタ（Ｃｖｔｈ）の他電極（Ｂ）と電源（Ｖｄｄ）との間にキャパシタ（Ｃｓｔ）及びトランジスタ（Ｍ４）が並列に接続される。

トランジスタ（Ｍ５）は、次の発光制御線（ＥＭＩｎ＋１）からの選択信号に応答して動作し、トランジスタ（Ｍ６）は、現在の走査線（Ｓｎ）からの選択信号に応答して動作する。つまり、トランジスタ（Ｍ５）及びトランジスタ（Ｍ６）が同時にターンオンされて、データ線（Ｄｍ）から印加されたデータ電圧をキャパシタ（Ｃｖｔｈ）の他電極（Ｂ）に伝達する。

トランジスタ（Ｍ４）は、直前の走査線（Ｓｎ−１）からの選択信号に応答して、キャパシタ（Ｃｖｔｈ）の電極（Ｂ）に電源（Ｖｄｄ）を供給する。

トランジスタ（Ｍ３）は、直前の走査線（Ｓｎ−１）からの選択信号に応答して、トランジスタ（Ｍ１）をダイオード連結させる。

トランジスタ（Ｍ２）は、トランジスタ（Ｍ１）のドレーンと有機ＥＬ素子（ＯＬＥＤ）のアノードとの間に接続され、発光制御線（ＥＭＩｎ）からの選択信号に応答して、トランジスタ（Ｍ１）のドレーンと有機ＥＬ素子（ＯＬＥＤ）との間を遮断する。

有機ＥＬ素子（ＯＬＥＤ）は、トランジスタ（Ｍ２）を通じて入力される電流に対応して光を放出する。

図５のように構成された画素回路の動作について、図６を参照してより詳細に説明する。図６は、本実施例による画素回路に印加される信号線の波形を示す図である。

まず、区間Ｔ１において、直前の走査線（Ｓｎ−１）にローレベルの走査電圧が印加されると、現在のセルのトランジスタ（Ｍ３）がターンオンされてトランジスタ（Ｍ１）がダイオード連結状態になる。したがって、トランジスタ（Ｍ１）のゲート及びソース間の電圧がトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）になるまで変化する。この時、トランジスタ（Ｍ１）のソースが電源（Ｖｄｄ）に連結されているので、トランジスタ（Ｍ１）のゲート、つまりキャパシタ（Ｃｖｔｈ）の一電極（Ａ）に印加される電圧は、電源電圧（Ｖｄｄ）と敷居電圧（Ｖｔｈ）との合計になる。また、トランジスタ（Ｍ４）がターンオンされてキャパシタ（Ｃｖｔｈ）の他電極（Ｂ）には電源（Ｖｄｄ）が印加され、キャパシタ（Ｃｖｔｈ）に電圧（ＶＣｖｔｈ）が充電される（数１参照）。

また、区間Ｔ１でＮタイプのチャンネルを有するトランジスタ（Ｍ２）は、発光制御線（ＥＭＩｎ）のローレベルの信号に応答して遮断されて、トランジスタ（Ｍ１）に流れる電流が有機ＥＬ素子（ＯＬＥＤ）に流れるのが防止される。

次に、区間Ｔ２において、現在の走査線（Ｓｎ）がローレベルの信号を印加すると、現在のセルのスイッチングトランジスタ（Ｍ６）がターンオンされ、同時に次のセルのトランジスタ（Ｍ３、Ｍ４）がターンオンされる。この時、次のセルで漏れた電流によって有機ＥＬ素子（ＯＬＥＤ）が発光するのを防止するために、発光制御線（ＥＭＩｎ＋１）にローレベルの信号を印加し、次のセルのＮタイプのトランジスタ（Ｍ２）をターンオフする。したがって、次の発光制御線（ＥＭＩｎ＋１）の選択信号に応答して動作するトランジスタ（Ｍ５）はターンオンされる。

これにより、スイッチングトランジスタ（Ｍ５）及びスイッチングトランジスタ（Ｍ６）が同時にターンオンされてデータ電圧（Ｖｄａｔａ）がノード（Ｂ）に印加される。また、キャパシタ（Ｃｖｔｈ）にはトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）に該当する電圧が充電されているので、トランジスタ（Ｍ１）のゲートにはデータ電圧（Ｖｄａｔａ）とトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）との合計に対応する電圧が印加される。この時、発光制御線（ＥＭＩｎ）にはローレベルの信号が印加されて、トランジスタ（Ｍ２）は遮断される。

その次に、区間Ｔ３において、ＥＭＩｎのハイレベルの信号に応答してトランジスタ（Ｍ２）がターンオンされ、トランジスタ（Ｍ１）のゲート−ソース電圧（ＶＧＳ）に対応する電流（ＩＯＬＥＤ）が有機ＥＬ素子（ＯＬＥＤ）に供給されて、有機ＥＬ素子（ＯＬＥＤ）は発光する。

本実施例で、トランジスタ（Ｍ２）はＮタイプ、トランジスタ（Ｍ５）はＰタイプであるが、トランジスタ（Ｍ２）がＰタイプ、トランジスタ（Ｍ５）がＮタイプであることもできる。

したがって、図４に示された画素回路は、現在の走査線及び次の発光制御線に各々応答するトランジスタ（Ｍ５、Ｍ６）を用いることにより、スイッチングトランジスタを通じて流れる可能性のある漏れた電流を効果的に遮断することができる。

さらに、各画素に位置するトランジスタ（Ｍ１）の敷居電圧（Ｖｔｈ）が互いに異なっても、この敷居電圧（Ｖｔｈ）の偏差がキャパシタ（Ｃｖｔｈ）によって補償されるので、有機ＥＬ素子（ＯＬＥＤ）に供給される電流は一定になる。したがって、画素の位置による輝度の不均衡の問題を解決することができる。

また、区間Ｔ１及び区間Ｔ２の間にトランジスタ（Ｍ２）が遮断され、データ電圧に対応する電圧がキャパシタ（Ｃｓｔ）に充電される間に漏れた電流が流れるのを遮断するので、消費電力を減少させることができ、ブラック階調を正確に表現することができる。

図７は、図５に示された画素回路の配置構造の一例を示す平面図であり、図８は、図７のII−II´部分の断面図である。図７及び図８のように、絶縁基板１上に酸化ケイ素などからなる遮断層１０が形成され、遮断層１０上に多結晶シリコン層２１、２２、２３、２４、２５、２６が形成される。

多結晶シリコン層２１は、縦方向に延びて、現在のセルのトランジスタ（Ｍ２）のチャンネル領域を形成し、多結晶シリコン層２１に連結される多結晶シリコン層２２は、縦方向に二つの枝が形成される“［（逆コの字）”形状で、現在のセルのトランジスタ（Ｍ３）のチャンネル領域を形成する。多結晶シリコン層２３は、“└（Ｌ形）”形状で横方向から縦方向に曲がっており、現在のセルの駆動トランジスタ（Ｍ１）のチャンネル領域及び直前のセルのキャパシタ（Ｃｓｔ）の一電極を形成する。多結晶シリコン層２４は、“└”形状で縦方向から横方向に曲がっており、直前のセルのスイッチングトランジスタ（Ｍ５、Ｍ６）のチャンネル領域を形成する。多結晶シリコン層２５は、“┐（逆Ｌ形）”形状で横方向から縦方向に曲がっており、キャパシタ（Ｃｖｔｈ）の一電極を形成する。多結晶シリコン層２６は、縦方向に延びて、現在のセルのトランジスタ（Ｍ４）のチャンネル領域を形成する。

このように形成された多結晶シリコン層２１、２２、２３、２４、２５、２６上にゲート絶縁膜３０が形成される。

ゲート絶縁膜３０上にゲート電極線が形成される。具体的に、直前の走査線（Ｓｎ−１）に対応するゲート電極４２、発光制御線（ＥＭＩｎ）に対応するゲート電極４１、駆動トランジスタ（Ｍ１）のゲート電極４３、及びキャパシタ（Ｃｓｔ、Ｃｖｔｈ）の一電極を形成する電極４４がゲート絶縁膜３０上に形成される。

ゲート電極４２は、横方向に延びて、トランジスタ（Ｍ３）及びトランジスタ（Ｍ４）のゲート電極を形成し、トランジスタ（Ｍ６）のゲート電極を形成する。ゲート電極４１は、図７中横方向に“┏┛”形状で、トランジスタ（Ｍ２）のゲート電極及びトランジスタ（Ｍ５）のゲート電極を形成する。

電極４４の一端は、ゲート絶縁膜３０を貫通して形成された接触孔３１を通じて多結晶シリコン層２４に連結され、直前のセルのトランジスタ（Ｍ６）のドレーン電極に連結されて、他端は、直前のセルのキャパシタ（Ｃｓｔ、Ｃｖｔｈ）の一電極（Ｂ）を形成する。

ゲート電極４１、４２、４３、４４上に層間絶縁膜５０が形成される。層間絶縁膜５０上には、電極６１、電極線６２、６３、６６、電源線６４、及びデータ線６５が形成される。

電極６１は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５１を通じて多結晶シリコン層２１に連結されて、トランジスタ（Ｍ２）のドレーン電極を形成する。

電極線６２は、図７中縦方向に延びて、下側端は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５８を通じて多結晶シリコン層２１、２２に連結されて、トランジスタ（Ｍ２）のソース電極及びトランジスタ（Ｍ３）のソース電極を共通に形成する。電極線６２の上側端は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５４を通じて多結晶シリコン層２３に連結されて、トランジスタ（Ｍ１）のドレーン電極を形成する。

電極線６３は、図７中縦方向に延びて、上側端は、ゲート絶縁膜３０を貫通する接触孔５７を通じて多結晶シリコン層２３に連結されて、トランジスタ（Ｍ１）のゲート電極を形成し、接触孔５９を通じて多結晶シリコン層２２に連結されて、トランジスタ（Ｍ３）のドレーン電極を形成する。また、電極線６３の下側端は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔を通じて多結晶シリコン層２５に連結されて、現在のセルのキャパシタ（Ｃｖｔｈ）の一電極（Ａ）を電気的に連結（接続）する。

電源線６４は、直前のセル、現在のセル、次のセル領域を貫通して連結されるように縦方向に長く延びており、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５５を通じて多結晶シリコン層２３に連結されて、トランジスタ（Ｍ１）のソース電極を形成し、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔を通じて多結晶シリコン層２６に連結されて、トランジスタ（Ｍ４）のドレーン電極を形成する。

データ線６５は、層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔５６を通じて多結晶シリコン層２４に連結されて、トランジスタ（Ｍ５）のソース電極を形成する。

電極線６６は、層間絶縁膜５０を貫通する接触孔と層間絶縁膜５０及びゲート絶縁膜３０を貫通する接触孔とを通じて多結晶シリコン層２６のソース領域及びゲート電極４４を電気的に連結（接続）して、現在のセルのキャパシタ（Ｃｓｔ、Ｃｖｔｈ）の一電極（Ｂ）を形成する。

このように、二つのスイッチングトランジスタ（Ｍ５、Ｍ６）を直列に連結し、ゲート電極を現在の走査線（Ｓｎ）及び次の発光制御線（ＥＭＩｎ＋１）に連結することにより、図３で要求されていた追加空間（Ａ）が不要となり、開口率を増加させることができる。

以上で、本発明の実施例について詳細に説明したが、本発明の権利範囲は実施例の構造に限定されず、二重スイッチングトランジスタの動作が隣接した画素の他の制御線に基づいて動作する構造も含む。また、請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態も本発明の権利範囲に属する。

データ信号を電流漏れなく伝達するための二重スイッチングトランジスタを含む画素回路の一例を示した等価回路図である。 図１の画素回路に印加される信号線の波形を示す図である。 図１に示された画素回路の配置構造の一例を示す図である。 図３のI−I´部分の断面図である。 本発明の実施例による画素回路の等価回路図である。 本実施例による画素回路に印加される信号線の波形を示す図である。 図４に示された画素回路の配置構造の一例を示す図である。 図７のII−II´部分の断面図である。 有機電界発光素子の概念図である。 ＴＦＴを利用した能動駆動方式を用いる一般的な有機電界発光表示装置を概略的に示す図である。 図１０の表示パネルのＮ×Ｍ個の画素回路のうちの一つを代表的に示す図である。

符号の説明

１ 絶縁基板
１０ 遮断層
２１、２２、２３、２４、２５、２６ 多結晶ケイ素層
３０ ゲート絶縁膜
３１、５１、５２、５３、５４、５５、５６、５７、５９ 接触孔
４１、４２、４３、４４ ゲート電極
５０ 層間絶縁膜
６１ 電極
６２、６３、６６ 電極線
６４ 電源線
６５ データ線
１００ 表示パネル
１１０ 画素回路
２００ 走査駆動部
３００ データ駆動部

Claims (19)

1. 選択信号を伝達する第１走査線及び第２走査線を含む複数の走査線と、前記走査線に絶縁して交差し、データ信号を伝達する複数のデータ線と、前記走査線及び前記データ線に各々連結される複数の画素回路とを含む発光表示装置において、
   前記画素回路は、
   前記データ線に直列に連結される第１及び第２スイッチング素子と、
   前記第１及び第２スイッチング素子を通じて前記データ線から伝達されるデータ信号に対応する電圧を充電する保存素子と、
   前記保存素子に充電された電圧に対応する電流を出力する第１トランジスタと、
   前記第１トランジスタから出力される電流に対応する光を発光する発光素子とを含み、
   前記第１走査線に連結された画素回路の前記第１及び第２スイッチング素子のうちのいずれか一つは、前記第１走査線からの選択信号に応答してターンオンされ、残りの一つは、第２走査線に連結された画素回路の動作を制御する第１制御信号に応答してターンオンされる、ことを特徴とする発光表示装置。
2. 前記画素回路は、
   前記発光素子と前記第１トランジスタとの間に連結されて、前記第１トランジスタから出力される電流を遮断する第３スイッチング素子をさらに含み、
   前記第３スイッチング素子は、前記第１制御信号に応答して作動する、ことを特徴とする請求項１に記載の発光表示装置。
3. 前記第１制御信号は、第１走査線から選択信号が印加される間に前記第３スイッチング素子を遮断する、ことを特徴とする請求項２に記載の発光表示装置。
4. 前記第３スイッチング素子は、前記第１及び第２スイッチング素子のうちで前記第１制御信号に応答してターンオンされるスイッチング素子と互いに異なるタイプのチャンネルを有する、ことを特徴とする請求項２に記載の発光表示装置。
5. 前記保存素子は、前記第１トランジスタの敷居電圧に対応する電圧を充電する第１キャパシタと、
   前記第１キャパシタと直列に連結される第２キャパシタと、
   を含む、ことを特徴とする請求項２に記載の発光表示装置。
6. 前記第１及び第２キャパシタは、前記第１トランジスタのゲートとソースとの間に電気的に連結（接続）され、
   前記画素回路は、
   第２制御信号に応答して前記第１トランジスタをダイオード連結させる第４スイッチング素子と、
   前記第１キャパシタと並列に連結されて、前記第２制御信号に応答してターンオンされる第５スイッチング素子と、
   をさらに含む、ことを特徴とする請求項５に記載の発光表示装置。
7. 前記第２制御信号は、前記第１走査線に隣接した第３走査線からの選択信号である、ことを特徴とする請求項６に記載の発光表示装置。
8. 前記第１制御信号は、前記第１走査線及び第３走査線から選択信号が印加される間に前記第３スイッチング素子を遮断する、ことを特徴とする請求項７に記載の発光表示装置。
9. 発光素子を各々含む複数の画素領域が形成されている発光表示装置において、
   前記一つの画素領域は、
   第１方向に延びて選択信号を伝達する第１電極と、
   前記第１電極と実質的に同一な方向に延びて制御信号を伝達する第２電極と、
   第２方向に延びて前記第１及び第２電極と絶縁して交差し、画像を示すデータ信号を伝達するデータ電極と、
   前記第１電極及び前記画素領域と隣接した画素領域の前記第２電極に絶縁して交差し、一端が前記データ電極と接触孔を通じて連結される第１半導体層とを含み、
   前記データ電極と接触孔を通じて連結される第１半導体層の一端がドレーンまたはソース電極として動作し、前記第１電極及び第２電極がゲート電極として動作する第１トランジスタが少なくとも一つ存在する、ことを特徴とする発光表示装置。
10. 前記第２電極に絶縁して形成され、一端が前記発光素子の一電極と接触孔を通じて連結される第２半導体層を含み、
    前記発光素子の一電極と接触孔を通じて連結される第２半導体層の一端がドレーン電極として動作し、前記第２電極がゲート電極として動作する第２トランジスタが存在する、ことを特徴とする請求項９に記載の発光表示装置。
11. 前記画素領域と隣接した画素領域の前記第１電極及び前記第２電極は、互いに隣接して配置される、ことを特徴とする請求項１０に記載の発光表示装置。
12. 前記第１半導体層及び前記第２半導体層は、互いに異なるタイプのトランジスタを有する半導体層である、ことを特徴とする請求項１０に記載の発光表示装置。
13. 前記第１トランジスタは、前記第１電極及び前記第２電極がゲート電極として動作する、ことを特徴とする請求項９乃至１２のうちのいずれか一つに記載の発光表示装置。
14. 選択信号を伝達する複数の走査線と、データ信号を伝達する複数のデータ線と、前記走査線及び前記データ線に連結される複数の画素回路とを含む発光表示装置において、
    前記画素回路は、
    印加される電流に対応して発光する発光素子と、
    第１電極、前記第１電極に電気的に連結（接続）される第２電極、及び前記第１スイッチング素子に電気的に連結（接続）される第３電極を備え、前記第１電極と第２電極との間に印加される電圧に対応する電流を前記第３電極に出力する第１トランジスタと、
    第１制御信号に応答して前記トランジスタをダイオード連結させる第１スイッチング素子と、
    一電極が前記トランジスタの第２電極に接続される第１キャパシタと、
    前記第１電極と前記第１キャパシタの他電極との間に接続される第２キャパシタと、
    前記第１制御信号に応答してターンオンされ、電源と前記第１キャパシタの他電極とを電気的に連結（接続）する第２スイッチング素子と、
    前記走査線の選択信号に応答して、前記データ線に印加されるデータ信号を伝達する第２トランジスタと、
    前記第２制御信号に応答して、前記第２トランジスタによって伝達されたデータ信号を前記第１キャパシタの他電極に印加する第３トランジスタと、
    を含む、ことを特徴とする発光表示装置。
15. 前記第２制御信号は、前記画素回路に隣接した画素回路の走査線である、ことを特徴とする請求項１４に記載の発光表示装置。
16. 第３制御信号に応答して前記発光素子に印加される電流を遮断する第３スイッチング素子をさらに含む、ことを特徴とする請求項１４に記載の発光表示装置。
17. 前記第３制御信号は、前記走査線及び前記画素回路に隣接した画素回路の走査線から選択信号が印加される間に前記第３スイッチング素子を遮断する、ことを特徴とする請求項１６に記載の発光表示装置。
18. 前記第３スイッチング素子は、前記第２トランジスタと互いに異なるタイプのチャンネルを有する、ことを特徴とする請求項１６に記載の発光表示装置。
19. 前記第２制御信号は、前記画素回路に隣接した他の画素回路の第３制御信号である、ことを特徴とする請求項１６乃至１８のうちのいずれか一つに記載の発光表示装置。
    

Images