JP2005251880A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2005251880A
JP2005251880A JP2004058308A JP2004058308A JP2005251880A JP 2005251880 A JP2005251880 A JP 2005251880A JP 2004058308 A JP2004058308 A JP 2004058308A JP 2004058308 A JP2004058308 A JP 2004058308A JP 2005251880 A JP2005251880 A JP 2005251880A
Authority
JP
Japan
Prior art keywords
melting point
semiconductor device
curing agent
solder
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004058308A
Other languages
English (en)
Other versions
JP4449495B2 (ja
Inventor
Yuji Sakamoto
有史 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2004058308A priority Critical patent/JP4449495B2/ja
Publication of JP2005251880A publication Critical patent/JP2005251880A/ja
Application granted granted Critical
Publication of JP4449495B2 publication Critical patent/JP4449495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 液状樹脂組成物を用いて回路面に融点160℃以下の突起電極を有する半導体チップを封止し信頼性に優れた半導体装置を得る。
【解決手段】 回路面にはんだ突起電極が形成された半導体チップと回路基板とを、エポキシ樹脂組成物を介して、はんだの融点以上に加熱し該突起電極と回路基板を電気的に接合し、樹脂を硬化させて製造する半導体装置の製造方法であって、前記はんだが融点160℃以下であり且つエポキシ樹脂組成物が、(A)常温で液状であり、1分子中にエポキシ基を2個以上含むエポキシ樹脂、(B)フラックス活性を有し、1分子中に少なくとも2個のフェノール性水酸基と1個の芳香族カルボキシル基を含む第1の硬化剤、(C)フラックス活性を有し、且つ融点が120℃以下であり、少なくとも2個以上のカルボキシル基を含んでなる第2の硬化剤、を必須成分とするものであることを特徴とする半導体装置の製造方法。

Description

本発明は、半導体装置の製造方法及び半導体装置に関するものである。
近年半導体パッケージの軽薄短小化の技術革新は目覚しいものがあり、さまざまなパッケージ構造が提唱され、製品化されている。従来のリードフレーム接合に代わり、はんだのような突起電極により、回路基板(マザーボード)に接合するエリア実装方式は特に重要である。
その中で半導体チップの回路面に直接突起電極が具備されたフリップチップはパッケージを最小化できる方法のひとつである。フリップチップ実装は、はんだ電極の場合、はんだ電極の表面の酸化膜を除去するためにフラックスで処理した後リフロー等の方法で接合する。その為はんだ電極、回路基板等の周囲にフラックスが残存し、不純物として問題となるためフラックスを除去する洗浄を行った後液状封止を行う。その理由としては、直接回路基板(マザーボード)に突起電極で接合するため、温度サイクル試験のような信頼性試験を行うと、チップと回路板の線膨張係数の差により電極接合部の電気的不良が発生するためである。
該パッケージの封止は、半導体チップの一辺または複数面に液状封止樹脂を塗布し毛細管現象を利用して樹脂を回路板とチップの間隙に流れ込ませる。しかしこの方法はフラクッス処理、洗浄を行うため工程が長くなりかつ洗浄廃液の処理問題等環境管理を厳しくしなければならない。更に液状封止を毛細管現象で行うため封止時間が長くなり、生産性に問題があった。
そこで直接回路基板に樹脂を塗布し、はんだ電極を持ったチップをその上から搭載しはんだ接合と樹脂封止を同時に行う方法が考案された(特許文献1参照)。この場合、はんだを回路基板に接合させるために、熱硬化性樹脂、硬化剤からなる樹脂組成物にフラックス作用を有する成分を添加することが特徴である。
更に、該接続封止方法に好適な樹脂組成物の検討も行なわれている(特許文献2−8参照)
これまでの信頼性、実績から該工法に関する検討は錫−鉛はんだ(融点183℃)のような融点の高いはんだに対して検討が行なわれていた。更に、環境問題から検討が始まった鉛フリーはんだは更に高い融点の材料である。
一方、はんだには融点の低い材料も知られている。例えばSn−Ag−Bi系のはんだの一種は融点が139℃である。これらのはんだは鉛を含有せず環境に対して対応が取れており、更に融点が低いため、実装時の熱履歴によるストレスを最小限に押さえることが可能である。また、封止、接合温度が従来のはんだに対しての温度よりかなり低くすることができボイドの発生が起きない。しかし、これらのはんだは表面が酸化され易く、接合時の封止樹脂のフラックス活性はかなり高くする必要がある。その活性を高くするためには接合時の温度(融点)の数十度低い条件からフラックス活性物質が液体状態になっていることが重要である。
一般に有機物で高いフラックス活性を有する化合物はカルボン酸である。カルボン酸はモノカルボン酸の場合、常温で液体または低融点のものが多く、活性が高いことが期待される。しかし封止樹脂組成物にモノカルボン酸を添加すると、組成物が硬化した後、該カルボン酸がフリーの状態で残る可能性が高く、信頼性試験においてパッケージ吸湿時の電気絶縁性が著しく低下するため好ましくない。また、ジカルボン酸のようなポリカルボン酸の場合は、低分子の場合、融点が適用するはんだの融点を超える事が多く、フラックス活性の有効に発現する温度領域が該はんだの融点からずれるため、効率的なフラックス活性が得られない。比較的分子量の高いジカルボン酸類は液状ないし融点の低い化合物が知られている。しかし、分子量に対するカルボン酸含有量が低いため、フラックス活性が低下してしまう。
また、組成物としての保存性に問題がありポットライフが短くなり作業性に支障をきたす。更に、これらのポリカルボン酸を硬化剤とした樹脂組成物は架橋構造においてエステル結合、未反応カルボン酸の存在により、信頼性、特に耐水、耐湿に関する特性が著しく低下する。これに対しては、従来の酸無水物、フェノール樹脂と該ポリカルボン酸の併用により耐湿性は改善されるが、酸無水物やフェノール樹脂はフラックス活性がかなり低いため全体としてフラックス活性が低下してしまい結局低融点はんだに対して有効な手段ではない。
フラックス活性を向上させるために接合時の温度をより高くする方法も考えられが、はんだの融点を大幅に越えるとはんだのフロー、ブリッジングが起き好ましくない。
米国特許5,128,746号公報 特開2000−072083号公報 特開2002−293883号公報 特許3446731 特許2003−183480号公報 特許2003−082064号公報 特許2001−329048号公報 特許2001−302765号公報
本発明の課題は、液状樹脂組成物を用いて半導体チップ、特に回路面に突起電極を有する半導体チップを封止する半導体装置の製造方法において、特に突起電極が融点160℃以下のものに適用しフラックス活性が高い液状封止樹脂組成物を用いて信頼性に優れた半導体装置を得ることである。
本発明者らは前述の解決法に関し鋭意検討を行い、封止樹脂組成物を融点の低いジカルボン酸と融点の高いジヒドロキシカルボン酸を含む硬化剤を併用することにより、低融点はんだを有する素子の接合、封止において高い接続信頼性が得られることを見出し、本発明を完成させるに至った。
本発明の目的は、以下の(1)〜(3)に記載の本発明により達成できる。
(1) 回路面にはんだ突起電極が形成された半導体チップと回路基板とを、エポキシ樹脂組成物を介して、はんだの融点以上に加熱し該突起電極と回路基板を電気的に接合し、樹脂を硬化させて製造する半導体装置の製造方法であって、前記はんだが融点160℃以下であり且つエポキシ樹脂組成物が、(A)常温で液状であり、1分子中にエポキシ基を2個以上含むエポキシ樹脂、(B)フラックス活性を有し、1分子中に少なくとも2個のフェノール性水酸基と1個の芳香族カルボキシル基を含む第1の硬化剤、(C)フラックス活性を有し、且つ融点が120℃以下であり、少なくとも2個以上のカルボキシル基を含んでなる第2の硬化剤、を必須成分とするものであることを特徴とする半導体装置の製造方法。
(2) 第2の硬化剤(C)が第1及び第2の硬化剤((B)+(C))中に10重量%〜70重量%含まれてなる(1)項記載の半導体装置の製造方法。
(3) (1)又は(2)項記載の半導体装置の製造方法を用いて製作された半導体装置。
本発明に従うと、低融点はんだに用いた半導体チップの接合に際しても、フラックス活性が高く接続信頼性に優れ、最終的に信頼性の高い半導体装置を提供することができ、また半導体装置の組立工程を簡略化できる。
本発明の構成である低融点はんだは融点160℃以下の材料を示す。その例としては
Sn−Bi(例えばSn/Bi=43/57wt%で139℃)、Sn−Ag−Bi(例えば:Sn/Ag/Bi=42/1/57wt%で138℃), Sn−Bi−Ti(例えば:Sn/Bi/Ti=38.8/60/1.2wt%で140℃),Sn−Ag−Bi−Ni(例えば:Sn/Ag/Bi/Ni=42/0.8/57/0.2wt%で139℃)、Sn−In(例えば:Sn/In=50/50wt%で117℃)等が挙げられる。
本発明に用いるエポキシ樹脂は常温で液状であり、平均エポキシ基が2以上であれば、使用することができる。その例としては、ビスフェノールAジグリシジルエーテル型エポキシ、ビスフェノールFジグリシジルエーテル型エポキシ、ビスフェノールSジグリシジルエーテル型エポキシ、o−アリルビスフェノールA型ジグリシジルエーテル、3,3’,5,5’−テトラメチル4,4’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ、4,4’−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ、1,6−ジヒドロキシビフェニルジグリシジルエーテル型エポキシ、フェノールノボラック型エポキシ、臭素型クレゾールノボラック型エポキシ、ビスフェノールDジグリシジルエーテル型エポキシ,1,6ナフタレンジオールのグリシジルエーテル、アミノフェノール類のトリグリシジルエーテル、等がある。これらは単独又は混合して用いても差し支えない。更にフェノールノボラック型エポキシ樹脂、固体のエポキシ樹脂を液状のエポキシ樹脂に溶解、又は分散しても構わない。また、信頼性の優れた液状封止樹脂組成物を得るために、エポキシ樹脂のNa+、Cl-等のイオン性不純物はできるだけ少ないものが好ましい。
次に本発明に用いられる第1の硬化剤(B)は少なくとも2個のフェノール性水酸基と芳香族カルボキシル基を含むエポキシ樹脂の硬化剤である。その例としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、2,5−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸、フェノールフタリン、ジ゛フェノール酸等が挙げられ、これらは単独もしくは複数添加することができる。何れもフラックス作用を有することが本発明に利用するための条件である。
本発明に用いる第2の硬化剤(C)は融点が120℃以下であることが必須である。
その例としては、2,4−グルタル酸(融点:97℃)、2,4−ジエチルグルタル酸(融点:77℃)、リンゴ酸(融点:98℃)、ピメリン酸(融点:105℃)、アゼライン酸(融点:106.5℃)、等が挙げられ、単独または複数添加することができる。樹脂組成物に適用する場合、対象となる低融点はんだの融点に対し同程度かそれ以下にすることが重要である。その範囲より高い融点の第2の硬化剤(C)を選ぶとフラックス活性が効果的に作用せず、はんだ接続性が低下する。
また、これらの硬化剤は何れも吸湿し易くボイドの原因となるため用いる際は前もって乾燥を行うほうが好ましい。
第2の硬化剤(C)の好ましい添加量は、第1の硬化剤(B)と第2の硬化剤(C)の総重量に対し5重量%から50重量%である。5%未満では本発明の効果を発現させることは困難である。また50%を上回ると硬化物の耐湿性が著しく低下し信頼性に支障をきたす。
本発明に用いるエポキシ樹脂組成物は、液状エポキシ樹脂と硬化剤の反応を促進するために硬化促進剤を添加することができる。その例としては一般的にエポキシ樹脂の硬化促進剤として用いられるものであり、イミダゾール類、リン化合物、ジアザ化合物、第三級アミン等を挙げることができる。
本発明では硬化物性を調節するため無機フィラーを添加することができる。その例としては、炭酸カルシウム、シリカ、アルミナ、窒化アルミ等が挙げられる。用途によりこれらを複数混合してもよいが、純度、信頼性、コストの点でシリカが好ましい。その添加量は特に制限がないが、封止用樹脂組成物としての特性(耐湿性、作業性等)を保つためエポキシ樹脂組成物の80重量%以下であることが好ましい。より好ましくは50%以下である。上限値を超えると、接合の際、絶縁性のフィラーが半導体素子の突起電極と回路板電極との接合を妨げるからである。
また本発明に無機フィラーを用いる場合、無機フィラーの形状は球状であることが好ましい。いわゆる破砕フィラーの場合はその鋭利な面により半導体素子表面の回路を破壊する恐れがあるからである。また、無機フィラーの粒径は平均粒径で6μm以下、最大粒径で30μm以下が好ましい。この範囲を超えるとはんだ接合時にフィラーにより妨げられ、接続不良を起こす可能性がある。
本発明に用いるエポキシ樹脂組成物は、前記液状エポキシ樹脂、硬化剤、硬化促進剤、無機フィラー以外に、必要に応じて反応性希釈材、顔料、染料、レベリング剤、消泡剤、カップリング材等の添加剤を混合し、真空脱泡することにより製造することができる。これらの添加剤は何れもボイドの要因になってはならないため、耐熱性、揮発性、基材への濡れ性等確認の上添加することが好ましい。
本発明を実施例及び比較例で説明する。
<実施例1>
(A)成分としてビスフェノールF型エポキシ樹脂(当量165)100重量部、(B)成分として2,5−ジヒドロキシ安息香酸20重量部、(C)成分として2,4−ジエチルグルタル酸(融点77℃) 15重量部、硬化促進剤として2−フェニル−4−メチルイミダゾール0.5重量部を秤量し3本ロールにて分散混練し、真空下脱泡処理をしてエポキシ樹脂組成物を得た。次に、得られたエポキシ樹脂組成物を回路基板に塗布し、上部よりフリップチップボンダーを用いて位置決めを行いながら融点139℃のSn−Ag−Bi系はんだが具備されたフリップチップを設置した。その際、フリップチップは約50℃に加温させておいた。次に最大温度160℃を1分間保持するような温度プロファイルを用いてはんだを溶融、接続を行った。得られたパッケージの接続性を下記の接続性試験で確認した後、後硬化として150℃、90分にて封止材であるエポキシ樹脂組成物を硬化させ、下記ボイド確認、耐リフロー試験、温度サイクル試験を行った。また、別途良品のパッケージを作成して下記耐湿性試験を行った。
使用した半導体チップ
バンプ数:400(100バンプ/1ブロック)
バンプ高さ:80μm
チップサイズ:10mm角
パッシベーション:ポリイミド
チップ厚み:500μm
使用した基板:BT基板(接続パッド:金メッキ表面)
(1)接続性試験
接続性はデイジーチェーンでつながった四つのブロック単位でテスターを用いて導通性を確認した。すなわちあるブロックにおいては一つでも接続不良が出た場合は導通しないため、接続性は導通ブロック数/総ブロック数(=4×5)でカウントした。
(2)ボイド確認
封止樹脂を硬化させた後、超音波探傷装置(SAT)を用いて封止樹脂のボイド、外観クラック、封止樹脂と半導体チップ又は回路基板との界面の剥離状態を観察した。一箇所でもボイド、クラック、剥離が生じたパッケージを不良とした。
(3)耐リフロー試験
接続率100%のパッケージを選び、30℃、60%、72時間吸湿させたあと最大温度260℃の温度プロファイルのリフローに3回通過させた後の接続性をテスターで確認した。また、封止樹脂の外観クラック、界面の剥離状態をSATで調べた。一箇所でもクラック、剥離が生じたパッケージを不良とした。
(4)温度サイクル(T/C)試験
耐リフロー試験を行った後の良品パッケージを引き続き−55℃、30分/125℃、30分の条件でT/C試験を行った。
1000時間後の封止樹脂の外観クラック、界面の剥離の状態をSATで観察した。界面の剥離状態は一箇所でもクラック、剥離が生じたパッケージを不良とした。また、1000時間後の接続性をテスターで確認した。
(5)耐湿性試験
封止樹脂を硬化した直後の接続率100%のパッケージを130℃、85%RHの環境で200時間処理した後の接続性をテスターで確認した。また、封止樹脂の外観クラック、界面の剥離状態をSATで観察した。一箇所でもクラック、剥離が生じたパッケージを不良とした。
<実施例2>
実施例1において、(C)成分2,4−ジエチルグルタル酸15重量部を、2,4−グルタル酸(融点97℃)15重量部に変えた以外は実施例1と同様にしてエポキシ樹脂組成物を調製し、各種試験を行った。
<実施例3>
実施例1において(B)成分2,5−ジヒドロキシ安息香酸20重量部を、フェノールフタリン40重量部に変えた以外は実施例1と同様にしてエポキシ樹脂組成物を調製し、各種試験を行った。
<比較例1>
実施例1において(B)成分の代わりに、硬化剤としてフェノール樹脂(水酸基当量105)を40重量部用いた以外は実施例1と同様にしてエポキシ樹脂組成物を調製し各種試験を行った。
<比較例2>
実施例1において(C)成分の代わりに、マロン酸(融点135℃)15重量部用いた以外は実施例1と同様にしてエポキシ樹脂組成物を調製し、各種試験を行った。
<比較例3>
実施例1において、(B)成分を添加せず、(C)成分2,4−ジエチルグルタル酸のみを硬化剤として40重量部とした以外は実施例1と同様にしてエポキシ樹脂組成物を調製し、各種試験を行なった。
<比較例4>
実施例1で用いたフリップチップ及び回路基板を市販のフラックスで接合し、そのギャップに市販のアンダーフィル材(住友ベークライト製、CRP−4152S)を充填し、150℃、90分で硬化させ、各種試験を行った。
実施例1〜3、比較例1〜4の評価結果を表1に示す。
Figure 2005251880
注)耐リフロー試験、T/C試験、耐湿性試験の各項の上段は接続性((良品数/試験片数(初期母数20))、下段は剥離性((剥離不良数/試験片数(初期母数5))を示す。
実施例は何れも良好な接続性、信頼性を示したのに対し、比較例1は第1の硬化剤をフェノール樹脂としたため、接合したものは信頼性良好であったが、初期接合性がフラックス活性が低いために低下した。比較例2は第二の硬化剤を本発明の融点より高い材料としたためやはり初期接続性が低下した。比較例3はジカルボン酸だけの組成物で評価したが、初期接続性は良好なものの、耐T/C性、耐湿性が著しく低下した。比較例4は参考として従来の方法により組み立てられたパッケージの信頼性の結果を示す。比較例4は信頼性は良好であるが、従来の組み立て方であり作業時間に問題があった。

Claims (3)

  1. 回路面にはんだ突起電極が形成された半導体チップと回路基板とを、エポキシ樹脂組成物を介してはんだの融点以上に加熱し、該突起電極と回路基板とを電気的に接合し、樹脂を硬化させて製造する半導体装置の製造方法であって、前記はんだが融点160℃以下であり且つエポキシ樹脂組成物が、(A)常温で液状であり、1分子中にエポキシ基を2個以上含むエポキシ樹脂、(B)フラックス活性を有し、1分子中に少なくとも2個のフェノール性水酸基と1個の芳香族カルボキシル基を含む第1の硬化剤、(C)フラックス活性を有し、且つ融点が120℃以下であり、少なくとも2個以上のカルボキシル基を含んでなる第2の硬化剤、を必須成分とするものであることを特徴とする半導体装置の製造方法。
  2. 第2の硬化剤(C)が第1の硬化剤及び第2の硬化剤((B)+(C))中に10重量%〜70重量%含まれてなる請求項1記載の半導体装置の製造方法。
  3. 請求項1または2記載の半導体装置の製造方法を用いて製作された半導体装置。
JP2004058308A 2004-03-03 2004-03-03 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4449495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004058308A JP4449495B2 (ja) 2004-03-03 2004-03-03 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004058308A JP4449495B2 (ja) 2004-03-03 2004-03-03 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005251880A true JP2005251880A (ja) 2005-09-15
JP4449495B2 JP4449495B2 (ja) 2010-04-14

Family

ID=35032096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004058308A Expired - Fee Related JP4449495B2 (ja) 2004-03-03 2004-03-03 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP4449495B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006143795A (ja) * 2004-11-17 2006-06-08 Sumitomo Bakelite Co Ltd 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP2007246687A (ja) * 2006-03-16 2007-09-27 Sumitomo Bakelite Co Ltd アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置
JP2007326941A (ja) * 2006-06-07 2007-12-20 Sumitomo Bakelite Co Ltd 液状樹脂組成物及び半導体装置の製造方法
JP2008013710A (ja) * 2006-07-07 2008-01-24 Sumitomo Bakelite Co Ltd 樹脂組成物、封止材、半導体装置および半導体装置の製造方法
WO2009139153A1 (ja) * 2008-05-16 2009-11-19 住友ベークライト株式会社 半導体部品の製造方法および半導体部品

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006143795A (ja) * 2004-11-17 2006-06-08 Sumitomo Bakelite Co Ltd 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP4556631B2 (ja) * 2004-11-17 2010-10-06 住友ベークライト株式会社 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP2007246687A (ja) * 2006-03-16 2007-09-27 Sumitomo Bakelite Co Ltd アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置
JP2007326941A (ja) * 2006-06-07 2007-12-20 Sumitomo Bakelite Co Ltd 液状樹脂組成物及び半導体装置の製造方法
JP2008013710A (ja) * 2006-07-07 2008-01-24 Sumitomo Bakelite Co Ltd 樹脂組成物、封止材、半導体装置および半導体装置の製造方法
WO2009139153A1 (ja) * 2008-05-16 2009-11-19 住友ベークライト株式会社 半導体部品の製造方法および半導体部品
US8247270B2 (en) 2008-05-16 2012-08-21 Sumitomo Bakelite Co., Ltd. Method of manufacturing semiconductor component, and semiconductor component
JP5682308B2 (ja) * 2008-05-16 2015-03-11 住友ベークライト株式会社 半導体部品の製造方法

Also Published As

Publication number Publication date
JP4449495B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
JP4852893B2 (ja) プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
JP4887850B2 (ja) アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置
JP5004351B2 (ja) 半導体装置の製造方法
JP3868179B2 (ja) 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
CN117070169A (zh) 半导体用黏合剂及其制造方法、以及半导体装置及其制造方法
JP4254216B2 (ja) 半田ペースト及びそれを用いた半導体装置の組立方法
JP3938502B2 (ja) 液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP3732148B2 (ja) 半導体装置の製造方法及び半導体装置
JP4449495B2 (ja) 半導体装置の製造方法及び半導体装置
JP5070789B2 (ja) アンダーフィル用液状樹脂組成物および半導体装置
JP5115900B2 (ja) 液状樹脂組成物およびそれを用いた半導体装置
JP2003128874A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP2012212922A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
JP4940768B2 (ja) 液状樹脂組成物及び半導体装置の製造方法
JP4119356B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008198745A (ja) 半田バンプの形成方法、半田バンプ、半導体装置および半導体装置の製造方法
WO2018134860A1 (ja) 半導体実装品
JP4729873B2 (ja) 半導体素子の組立方法
JP4211328B2 (ja) 硬化性フラックス
JP7149099B2 (ja) 半導体装置の製造方法
JP2005206664A (ja) 半導体封止用樹脂組成物
JP2001093940A (ja) 半導体装置の組立方法
JP4569117B2 (ja) 液状封止樹脂組成物及びそれを用いた半導体装置の製造方法
JP2004303874A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees