JP2005244096A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005244096A JP2005244096A JP2004054757A JP2004054757A JP2005244096A JP 2005244096 A JP2005244096 A JP 2005244096A JP 2004054757 A JP2004054757 A JP 2004054757A JP 2004054757 A JP2004054757 A JP 2004054757A JP 2005244096 A JP2005244096 A JP 2005244096A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor substrate
- type impurity
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】 PN接合フォトダイオードのP型領域とN型領域の間に形成される空乏層の両脇に新たな空乏層幅制御用N型不純物領域17および空乏層幅制御用P型不純物領域18を設ける事により、半導体基板15と酸化膜との界面に接する空乏層の幅と空乏層内の最大電界強度を制御して、界面近傍の空乏層で発生する暗電流を抑制する。
【選択図】 図3
Description
特許文献1は、非埋め込み型PN接合フォトダイオードを用いた固体撮像素子の暗電流を低下させるために、LOCOS端付近やLOCOS下部に高濃度のP+型層を形成し、欠陥が多数存在する素子分離領域(LOCOS)の端部や下部の領域が空乏化することを抑制する手法を開示している。
また、暗電流低減化を更に改善する手段として、特許文献3はPN接合フォトダイオードのN型層の上部にN型層の濃度よりも更に濃いP型層を形成することにより、N型層を完全に基板内に埋め込むことによって、空乏層が界面に接する面積をゼロに近付けて暗電流の発生を低減させる手法を開示している。
図22において、P型半導体基板1には、素子分離膜4としてLOCOSが形成されるとともに、素子分離膜4と所定間隔を隔ててN型不純物領域2が形成されている。そして、N型不純物領域2上には、酸化膜からなる層間絶縁膜5が形成されるとともに、N型不純物領域2は層間絶縁膜5を介して金属配線6に接続されている。ここで、半導体基板1とN型不純物領域2との間には空乏層3が形成され、P型半導体基板1と酸化膜との界面では、空乏層幅7の空乏層3が発生している。
そこで、本発明の目的は、界面に接する空乏層幅を制御して暗電流の発生量を抑制することが可能な固体撮像素子及びその製造方法を提供することである。
図1は、本発明の一実施形態に係るActive Pixel Sensor型CMOSイメージセンサ(画素内増幅型センサ。以下APSと略す。)のピクセル部の一例を示す回路図である。
図1において、APS型CMOSイメージセンサには、光検出用フォトダイオード11、フォトダイオード11を初期化するためのMOS型リセット素子12、フォトダイオード11の電荷及び電位を出力電圧に変換するためのソースフォロワー素子13および画素(ピクセル)選択用素子14が設けられている。
図2および図3において、P型半導体基板15の表面部には高濃度N型不純物領域16が形成され、高濃度N型不純物領域16と交差するようにリセット素子12のゲート23が配置されている。なお、高濃度N型不純物領域16はリセット素子12のソース/ドレイン領域に対応させることができる。そして、高濃度N型不純物領域16は金属配線19を介して、ソースフォロワー素子13のゲートに接続されている。さらに、高濃度N型不純物領域16のバルク部(底の部分)がP型半導体基板15内部で覆われるように、N型不純物領域21が形成されている。
図4において、界面に接する空乏層3の幅7は、空乏層3の両側に設けられている互いに逆の導電型の空乏層幅制御用N型不純物領域17と空乏層幅制御用P型不純物領域18の存在により、それらの領域17、18が無い構造に比べて狭くすることができる。このため、空乏層3内に存在する界面準位の数が減少し、暗電流を低減させることができる。一方、空乏層3の幅7が狭くなりすぎて電界強度が増加し、その結果、電界強度アシストによる暗電流発生量の増加が見られる場合は、空乏層幅制御用N型不純物領域17と空乏層幅制御用P型不純物領域18のどちらか一方、または両方の不純物注入量を減らすことにより、電界強度を最適な大きさに制御することができる。
図5において、空乏層幅制御用N不純物領域17を形成する為のイオン注入量を9×1013ion/cm-2に固定し、空乏層幅制御用P型不純物領域18を形成するためのイオン注入量を変化させたシミュレーションから得られた暗電流値(規格化値)である。
図6において、空乏層幅制御用P型不純物領域18へのイオン注入量を1.5×1013ion/cm-2で一定に保ち、空乏層幅制御用N不純物領域17への不純物注入量を変化させた場合も、図5での説明と同様、空乏層幅制御用N不純物領域17への不純物注入量が少ない範囲では、不純物注入量の増加に伴って空乏層幅7が縮小し、発生する暗電流が減少傾向にある。不純物注入量が1×1014ion/cm-2程度の時に暗電流値は極小値を示し、これ以上の不純物注入量領域では電界強度の増加により、再び暗電流の発生量が増加傾向に転じている。この結果より、空乏層幅制御用N不純物領域17への不純物注入量を1×1014ion/cm-2程度にする事により、暗電流の発生を効果的に抑制できる事がわかる。
なお、通常のNMOSFETにおいて、ソース/ドレイン部のLDD構造は、エッチ工程にてゲート電極の形状を完成させた後、先ずN型不純物を自己整合的にイオン注入してextention領域を形成し、続いて、ゲート電極の両脇にサイドウォールを形成した後、N型不純物を、extention領域形成時に注入した量よりも多い量を自己整合的にイオン注入して形成される。
図7において、P型半導体基板15と酸化膜との界面における空乏層幅は、Pウェル22と空乏層幅制御用N型不純物領域17によって制御される。この際、Pウェル22のP型半導体基板15の表面付近における不純物濃度は図3の空乏層幅制御用P型不純物領域18よりも低いが、Pウェル22への不純物注入量は不可変である。故に、空乏層幅を最適幅に制御するためには、空乏層幅制御用N型不純物領域17の不純物注入量を増加させなくてはならない。空乏層幅制御用N型不純物領域17への不純物注入量を増加させることにより、不純物拡散のため空乏層幅制御用N型不純物領域17とPウェル22との接合部は、素子分離膜20側へと大きく移動させることができる。なお、空乏層幅制御用N型不純物領域17とPウェル22との接合に沿って形成される空乏層が素子分離膜20の端部に近づくのを避けるため、Pウェル22へのイオン注入領域端はLOCOS端から0.6μm以上離すと良い。
図8において、図7のPウェル22は標準のNMOSFETに用いられるPウェルであり、図3の空乏層幅制御用P型不純物領域18の代わりに用いる事も可能である。Pウェル22のP型半導体基板15の表面付近の不純物濃度は、図3の空乏層幅制御用P型不純物領域18よりも低いが、トランジスタ特性を一定に保つためには、Pウェル22への不純物注入量は不可変である。故に、空乏層幅制御用N型不純物領域17の不純物濃度を濃くすることにより、空乏層幅7を制御することが好ましい。
図9および図10において、P型半導体基板15のActive領域には、高濃度N型不純物領域16が形成され、この高濃度N型不純物領域16を覆い隠すようにN型不純物領域24が形成されている。この時、N型不純物領域24のエッジは素子分離膜20下に配置されている。更に素子分離膜20下部領域において、このN型不純物領域24に隣接するように空乏層幅制御用P型不純物領域25が形成されている。
図11において、実線で囲んだ工程は標準CMOSプロセスであり、破線で囲った工程は本実施形態のために追加したプロセスである。この製造工程には、素子分離領域形成工程(P1)、Pウェル形成工程(P2)、空乏層幅制御用P型不純物領域18形成工程(P3)、Nウェル形成工程(P4)、N型不純物領域21、24形成工程(P5)、ゲート酸化工程(P6)、ポリシリコンゲート形成工程(P7)、エクステンション領域形成工程(P8)、空乏層幅制御用N型不純物領域17形成工程(P9)、ソース/ドレイン拡散層形成工程(P10)、空乏層幅制御用P型不純物領域25形成工程(P11)、層間絶縁層およびコンタクト形成工程(P12)および配線工程(P13)が設けられている。
図12において、図3のフォトダイオードを形成するフォトダイオード形成領域26が設けられるとともに、図10のフォトダイオードを形成するフォトダイオード形成領域27が設けられている。
なお、空乏層幅制御用P型不純物領域18を形成するためのイオン注入105の条件はとしては、BF2イオンを3×1013ions/cm2だけP型半導体基板15の表面付近に注入することができる。
なお、N型不純物領域24を形成するためのイオン注入106の条件としては、リンイオンを1×1014ions/cm2程、素子分離膜20を貫通させてP型半導体基板15内に注入することができる。この時、注入したリンの濃度ピークが素子分離膜20P型半導体基板15との界面付近になるように、注入エネルギーを設定することができる。
次に、図21に示すように、CVDなどの方法により、P型半導体基板15上に層間絶縁膜5を堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜5をパターニングすることにより、高濃度N型不純物領域16を露出させるコンタクトホールを層間絶縁膜5に形成する(図11のP12)。
これら一連の工程により、図3に示す構造のフォトダイオードと同じ構造のフォトダイオードと、図10に示すフォトダイオードと同じ構造のフォトダイオードの両方を同一のP型半導体基板15に製造する事ができる。なお、図3のフォトダイオードまたは図10のフォトダイオードどちらか一方のみが必要なときは、前述のプロセスフローの内、不要な工程を省略することにより所望のフォトダイオードだけを製造することが可能となる。
2 N型不純物領域
3 空乏層
4、20 素子分離膜(LOCOS)
5 層間絶縁膜
6 金属配線
7 半導体基板表面と酸化膜との界面に接する空乏層の幅
11 フォトダイオード
12 リセット素子
13 ソースフォロワー素子
14 選択素子
16 高濃度N型不純物領域
17 空乏層幅制御用N型不純物領域
18、25 空乏層幅制御用P型不純物領域
19 金属配線
21、24 N型不純物領域
22 Pウェル
23 リセット素子のゲート
26、27 フォトダイオード形成領域
101 シリコン窒化膜
R1〜R8 レジストパターン
103 表面酸化膜
113 ゲート酸化膜
104 Pウェル領域22を形成するためのイオン注入
105 空乏層幅制御用P型不純物領域18を形成するためのイオン注入
106 空乏層幅制御用N型不純物領域24を形成するためのイオン注入
107 N型不純物領域21を形成するためのイオン注入
108 ソース/ドレイン領域のエクステンション領域を形成するためのイオン注入
111 空乏層幅制御用P型不純物領域25を形成するためのイオン注入
109 空乏層幅制御用N型不純物領域17を形成するためのイオン注入
110 ソース/ドレインを形成するためのイオン注入
Claims (7)
- 第1導電型の半導体基板と、前記半導体基板に形成された第2導電型の第1活性化領域と、前記半導体基板及び前記第1活性化領域上に形成された絶縁層と、を備え、前記半導体基板と前記第1活性化領域とが接する領域のうちの前記絶縁層との界面付近の領域の不純物濃度を所定の濃度にし、前記絶縁層との界面付近の領域の空乏層の幅を所定の厚みとした非埋め込み型フォトダイオードを有することを特徴とする固体撮像素子。
- 第1導電型の半導体基板と、
前記半導体基板に形成された第2導電型の第1活性化領域と、
前記半導体基板及び前記第1活性化領域上に形成された絶縁層と、
第2導電型であって前記第1活性化領域よりも不純物濃度が高く、前記第1活性化領域に全体を取り囲まれるように形成された第2活性化領域と、
第2導電型であって前記第2活性化領域よりも不純物濃度が低く、前記第2活性化領域のうち前記絶縁層と接する領域の周囲を取り囲むように形成された第3活性化領域と、
第1導電型であって前記半導体基板よりも不純物濃度が高く、前記第3活性化領域のうち前記絶縁層と接する領域の周囲を取り囲むように形成された第4活性化領域とを備えた非埋め込み型フォトダイオードを有することを特徴とする固体撮像素子。 - 第1導電型の半導体基板と、
前記半導体基板に形成された第2導電型の第1活性化領域と、
前記半導体基板及び前記第1活性化領域上に形成された絶縁層と、
第2導電型であって前記第1活性化領域よりも不純物濃度が高く、前記第1活性化領域に全体を取り囲まれるように形成された第2活性化領域と、
第2導電型であって前記第2活性化領域よりも不純物濃度が低く、前記第2活性化領域のうち前記絶縁層と接する領域の周囲を取り囲むように形成された第3活性化領域と、
第1導電型であって前記半導体基板よりも不純物濃度が高く、前記第3活性化領域のうち前記絶縁層と接する領域の周囲を取り囲むように形成されたウェル領域とを備えた非埋め込み型フォトダイオードを有することを特徴とする固体撮像素子。 - 第1導電型の半導体基板と、
前記半導体基板に形成された第2導電型の第1活性化領域と、
前記半導体基板及び前記第1活性化領域上に形成されたLOCOS層と、
第1導電型であって前記半導体基板よりも不純物濃度が高く、前記第1活性化領域のうち前記LOCOS層と接する領域の周囲を取り囲むように形成された第5活性化領域とを備えた非埋め込み型フォトダイオードを有することを特徴とする固体撮像素子。 - 第1導電型半導体基板に素子分離領域を選択的に形成する工程と、
前記素子分離領域の端部に沿って配置された空乏層幅制御用第1導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記空乏層幅制御用第1導電型不純物領域の端部から隔てられた第2導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記第2導電型不純物領域の表層に配置され、前記空乏層幅制御用第1導電型不純物領域の端部に延伸された空乏層幅制御用第2導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記第2導電型不純物領域に内側に配置された高濃度第2導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記高濃度第2導電型不純物領域にコンタクトを形成する工程とを含むことを特徴とする固体撮像素子の製造方法。 - 第1導電型半導体基板に素子分離領域を選択的に形成する工程と、
前記素子分離領域から突き出すように配置された第1導電型ウェルを前記第1導電型半導体基板に形成する工程と、
前記第1導電型ウェルの端部から隔てられた第2導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記第2導電型不純物領域の表層に配置され、前記第1導電型不純物領域の端部に延伸された空乏層幅制御用第2導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記第2導電型不純物領域に内側に配置された高濃度第2導電型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記高濃度第2導電型不純物領域にコンタクトを形成する工程とを含むことを特徴とする固体撮像素子の製造方法。 - 第1導電型半導体基板に素子分離領域を選択的に形成する工程と、
前記素子分離領域下に配置された第1導電型ウェルを前記第1導電型半導体基板に形成する工程と、
前記素子分離領域下に延伸され、第1導電型ウェルと接合するように配置された第2導電型不純物領域を前記第1導電型半導体基板のアクティブ領域に形成する工程と、
前記第2導電型不純物領域の表層に配置された高濃度第2導電型不純物領域を前記第1導電型半導体基板のアクティブ領域に形成する工程と、
前記第1導電型ウェルの表層に配置され、前記第2導電型不純物領域の周囲に配置された空乏層幅制御用P型不純物領域を前記第1導電型半導体基板に形成する工程と、
前記高濃度第2導電型不純物領域にコンタクトを形成する工程とを含むことを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054757A JP2005244096A (ja) | 2004-02-27 | 2004-02-27 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054757A JP2005244096A (ja) | 2004-02-27 | 2004-02-27 | 固体撮像素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005244096A true JP2005244096A (ja) | 2005-09-08 |
Family
ID=35025478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054757A Pending JP2005244096A (ja) | 2004-02-27 | 2004-02-27 | 固体撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005244096A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011138942A (ja) * | 2009-12-28 | 2011-07-14 | Oki Semiconductor Co Ltd | 半導体素子及び半導体素子の製造方法 |
JP4941294B2 (ja) * | 2005-03-28 | 2012-05-30 | 富士通セミコンダクター株式会社 | 撮像装置 |
WO2012160802A1 (ja) * | 2011-05-24 | 2012-11-29 | パナソニック株式会社 | 固体撮像装置 |
JPWO2012176390A1 (ja) * | 2011-06-23 | 2015-02-23 | パナソニック株式会社 | 固体撮像装置 |
CN114503265A (zh) * | 2019-08-28 | 2022-05-13 | 光程研创股份有限公司 | 具有低暗电流的光侦测装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308507A (ja) * | 1997-03-03 | 1998-11-17 | Toshiba Corp | 固体撮像装置および固体撮像装置応用システム |
JPH11307753A (ja) * | 1998-04-22 | 1999-11-05 | Sharp Corp | Cmos型固体撮像装置 |
JP2004014861A (ja) * | 2002-06-07 | 2004-01-15 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
-
2004
- 2004-02-27 JP JP2004054757A patent/JP2005244096A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308507A (ja) * | 1997-03-03 | 1998-11-17 | Toshiba Corp | 固体撮像装置および固体撮像装置応用システム |
JPH11307753A (ja) * | 1998-04-22 | 1999-11-05 | Sharp Corp | Cmos型固体撮像装置 |
JP2004014861A (ja) * | 2002-06-07 | 2004-01-15 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4941294B2 (ja) * | 2005-03-28 | 2012-05-30 | 富士通セミコンダクター株式会社 | 撮像装置 |
JP2011138942A (ja) * | 2009-12-28 | 2011-07-14 | Oki Semiconductor Co Ltd | 半導体素子及び半導体素子の製造方法 |
WO2012160802A1 (ja) * | 2011-05-24 | 2012-11-29 | パナソニック株式会社 | 固体撮像装置 |
JPWO2012176390A1 (ja) * | 2011-06-23 | 2015-02-23 | パナソニック株式会社 | 固体撮像装置 |
CN114503265A (zh) * | 2019-08-28 | 2022-05-13 | 光程研创股份有限公司 | 具有低暗电流的光侦测装置 |
CN114503265B (zh) * | 2019-08-28 | 2023-05-23 | 光程研创股份有限公司 | 具有低暗电流的光侦测装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
JP3899236B2 (ja) | イメージセンサの製造方法 | |
US6512280B2 (en) | Integrated CMOS structure for gate-controlled buried photodiode | |
KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
JP2002043557A (ja) | 固体撮像素子を有する半導体装置およびその製造方法 | |
JP2007158031A (ja) | 固体撮像装置 | |
JP2009239003A (ja) | 光センサ | |
JP2006216577A (ja) | 固体撮像装置及びその製造方法 | |
JP2006191100A (ja) | Cmosイメージセンサー及びその製造方法 | |
JP2000312024A (ja) | 受光素子及びそれを有する光電変換装置 | |
JP2007027705A (ja) | イメージセンサ及びその製造方法 | |
US7611940B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP4424120B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2006148118A (ja) | Cmosイメージセンサーの製造方法 | |
JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
JP2005244096A (ja) | 固体撮像素子及びその製造方法 | |
US6194260B1 (en) | Method of forming a CMOS sensor | |
JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
JP2008016723A (ja) | 固体撮像装置の製造方法および固体撮像装置 | |
JP4575913B2 (ja) | Cmosイメージセンサの製造方法 | |
KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
KR20070059234A (ko) | 암전류를 감소시키기 위한 이미지 센서의 제조 방법 | |
JP5294534B2 (ja) | Cmosイメージセンサー及びその製造方法 | |
JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
KR100731120B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |