JP2005243993A

JP2005243993A - 半導体装置の製造方法

Info

Publication number: JP2005243993A
Application number: JP2004052977A
Authority: JP
Inventors: Yasumasa Watanabe; 泰正渡辺
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2005-09-08

Abstract

【課題】半導体領域内に中空構造からなる誘電体領域を形成した半導体装置の製造方法を提供する。
【解決手段】半導体基板５の表面上に複数の開口部を有するエッチングマスク１を形成し、該エッチングマスク１により半導体基板５をエッチングし、溝７を形成した後、溝７の間に残った非エッチング部８（半導体部分）をさらにエッチングし空間９を形成し、エッチングマスク１の開口部５を絶縁膜１０で塞ぐことにより中空構造１１を形成する。
【選択図】図１

Description

本発明は、中空構造を半導体基板内に形成する方法に関し、特に一辺が５μｍ以上の大きさの中空構造を形成する方法に関する。

近年、シリコン基板に深溝加工や微細加工をほどこした、所謂マイクロマシニング技術を適用した製品の展開がめざましい。例えば、医療分野ではＤＮＡチップ、μ−ＴＡＳシステム、情報分野ではインクジェット素子、半導体用途では、圧力センサ、熱センサ,トレンチＭＯＳＦＥＴなど広い分野で応用製品が市販されるようになっている。
半導体用途では溝の深さはたかだか数十μｍであるのに対して、マイクロマシニング用途では数百μｍのオーダーになることがある。
上記の加工をおこなう手段として、異方性エッチング手法としてドライエッチングを用いた方法が一般的である。側壁保護膜を作製しつつエッチングをおこなうものであり、そのためのガス構成として、フッ素、塩素、臭素等の反応基と、酸素を主体とする酸化基を混合して、加工溝の側壁に加工用レジストからなる炭素や酸素、フッ素、珪素からなるポリマーを形成して、アスペクト比の大きい溝を形成する。

溝上に、薄膜ダイヤフラムを作製しさらに各種機能性薄膜を形成することで、圧力センサや高感度赤外線センサが作製できる。
半導体分野では、溝内部を誘電体領域として利用することで高耐圧構造のＭＯＳＦＥＴが実現できる。たとえば、シリコン半導体基板に深さがたとえば２０μｍ程度の溝を形成し、その溝を酸化物で埋め込むことにより、シリコン半導体基板内に深さおよび幅がともにたとえば２０μｍ程度の幅広の誘電体領域を形成する方法が公知である。
一般的な誘電体領域の形成方法として中空構造を利用する方法がある。
そのための方法として、シリコン基板に複数の溝を形成し、アニールしてシリコン原子を流動し中空構造を形成する方法が知られている（特許文献１参照。）。しかしながらこの方法では、シリコンの流動性を利用するため形成された中空構造の形状の再現性に難点があった。

また、シリコン基板に湿式エッチングを用いて空間を形成し蓋をする方法（特許文献２参照。）や半導体基板上に形成された絶縁膜に空間を形成し、該空間より広い面積のフィルム上に薄膜を形成し、該薄膜を前記空間を塞ぐように転写しフィルムを剥離する方法（特許文献３参照。）が知られている。
特開２００１−１４４２７６号公報特開２０００−１２４５６４号公報特開平１０−３１３１３９号公報

上記特許文献１に記載の方法では、シリコンの流動性を利用するため形成された空隙の形状の再現性に難点があった。また、上記特許文献２，３に記載の方法では、静電接合や他の接合手段を必要としていた。
本願発明は、上記問題点に鑑みてなされたものであって、再現性に優れかつ半導体プロセスのみを用いた方法により、半導体内に中空構造を作製する方法を提供することにある。

上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板上に前記半導体基板に達する複数の開口部を有する第１絶縁膜を形成する工程と、前記第１絶縁膜をマスクとしてドライエッチングにより半導体基板に溝を形成する工程と、該溝の間に存在する非エッチング部を除去する工程と、前記半導体基板上全面に第２絶縁膜を堆積して前記第１絶縁膜の前記複数の開口部を閉塞する工程と、を含むこととする。
また、前記半導体基板がシリコン基板からなり、前記第１絶縁膜または前記第２絶縁膜は、シリコン酸化物、シリコン窒化物、シリコン炭化物の何れかもしくはこれらを組み合わせた材料を含むこととする。
また、前記溝の間に存在する半導体部分を除去する工程は、ウェットエッチングによりおこなうこととする。

本発明によれば、再現性に優れかつ半導体プロセスのみを用いた中空構造を有する半導体装置を容易に製造することができる製造方法を提供することができる。

以下に、本発明の実施の形態１について図面を参照しつつ詳細に説明する。本実施の形態では、深さが２０μｍであり、一辺がおおよそ５μｍである中空構造からなる誘電体領域をシリコン半導体基板内に形成する場合を例にして説明する。
図１は、本発明に係る半導体装置の製造方法において、溝エッチングをおこなう際の絶縁膜からなるエッチングマスクのマスクパターンを示す図である。図１（ａ）のエッチングマスク１は、複数の例えば正方形状の島状領域２が縦横に並ぶパターンを有する。
そして、各島状領域２は、隣り合う島状領域２に連結部３を介して連結されている。また、島状領域２は、溝形成領域の外側の枠部分に連結部４を介して連結されている。これにより開口部５が複数形成される。特に限定しないが、島状領域２の一辺の長さは例えば１．１μｍであり、連結部３，４の長さおよび幅はともに例えば０．４μｍである。開口部５の幅は、連結部の幅と同じ０．４μｍである。このようなパターンは、図１（ｂ）に示したように正方形のパターンで形成されたものと比べ、例えば、後述のウェットエッチングの際に溝内へエッチング溶液が確実に入り込むため望ましい。もちろん図１（ｂ）のような構成であっても構わない。

図２〜図５は、本発明に係る半導体装置の製造方法により製造される半導体装置の製造法途中における構造を示す断面図である。図２〜図５において、（ａ）は、図１に示すマスクパターンのＡ−Ａ線に相当する断面図を示し、図２〜図４において（ｂ）は、図１（ａ）に示すマスクパターンのＢ−Ｂ線に相当する断面図を示す。なお、Ａ−Ａ線は、連結部３，４を通っており、Ｂ−Ｂ線は連結部３，４を避けて島状領域２を通っている。
先ず、図2に示すように、シリコン半導体基板６上に、温度１１００℃の水蒸気雰囲気中で熱酸化を行い、例えば厚さが１μｍのシリコン熱酸化膜を形成する、ついで、熱酸化膜上に図示しないフォトレジストを塗布し、図示しないマスクを用いて露光および現像を行い、図１（ａ）に示す形状および寸法のエッチングマスク１を形成した。
ついで、図３に示すように、Ｃｌ_２とＯ_２の混合雰囲気でドライエッチングにより、深さ２０μｍの溝７を形成する。溝７形成後、図３に示すように、エッチングマスク１の連結部３，４の下側には、シリコン半導体が非エッチング部８として残る。

ついで、ＫＯＨを用いて厚さ０．６μｍ相当の非エッチング部８を除去した。これによって、図４に示すように、島状領域２の下側および連結部３，４の下側に残る非エッチング部８が除去され、空間９が形成される。
ついで、図５に示すように全面に厚さ０．５μｍのＨＴＯ膜からなる絶縁膜１０を成長させる。絶縁膜１０を成長させることにより、マスクパターン１の開口部５が閉じて中空構造１１が形成される。絶縁膜１０の成長によりマスクパターン１の開口部５を閉じるためには、開口部５の幅は０．７μｍ以下とするのが良い。
ここで、シリコンからなる半導体基板について説明したが、シリコンに限らず他の材料からなる半導体基板であってももちろん構わない。
また、エッチングマスク１は、酸化膜や窒化膜などの絶縁膜からなる。シリコン基板６上に形成するエッチングマスク１は、シリコン熱酸化膜で形成する場合シリコン基板６の反りを抑制するために０．６μｍ〜１．０μｍが望ましい。

また、図１（ａ）の島状領域２のマスク寸法としては、ドライエッチングにより形成した溝７と相互間のシリコンエッチング除去しろを考慮して一辺の長さを０．８μｍ〜１．２μｍとするのが良い。
絶縁膜１０は、上記に示したＨＴＯ膜のように流動性が小さい膜が望ましいがその他の酸化膜や窒化膜などで形成することが可能である。
つぎに、本発明の実施の形態２について図面を参照しつつ詳細に説明する。
図６は、図１で示したエッチングマスク１の変形例である。図６は、図１のエッチングマスク１にさらに島状領域２の内部にも開口部１２が形成されている。開口部１２の一辺の長さは、開口部５の幅と同様の幅とする。図６に示した、エッチングマスク１においても、図５に示した中空構造１１を同様に形成することができる。

つぎに、本発明の実施の形態３について図面を参照しつつ詳細に説明する。本実施の形態では、上述した製造方法を適用して製造される横型高耐圧トレンチパワーＭＯＳＦＥＴについて説明する。
図７は、実施の形態１で説明した製造方法を適用して製造される横型高耐圧トレンチパワーＭＯＳＦＥＴ２０の構造を示す要部縦断面図である。図７において、符号２１はｐ層であり、実施の形態１で説明した半導体基板５に相当する。また符号２２はｐウェル層であり、符号２３はｎウェル層であり、符号２４はｎ⁻オフセットドレイン領域である。
符号２５は誘電体領域であり、実施の形態１で説明した製造方法により形成される中空構造１１に相当する。符号２６はｐ^＋コンタクト層であり、符号２７はｎ^＋ソース層であり、符号２８はｎ^＋ドレイン層である。符号２９はゲート絶縁膜であり、符号３０はゲート電極である。符号３１はソース電極であり、符号３２はドレイン電極であり、符号３３は層間絶縁膜である。

つぎに、図７に示す高耐圧トレンチパワーＭＯＳＦＥＴ２０の製造工程を示す。
図８、図９は、図７に示す高耐圧トレンチパワーＭＯＳＦＥＴ２０の製造工程中の要部断面を示す図であり、誘電体領域２５を形成する箇所の断面を示すものである。
まず、ｐ層２１の表面上に図１に示すエッチングマスク１を形成し、図２から図４に示した工程と同様の工程をおこなう。
その後、図４に示す状態につづいて、図８に示すように、減圧ＣＶＤにより、シランおよびリンドープ用にホスフィンを用いて、リン濃度１×１０²⁰ ｃｍ^-3 程度のドープドポリシリコン膜１３を３００オングストローム堆積し、その後１１５０℃で１２０分間ドライブをおこなう。すると、ドープドポリシリコン膜１３中のリンが溝側面および底面に拡散し（固相拡散）、深さ３μｍ，ピーク濃度１×１０¹⁶ｃｍ^-3 のｎ⁻オフセットドレイン領域２４が形成される。その後、図９に示すように基板を加熱して、ドープドポリシリコン膜１３を熱酸化膜１４とする。溝７のマスクパターン１の開口部５を絶縁膜１０で塞ぎ誘電体領域２５を形成する。

その後、ｐウェル層２２とｎウェル層２３を形成する。ｐウェル層２２の表面層にｐ^＋コンタクト層２６とｎ^＋ソース領域２７を形成し、ｎウェル層２３の表面層にｎ^＋ドレイン層２８を形成する。ｎ^＋ソース領域２７とｎ⁻オフセットドレイン領域２４に挟まれたｐウェル層２２表面上にゲート絶縁膜２９を介してゲート電極３０を形成し、その上に層間絶縁膜３３を形成する。ｐ^＋コンタクト層２６とｎ^＋ソース領域２７上にソース電極３１を形成し、ｎ^＋ドレイン層２８上にドレイン電極３２を形成する。なお、前記ｎウェル層２３はｎドレイン領域２８を補完する領域であり、形成しなくても構わない。
上述したドープドポリシリコン膜１３を用いた固相拡散方法の他にｎ⁻オフセットドレイン領域２４を形成する方法について以下に述べる。
まず、ｐ層２１の表面上に図１に示すエッチングマスク１を形成し、図２から図４に示した工程と同様の工程をおこなう。図４に示す状態につづいて、特に図示しないが、基板表面に対して斜めの方向からの側面に対してリンイオンを注入する。このときのイオン注入量はたとえば８×１０¹²ｃｍ^-2 である。

ついで、基板表面に対して垂直な方向、すなわち溝７の側面に対して０°の方向からリンイオンを注入する。この０°イオン注入では、溝７の底面に沿う部分にのみリンイオンが注入される。ここで、溝７の側面に沿う部分と底面に沿う部分とでリンイオンの表面濃度を同一にする場合は、底面へのイオン注入量を側面へのイオン注入量の５μｍ／２０μｍ倍とする。つまり、０°イオン注入時のイオン注入量はたとえば２×１０¹²ｃｍ^-2 である。また、先の斜めイオン注入では、溝７の底面に沿う部分にリンイオンが注入されないため、溝７の底面に沿う部分に局部的なリンイオンの高濃度領域が形成されることはない。
ついで、ドライブをおこない、拡散深さｘｊがたとえば６μｍ程度となるようにドライブさせて、ｎ⁻オフセットドレイン領域２４を形成する。ｎ⁻オフセットドレイン領域２４を形成した後、溝７のマスクパターン１の開口部５をＨＴＯ膜で塞ぎ誘電体領域２５を形成する。

上述した実施の形態によれば、溝７を形成するためのマスクパターン１を工夫することにより、従来のような、溝に蓋を張り合わせて中空構造を形成する技術は不要になり、深さ数μm〜数十μm、深さ数μm〜数十μmの中空構造を半導体基板内に容易に形成することができる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。

本発明は、高耐圧トレンチパワーＭＯＳＦＥＴに限らず、例えば、断熱体としての応用では、薄膜上に焦電素子を配置することで高感度な熱センサが実現できる。また、薄膜上に歪み素子を配置することで、中空構造内外の圧力差による圧力センサが製作可能である。
発熱素子を薄膜上に設けることで、高効率なヒーターとして展開できる。μ−ＴＡＳ（マイクロ化学分析システム）や化学センサ、医療センサに代表される流体素子の製造に適用することができる。この場合、酸化膜表面の処理により疎水化または親水化の制御が可能であるので、これらの流体素子において、フロー部に流れる流体の特性に応じた構造体を作製することができる。また、混合反応槽において、試薬などの特性に応じて、表面の親水性または疎水性の選択を任意に実施することができる。

さらには、中空構造を完全に閉鎖することなく、一部に開口部を設け、電極を中空構造内部や開口部に設けることでＦＥＤ（電界放出素子）に応用できる。

本発明の実施の形態１による半導体装置の製造方法において、溝エッチングのマスクパターンを示す図本発明の実施の形態１による半導体装置の製造途中の段階における中空構造構造を示す縦断面図であり、（ａ）は、図１（ａ）のＡ−Ａ線における要部断面図、（ｂ）は、図１（ａ）のＢ−Ｂ線における要部断面図本発明の実施の形態１による半導体装置の製造途中の段階における中空構造構造を示す縦断面図であり、（ａ）は、図１（ａ）のＡ−Ａ線における要部断面図、（ｂ）は、図１（ａ）のＢ−Ｂ線における要部断面図本発明の実施の形態１による半導体装置の製造途中の段階における中空構造構造を示す縦断面図であり、（ａ）は、図１（ａ）のＡ−Ａ線における要部断面図、（ｂ）は、図１（ａ）のＢ−Ｂ線における要部断面図本発明の実施の形態１による半導体装置の製造途中の段階における中空構造構造を示す縦断面図であり、（ａ）は、図１（ａ）のＡ−Ａ線における要部断面図、（ｂ）は、図１（ａ）のＢ−Ｂ線における要部断面図本発明の実施の形態２による半導体装置の製造方法において、溝エッチングのマスクパターンを示す図本発明の実施の形態３による半導体装置の製造方法において、実施の形態１で説明した製造方法を適用して製造される横型高耐圧トレンチパワーＭＯＳＦＥＴ２０の構造を示す要部縦断面図本発明の実施の形態３による半導体装置の製造途中の段階における誘電体領域の構造を示す要部縦断面図本発明の実施の形態３による半導体装置の製造途中の段階における誘電体領域の構造を示す要部縦断面図

符号の説明

１エッチングマスク
２島状領域
３，４連結部
５，１２開口部
６半導体基板
７溝
８非エッチング部（半導体部分）
９空間
１０絶縁膜
１１中空構造

Claims

半導体基板上に前記半導体基板に達する複数の開口部を有する第１絶縁膜を形成する工程と、前記第１絶縁膜をマスクとしてドライエッチングにより半導体基板に溝を形成する工程と、該溝の間に存在する非エッチング部を除去する工程と、前記半導体基板上全面に第２絶縁膜を堆積して前記第１絶縁膜の前記複数の開口部を閉塞する工程と、を含むことを特徴とする半導体装置の製造方法。
前記半導体基板がシリコン基板からなり、前記第１絶縁膜または前記第２絶縁膜は、シリコン酸化物、シリコン窒化物、シリコン炭化物の何れかもしくはこれらを組み合わせた材料を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
前記溝の間に存在する半導体部分を除去する工程は、ウェットエッチングによりおこなうことを特徴とする請求項１または２のいずれかに記載の半導体装置の製造方法。