JP2005243824A - 冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板 - Google Patents

冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板 Download PDF

Info

Publication number
JP2005243824A
JP2005243824A JP2004050138A JP2004050138A JP2005243824A JP 2005243824 A JP2005243824 A JP 2005243824A JP 2004050138 A JP2004050138 A JP 2004050138A JP 2004050138 A JP2004050138 A JP 2004050138A JP 2005243824 A JP2005243824 A JP 2005243824A
Authority
JP
Japan
Prior art keywords
wiring board
cooling
cooling device
main surface
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004050138A
Other languages
English (en)
Inventor
Kazuhiro Urashima
和浩 浦島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004050138A priority Critical patent/JP2005243824A/ja
Publication of JP2005243824A publication Critical patent/JP2005243824A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 本発明の課題は、半導体部品との線膨張係数差を効果的に縮小でき、効率の高い冷却機能を安価に実現可能な冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板を提供することにある。
【解決手段】 上記課題を解決するため、本発明の冷却装置付き配線基板では、
実装側主表面に半導体部品を実装するための実装部を有する配線基板と、
実装部に実装される半導体部品の該実装部とは反対側の主面を被冷却面として、該被冷却面上に配置される冷却部本体を有し、且つ、該冷却部本体の内部に冷却流体の流路が形成されてなる冷却装置と、を備え、
配線基板の実装側主表面に冷却装置の冷却部本体が固定部を介して連結されてなるとともに、
配線基板の少なくとも実装側主表面を含む部分、冷却部本体及び固定部がセラミック材料にて構成されてなることを特徴とする。
【選択図】 図1

Description

本発明は、冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板に関する。
コンピュータに代表される電子機器は、文字、音声、及び画像等のマルチメディア情報を処理するため、大規模集積回路にて構成された半導体部品を装備している。この種の半導体部品は、処理速度の高速化や多機能化に伴って消費電力が増加の一途をたどり、これに比例して発熱量が増大する傾向にある。半導体部品の安定した動作を保証する上では、半導体パッケージの放熱性を高めるための冷却装置が必要不可欠となる。特にCPUなどの場合、クロック周波数の増大に伴い発熱量の増加はますます著しくなり、静的な熱拡散層を介した自然放熱では冷却が追いつかなくなってきている。そこで、特許文献1〜9に開示されているごとく、熱拡散層を水冷式の冷却装置(水冷ジャケット)にて構成し、該装置の流路内に冷却用液体を循環させ、熱放散効率を高めることが行なわれている。
特開2002−232174号公報 特開2002−335091号公報 特開2003−124665号公報 特開2002−232174号公報 特開平11−233698号公報 特開2002−64170号公報 特開平10−227585号公報 再表00/16397号公報 特開2003−243590号公報
特許文献1〜8に開示された冷却装置は、半導体部品側からの熱伝達効率を高めるため、装置(ジャケット)本体が銅やアルミニウムなどの金属にて構成されている。しかし、この構成には次のような欠点がある。半導体部品を構成するシリコン等の半導体と比較して、冷却装置本体を構成する金属は線膨張係数が大きく、発熱・冷却を繰り返したときに、半導体部品の被冷却面と装置面との間で熱的な剪断応力が生じやすい。一般に、装置と部品との接触面は高熱伝導性のグリース層などを介して熱接続されているが、上記のような剪断応力が過剰に付加されると、装置と部品とが接触面で滑り変位してグリース層などによる熱接続が剥離により失われ、放熱効果が著しく損なわれる問題を生ずる。
本発明の課題は、半導体部品との線膨張係数差を効果的に縮小でき、効率の高い冷却機能を安価に実現可能な冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板を提供することにある。
課題を解決するための手段・発明の効果
上記課題を解決するため、本発明の冷却装置付き配線基板では、
実装側主表面に半導体部品を実装するための実装部を有する配線基板と、
実装部に実装される半導体部品の該実装部とは反対側の主面を被冷却面として、該被冷却面上に配置される冷却部本体を有し、且つ、該冷却部本体の内部に冷却流体の流路が形成されてなる冷却装置と、を備え、
配線基板の実装側主表面に冷却装置の冷却部本体が固定部を介して連結されてなるとともに、
配線基板の少なくとも実装側主表面を含む部分、冷却部本体及び固定部がセラミック材料にて構成されてなることを特徴とする。
また、本発明の部品実装済み冷却装置付き配線基板は、上記冷却装置付き配線基板と、実装部に実装された半導体部品と、を有することを特徴とする。
上記本発明の冷却装置付き配線基板によると、冷却装置の冷却部本体をセラミック材料にて構成している。セラミックは金属材料と比較して線膨張係数が小さく、冷却対象物である半導体部品との線膨張係数の差を、特許文献1〜8に開示された従来の冷却装置よりも縮小することができる。その結果、該線膨張係数の差に基づく半導体部品と冷却部本体との間での熱的な剪断応力が生じにくくなり、装置と部品との接触面での密着状態が、該剪断応力による滑り変位によって剥離したりする不具合を効果的に抑制でき、ひいては放熱効果を長期にわたって良好に確保することができる。
また、本発明では、配線基板の少なくとも実装側主表面を含む部分がセラミック材料にて構成されており、さらには、セラミック材料にて構成された固定部を介して冷却部本体と実装側主表面とが連結されている。このように、半導体部品との線膨張係数の差がより小さいセラミック材料を用いることで、上記のような線膨張係数の差による接触面の不具合を生じさせることなく、半導体部品を、固定された実装側主表面と冷却部本体との間に挟持することが可能となり、これによって密着状態が良好に保たれ、ひいては良好な放熱効果が確保されることになる。
以下、本発明の実施の形態を図面を用いて説明する。図1は、本発明の部品実装済み冷却装置付き配線基板の一例を示す断面模式図であり、図2はその要部の拡大図である。半導体部品1は部品側端子パッド101を有し、配線基板2の実装部2Mに形成された端子接続パッドアレイ155に、これら部品側端子パッド101が半田接続部102を介してフリップチップ接続されることにより面実装されている。本実施形態において半導体部品1は、CPU等のシリコン集積回路部品である。また、層や基板の主表面は、図1のごとく、半導体部品1の部品側端子パッド101を下側にした状態を正置状態として、該正置状態における図面上側に表れる面を第一主表面、下側に表れる面を第二主表面として統一的に記載する。
配線基板2は、セラミック材料よりなる誘電体層と、配線部を有する金属導体層とが交互に積層された構造を有するセラミック配線基板とされている。その積層体の第一主表面(実装側主表面)は実装部2Mを有し、その実装部2Mには端子接続パッドアレイ155が形成されている。配線基板2の第二主表面には、該基板2自身をマザーボード等の接続先基板61に実装するためのパッドアレイ156(例えばBGAパッドあるいはPGAパッドからなる)が形成されている。配線基板2についての詳細は後述する。
図2に示すように、半導体部品1は第一主表面が被冷却面CPとされ、冷却装置4により該被冷却面CPが冷却されるようになっている。冷却装置4は、該被冷却面CP上に配置される冷却部本体4Mと、該冷却部本体4Mの第一主表面に接して配置される放熱部5とを有しており、冷却部本体4Mは配線基板2の第一主表面に固定部3を介して連結されている。冷却部本体4M及び固定部3はセラミック材料製である。また、放熱部5は全体が銅ないしアルミニウムなどの金属にて構成され、第一主表面から突出する形で複数のフィン6が一体化されている。なお、冷却部本体4Mは、冷却流体の流路10を有している。冷却装置4についての詳細は後述する。
固定部3は、実装部2Mを取り囲むように形成することができる。具体的には、半導体部品1を取り囲むリング状に形成されており、接着ないしろう付けにより配線基板2側に固着することができる。また、ねじ止め等によっても固着させることができる。さらには、実装部2M(すなわち実装部2Mに実装された半導体部品1)を、固定部3及び冷却部本体4Mにより密閉するように構成することができる。以上のように固定部3を構成することで、機械的な衝撃が加わったときでも半導体部品1及びその接続部分を保護することができる。他方、冷却部本体4Mは、第二主表面側が半導体部品1の被冷却面CPに圧接された状態で、接着ないしろう付けにより固定部3に固着される。また、ねじ止め等によっても固着させることができる。
セラミックは金属材料と比較して線膨張係数が小さく、シリコン集積回路からなる半導体部品1との線膨張係数の差を縮小することができる。これにより、半導体部品1が発熱/冷却されたときに、冷却部本体M4との間で熱的な膨張ないし収縮の相対変位が生じにくくなり、冷却部本体4Mと半導体部品1との接触面での密着状態を良好に保つことができ、ひいては放熱効果を長期にわたって良好に確保することができる。また、半導体部品1を、固定部3により固定された配線基板2の第一主表面と冷却部本体4Mとの間に挟持しても、線膨張係数の差が小さいために厚さ方向(主表面に対して垂直な方向)の膨張が問題とならず、これによって密着状態がより良好に保たれ、ひいてはより良好な放熱効果が確保されることになる。
なお、図2に示すように、半導体部品1の被冷却面CPと、冷却装置4の冷却部本体4M(の第二主表面)との間には熱伝導性介在層20を介在させることができる。熱伝導性介在層20は、グリース層(例えば熱伝導性の良好なシリコーングリースを主体とし、熱伝導性を改善するために、必要に応じて適量のセラミックフィラーを配合したもの)とすることができる。なお、グリース層に代えて、熱硬化性の合成樹脂(シリコン系)接着剤や金属ろう材ないしガラス等の無機接着剤からなる接着層により、半導体部品1と冷却部本体4Mとを接着・固定してもよい。本発明では、半導体部品1を取り囲む配線基板2、固定部3及び冷却部本体4Mがセラミックで構成されているため、半導体部品1との線膨張係数の差が小さく、半導体部品1と冷却部本体4Mとの接触面での密着状態を良好に保つことができるため、熱伝導性介在層20の厚さを従来よりも低減させることができる。具体的には、熱伝導性介在層20の厚さは1mm以下とされる。さらには、図3に示すように、半導体部品1の被冷却面CPと、冷却装置4の冷却部本体4Mとが直接接触させて、熱伝導性介在層20を省略することもできる。
以上の本発明の部品実装済み冷却装置付き配線基板は、以下のようにして製造することができる。まず、図4の工程1に示すように、配線基板2の第一主表面(実装側主表面)に固定部3を形成する。この際、固定部3は、実装部2Mを取り囲むように形成され、配線基板2とともにキャビティを形成する。なお、固定部3は、接着ないしろう付け等により配線基板2に固着することができる。次に、工程2に示すように、半導体部品1を実装部2Mに実装する。すなわち、半導体部品1は、実装部2M(キャビティ内)において、端子接続パッドアレイ155と部品側端子パッド101とが半田接続部102を介して接続(フリップチップ接続)される。そしてその後、工程3に示すように、固定部3に冷却装置4の冷却部本体4Mを固定する。この際、半導体部品1の被冷却面CPに冷却部本体4Mを接触させる。また、必要に応じて、半導体部品1の被冷却面CPと冷却部本体4Mとの間にグリース層等の熱伝導性介在層20を介在させることもできる。なお、冷却部本体4Mは、接着ないしろう付け等により固定部3に固定することができる。
半導体部品1がシリコン部品ないしGaAs等のIII−V族化合物半導体である場合、室温(20℃)から200℃までの平均値にて、Siの線膨張係数が3ppm/℃前後、GaAsと格子整合するIII−V族化合物の線膨張係数が5〜6ppm/℃程度であることを考慮すれば、上記セラミック材料としては、室温から200℃までの平均の線膨張係数(以下、特に断らない限り、「線膨張係数」と称する場合は該平均値のことをいう)が10ppm/℃以下であることが、半導体部品1と冷却部本体M4との間の線膨張係数差を十分に縮小する観点において望ましい。上記線膨張係数が10ppm/℃を超える材料を用いると、熱的な収縮・膨張による相対変位のため、半導体部品1と冷却部本体M4との密着に剥がれ等の不具合を生じやすくなる。
該条件を満たすセラミック材料としてはアルミナ系セラミックを例示できる。アルミナの線膨張係数は約8ppm/℃であり、シリコン(室温から200℃までの平均の線膨張係数:3ppm/℃)等と比較するとやや大きいが、熱伝導率が良好でありしかも安価であるため、本発明に好適に採用できる。この場合、アルミナからなる主相の含有比率が70質量%以上99質量%以下であり、残部が焼結助剤成分に由来したガラス相となっている組成のものを使用することが望ましい。主相の含有比率が99質量%を超えるとセラミックの緻密化が困難となり、70質量%未満になると、ガラス相比率の増大により熱伝導率が低下し、アルミナ特有の高熱伝導率の利益が得られなくなる。
一方、半導体部品1との線膨張係数差をより縮小する観点においては、上記セラミック材料として、室温から200℃までの平均の線膨張係数が1ppm/℃以上7ppm/℃以下のものを選定することがより望ましい。具体的には、窒化珪素系焼成セラミック(約3ppm/℃)又は窒化アルミニウム系焼成セラミック(約4ppm/℃)を、本発明に好適に採用することができる。この場合、窒化珪素ないし窒化アルミニウムからなる主相の含有比率が80質量%以上99質量%以下であり、残部が焼結助剤成分に由来したガラス相となっている組成のものを使用することが望ましい。主相の含有比率が99質量%を超えるとセラミックの緻密化が困難となり、80質量%未満になると、焼結助剤に由来した粒界相(ガラス相)比率が増加し、所期の線膨張係数が得られなくなる場合がある。窒化珪素ないし窒化アルミニウムは、いずれも線膨張係数がシリコンに近く、シリコン系の半導体部品1との線膨張係数差の縮小に有効である。
一方、セラミック材料としてガラス材料、具体的には、骨格成分が二酸化珪素(シリカ)であるシリカ系ガラスを使用することもできる。この場合、線膨張係数などの物性調整を行なうため、SiO以外の種々のガラス添加成分を配合することができる。ガラス融点の低下には、煤溶材成分として、NaO、KOあるいはLiOなどのアルカリ金属酸化物や、B(硼酸)を配合することが有効である。また、BaOやSrOなどのアルカリ土類金属酸化物を添加すると、ガラス材料の強度向上に有効である。そして、ガラスの線膨張係数の増大抑制には、SiO成分の含有率を高めること(例えば70質量%以上(100質量%含む)、あるいはZnOをガラス添加成分として配合することがそれぞれ有効である。一方、Ti、ZrないしHfの酸化物は、ガラスの強度や耐水性改善に効果がある。
シリカ系ガラス材料(酸化物系ガラス材料)は、Si成分の含有率がSiO換算にて68質量%以上99質量%以下であり、Si以外のカチオン成分が、室温から200℃までの温度範囲においてSiOよりも線膨張係数の大きい酸化物(以下、線膨張係数調整用酸化物という)を形成する酸化物形成カチオンにて構成されることにより、室温から200℃までの平均の線膨張係数が10ppm以下(望ましくは、1ppm/℃以上7ppm/℃以下)に調整されたものを採用することにより、(線膨張係数がSiOより大きい)酸化物成分の種類と含有量とに応じて、ガラス材料の線膨張係数を1ppm/℃以上の任意の値に自由に調整できる。その結果、該ガラス材料にて構成される冷却部本体4Mと半導体部品1との線膨張係数の差を可及的に縮小することができ、両者の線膨張係数差に基づく熱的な剪断応力により両者の密着状態が悪化すること、ひいては熱抵抗の増大といった不具合を大幅に軽減することができ、冷却の信頼性を高めることができる。半導体部品1がシリコン半導体部品の場合、シリカ系ガラス材料の線膨張係数は1ppm以上6ppm以下、特に、2ppm/℃以上5ppm/℃以下に調整することが望ましい。他方、半導体部品1がGaAsと格子整合するIII−V族化合物からなる化合物半導体部品(例えばGaAs系の次世代型高速CPUやMMIC(Monolithic Microwave Integrated Circuit))である場合、該半導体の線膨張係数が5〜6ppm/℃程度なので、シリカ系ガラス材料の線膨張係数が4ppm/℃以上7ppm/℃以下に調整されていることが望ましい。
SiO2よりも線膨張係数の大きい酸化物は、アルカリ金属酸化物(NaO、KO、LiO:20〜50ppm/℃)、アルカリ土類金属酸化物(BeO、MgO、CaO、SrO、BaO:8〜15ppm/℃)、ZnO(6ppm/℃)、Al(7ppm/℃)など、種々例示でき、誘電特性や融点、さらにはガラス流動性などを考慮して適宜選定すればよい。なお、SiOの含有率は、線膨張係数を上記範囲内のものとするために、68質量%以上99質量%以下(好ましくは80質量%以上85質量%以下)に調整し、残部を上記の線膨張係数調整用酸化物にて構成することができる。以下は、本発明に採用可能なガラス組成の具体例である:
SiO:80.9質量%、B:12.7質量%、Al:2.3質量%、NaO:4.0質量%、KO:0.04質量%、Fe:0.03質量%
軟化点:821℃、線膨張係数(20℃から200℃までの平均値):3.25ppm/℃。
冷却装置について、図2に示すように、冷却部本体4Mには、網目形態の流路10への冷却流体の入口22と出口23とを設けることができる。この場合、図5に示すように、冷却部本体4と、その外部に設けられた凝縮器52と循環管路53でつなぎ、該管路53上に設けられたポンプ51により冷却流体を両者の間で循環させるようにする。冷却流体としては、常温常圧で液体となる流体、例えば水やアルコールが用いられ、冷却部本体4M内の流路内で半導体部品1からの発熱を吸収して気化し、管路53を経て凝縮器52に戻される。凝縮器52の表面には多数のフィン52fが形成され、必要に応じて図示しないファンにより強制冷却され、ここに導かれた冷却流体を冷却して再び液体に戻す。該液体はポンプ51により再び冷却部本体4に送られ、循環する。図2の実施形態では、入口22と出口23とは上面側の遮蔽層14に形成されているが、形成位置はこれに限らず、該壁部11や底面側の遮蔽層13に形成してもよい。この場合、入口22と出口23とは、入口22から出口に至る冷却流体の経路が複数パターン生ずるように開口形成され、異物などによる詰まりを生じたときの迂回流路形成効果が高められている。また、実施形態では冷却流体の気化による吸熱効果を利用してより大きな放熱効果を得ているが、冷却流体が気化しない状態で冷却流体を循環させて使用させても構わない。
なお、図6に示すように、冷却部本体4Mに網目形態の流路10を密閉空間として形成し、常温常圧にて液体となる冷却流体を該流路10内に減圧封入することもできる。この場合、常温において流路10内の空間の一部のみが液体状態の冷却流体151により満たされるようにしておく。半導体部品1の一部で発熱が生ずると、その発熱領域で液体状態の冷却流体151が蒸発し、冷却部本体4M内にてそれよりも低温領域(冷却領域)との間で蒸気圧差を生ずる。この蒸気圧差が駆動力となって上記低温の流路空間に該蒸気が移動し、そこで凝結して液体に戻る。このように、冷却流体151は、冷却部本体4M内で自己循環しながら半導体部品の冷却を行なうので、図5のように外部に凝結器52を設ける場合と比較して、流体の冷却効率の点では一歩譲るが、ポンプ51、凝結器52及び循環管路53を省略できるので、装置全体の小型化に大きく寄与する。この場合、図2のごとき入口22及び出口23は形成されない。
図2においては、冷却部本体4Mの外周縁に沿って配置される外壁部11と、該外壁部11の内側空間を二次元網目流路10Nに仕切る仕切り壁部12とを有する流路形成層15が形成され、その流路形成層15がの第一主表面側と第二主表面側とに、流路10を該第一主表面側及び第二主表面側にてそれぞれ塞ぐ遮蔽層13,14が積層されている。この構造の具体的な製法について、以下に説明する。工程の概略は、図7に示すごとく、外壁部11と仕切り壁部12とに対応する形状にパターニングされた流路形成層15用のセラミック粉末層115と、遮蔽層13,14用のセラミック粉末層113,114とを積層して積層体104を作り、該積層体104を焼成することにより冷却部本体4Mを得る、というものである。
セラミックグリーンシートは、冷却部本体4Mを構成するセラミック材料の原料セラミック粉末に、溶剤(アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど)、結合剤(アクリル系樹脂(例えば、ポリアクリル酸エステル、ポリメチルメタクリレート)、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど)、可塑剤(ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど)、解膠剤(脂肪酸(グリセリントリオレートなど)、界面活性剤(ベンゼンスルホン酸など)、湿潤剤(アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど)などの添加剤を配合して混練し、周知のドクターブレード法等によりシート状に成形したものである。
特に、遮蔽層13,14用のセラミック粉末層を該セラミックグリーンシートにて構成すると、該層は流路等のパターニングが不要であることから、可撓性が大きい未焼成の積層体において、強度の要部を担ういわば基材としてこれを有効に活用することができる。一方、図7では、流路形成層15用のセラミック粉末層もセラミックグリーンシート115にて構成している。外壁部11と仕切り壁部12とのパターニングは、該セラミックグリーンシート115への金型打抜加工等により行なうことができる。
セラミック配線基板2は、図8に示すように、緻密化したセラミック材料からなる複数のセラミック誘電体層50と、配線部30、面導体56又はパッド154からなる層状導体要素(以下、配線部の符号で代表させて層状導体要素30と記載することがある)をそれぞれ有する複数の金属導体層51とが交互に積層された積層体を有する。その積層体の第一主表面MP1には、集積回路部品として構成された電子部品としての半導体部品1を接続するための端子接続パッドアレイ155が形成されている。
また、セラミック配線基板2は、セラミック誘電体層50にて隔てられた2つの金属導体層51にそれぞれ含まれる層状導体要素30同士が、セラミック誘電体層50を厚さ方向に貫通して形成されたビアホール35h内部を充填するビア導体35により互いに導通接続された構造を有する。ビア導体35は、金属導体層51に形成されたビア受け用のパッド154、ないしグランド層ないし電源層として機能する面導体56に結合される。また、セラミック配線基板2の第二主表面には、該基板2自身をマザーボード等の接続先基板に実装するためのパッドアレイ156(例えばBGAパッドあるいはPGAパッドからなる)が形成されている。
図9に示すように、金属導体層51を介して互いに隣接する2つのセラミック誘電体層50は、該金属導体層の層状導体要素30が非形成となる領域にて、平坦な貼り合わせ面10にて結合されている。そして、それらセラミック誘電体層50の貼り合わせ位置において層状導体要素30が、該層状導体要素30の一方の主表面MPLが貼り合わせ面10と層厚方向に一致した位置関係にて形成されてなる。既に説明したごとく、この構造により、図8において、端子接続用パッドアレイ155が形成される基板主表面の平坦性、ひいてはパッドアレイ155のコプラナリティーが大幅に向上し、半導体部品1との間で接続不良等の不具合発生を低減することができる。
図9に戻り、層状導体要素30の一方の主表面MPLを、セラミック誘電体層50の貼り合わせ面10と層厚方向に一致させる構造を得るには、図11に示すごとく、セラミック誘電体層50となる要素板材50'を用意し、その要素板材50'の一方の主表面側に、導体要素30を収容する導体収容凹部30hを予め確保しておく必要がある。導体収容凹部は、図12に示すように、配線部を収容するための配線収容溝30h以外に、パッドを収容するためのパッド収容凹部154h、さらには、図示はしていないが、面導体を収容するための面導体収容凹部として形成される。以下の説明では、配線収容溝30hの符号にて代表させ、導体収容凹部30hと記載することもある。また、要素板材50'には、ビア導体を収容するためのビアホール35hが、導体収容凹部30h(154h)に連通するように、板材厚さ方向に貫通形成される。
上記セラミック配線基板2の製造工程の概略は、下記の通りである。
まず、図13に示すように、緻密化したセラミック材料からなる単位板材50'の板厚方向にビアホール35hを形成し、また、該単位板材50'の少なくとも一方の主表面側に、配線部30、面導体56又はパッド154からなる層状導体要素30を収容する導体収容凹部30hを形成する。さらに、ビアホール35hにビア導体35となる金属材料を充填し、導体収容凹部30hに層状導体要素30をなす金属材料を充填することにより金属充填済み単位板材55を作製する(後述の通り、導体収容凹部30hと、この内側に充填される金属材料部分との形成順序は逆転することもある)。そして、図14又は図15に示すように、該金属充填済み単位板材55を板厚方向に積層して貼り合わせることにより、単位板材50'によりセラミック誘電体層50が形成され、層状導体要素30により金属導体層が形成されたセラミック配線基板2を得る。図14と図15の工程の違いは、金属充填済み単位板材55を熱圧着により直接貼り合わせるか、接着層51を介して貼りあわせるか、という点にある。なお、配線基板2上に固定部3を、また固定部3上に冷却装置4の冷却部本体4Mを固着する際にも、同様に、熱圧着による直接貼り合わせ又は接着層を介した貼りあわせを用いることができる。
上記の方法の採用により、図9に示すごとく、層状導体要素30の一方の主表面を、セラミック誘電体層50の貼り合わせ面と層厚方向に一致させた構造が得られることは容易に理解できる。また、既に緻密化したセラミック材料の状態で、ビア導体35を配置するためのビアホール35hと、層状導体要素30を充填するための凹部30hとを形成し、そこに金属材料を充填する工程が採用されるため、従来のようにグリーンシート積層後における緻密化のための焼成が実施されない。つまり、積層の対象となる金属充填済み単位板材55は、積層段階では既に収縮が終わっており、以降の工程(例えば充填した金属材料の緻密化や、単位板材の貼り合わせのための熱処理など)での大幅な寸法縮小が生じない。従って、後述の種々の方法により、単位板材50'に導体収容凹部30hやビアホール35hを一旦高精度に形成してしまいさえすれば、焼成収縮の影響を受けることなく、その精度を最終的な配線基板2に引き継ぐことができる。
例えば、上記の単位板材50'に形成された配線収容溝30hに配線部30が配置されるが、剛性の高い緻密化したセラミック板(単位板材)50'の状態で凹部30h内に配線部30が収容され、これを積層して貼り合わせるので、ペースト印刷パターンのように、積層時につぶれが生ずる心配はほとんどない。その結果、図10に示すように、配線幅Lと配線間隔S(複数平行に隣接する配線収容溝39h間に位置する線間領域32の幅)とは、配線収容溝30の加工精度が許す範囲内でいくらでも縮小することができる。その結果、上記配線幅L及び配線間領域の幅Sはいずれも、0.1μm以上70μm以下を実現することができる。この数値は、グリーンシート上へのパターン印刷・焼成による従来の製法では到底実現不可能であり、セラミック配線基板2のさらなる小型化あるいは高集積化に大きく貢献する。
本発明の部品実装済み冷却装置付き配線基板の一例を示す断面模式図。 図1の要部断面図。 図1の別例を示す要部断面図。 図2の部品実装済み冷却装置付き配線基板の製造工程の詳細を示す説明図。 凝縮器との間で冷却流体を循環させる冷却装置の構成例を示す模式図。 冷却流体を封入し、冷却部本体内で自己循環させる冷却装置の構成例を、その製法とともに示す図。 図2の冷却装置の冷却部本体の製造工程の概略を示す斜視図。 本発明の適用対象となるセラミック配線基板の一例を示す断面模式図。 その一部断面を拡大して示す図。 配線幅と配線間領域幅の概念説明図。 単位板材にビアホール及び導体収容凹部を形成する概念説明図。 導体収容凹部の種々の形成パターンを例示する平面図。 ビアホール及び導体収容凹部にビア導体と層状導体要素を充填形成する概念説明図。 金属充填済み単位板材を熱圧着により貼り合わせる例を示す工程説明図。 金属充填済み単位板材を接着層を介して貼り合わせる第二例を示す工程説明図。
符号の説明
1 半導体部品
2 セラミック配線基板
4 冷却装置
4M 冷却部本体
CP 被冷却側主表面
10 流路
22 入口
23 出口
30 配線部(層状導体要素)
30(P) 金属メッキ層
30h 導体収容凹部
35 ビア導体
35(P) 金属メッキ層
35h ビアホール
50 セラミック誘電体層
50’ 単位板材
50a セラミック板材
50b’ 凹部形成用誘電体層
51 金属導体層
56 面導体(層状導体要素)
154 パッド(層状導体要素)
155 端子接続パッドアレイ

Claims (3)

  1. 実装側主表面に半導体部品を実装するための実装部を有する配線基板と、
    前記実装部に実装される半導体部品の該実装部とは反対側の主面を被冷却面として、該被冷却面上に配置される冷却部本体を有し、且つ、該冷却部本体の内部に冷却流体の流路が形成されてなる冷却装置と、を備え、
    前記配線基板の前記実装側主表面に前記冷却装置の前記冷却部本体が固定部を介して連結されてなるとともに、
    前記配線基板の少なくとも前記実装側主表面を含む部分、前記冷却部本体及び前記固定部がセラミック材料にて構成されてなることを特徴とする冷却装置付き配線基板。
  2. 請求項1に記載の冷却装置付き配線基板と、前記実装部に実装された半導体部品と、を有することを特徴とする部品実装済み冷却装置付き配線基板。
  3. 請求項2に記載の部品実装済み冷却装置付き配線基板の製造方法であって、前記配線基板の前記実装側主表面に前記固定部を形成し、前記半導体部品を前記実装部に実装した後に、当該固定部に前記冷却装置の前記冷却部本体を固定することを特徴とする部品実装済み冷却装置付き配線基板の製造方法。
JP2004050138A 2004-02-25 2004-02-25 冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板 Pending JP2005243824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004050138A JP2005243824A (ja) 2004-02-25 2004-02-25 冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004050138A JP2005243824A (ja) 2004-02-25 2004-02-25 冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板

Publications (1)

Publication Number Publication Date
JP2005243824A true JP2005243824A (ja) 2005-09-08

Family

ID=35025248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004050138A Pending JP2005243824A (ja) 2004-02-25 2004-02-25 冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板

Country Status (1)

Country Link
JP (1) JP2005243824A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020505777A (ja) * 2017-01-31 2020-02-20 スーパーグリッド インスティテュート 誘電体キャリアを備えるパワーエレクトロニクスモジュール
CN114916155A (zh) * 2021-02-08 2022-08-16 庆鼎精密电子(淮安)有限公司 电路板及其制作方法、背光板
JP7497490B2 (ja) 2022-05-13 2024-06-10 ズハイ アクセス セミコンダクター シーオー.,エルティーディー 液体循環冷却パッケージ基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020505777A (ja) * 2017-01-31 2020-02-20 スーパーグリッド インスティテュート 誘電体キャリアを備えるパワーエレクトロニクスモジュール
CN114916155A (zh) * 2021-02-08 2022-08-16 庆鼎精密电子(淮安)有限公司 电路板及其制作方法、背光板
JP7497490B2 (ja) 2022-05-13 2024-06-10 ズハイ アクセス セミコンダクター シーオー.,エルティーディー 液体循環冷却パッケージ基板及びその製造方法

Similar Documents

Publication Publication Date Title
CN108364921B (zh) 从嵌入有二极管的部件承载件进行的高效热移除
JP3815239B2 (ja) 半導体素子の実装構造及びプリント配線基板
US5608261A (en) High performance and high capacitance package with improved thermal dissipation
CN104716109A (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
CN109427707A (zh) 一种功率器件的三维封装结构及封装方法
KR102253473B1 (ko) 회로기판
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
JP2004064043A (ja) 半導体パッケージング装置
WO2018098647A1 (zh) 集成电路多芯片层叠封装结构以及方法
CN111180434A (zh) 封装结构及封装方法
JP2010251427A (ja) 半導体モジュール
CN111524814B (zh) 一种功率器件高可靠高密度集成结构的制备方法
JP4919689B2 (ja) モジュール基板
JP2000058741A (ja) ハイブリッドモジュール
JP2005166751A (ja) 半導体部品の冷却装置、冷却装置付き半導体部品及び半導体部品の冷却装置の製造方法
JP2005243824A (ja) 冷却装置付き配線基板及びその製造方法、並びにそれを用いた部品実装済み冷却装置付き配線基板
JP2008004688A (ja) 半導体パッケージ
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
JP6686467B2 (ja) 電子部品放熱構造
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
CN112614814B (zh) 功率芯片散热封装结构及其制作方法
JP2007299887A (ja) 半導体集積回路素子搭載用基板および半導体装置
CN109103153B (zh) 一种功率器件及其制备方法
JPH06204355A (ja) 半導体装置用パッケージ及び半導体装置
JP2006135202A (ja) 電子機器の放熱構造