JP2005236838A - デジタル信号処理アンプ - Google Patents

デジタル信号処理アンプ Download PDF

Info

Publication number
JP2005236838A
JP2005236838A JP2004045887A JP2004045887A JP2005236838A JP 2005236838 A JP2005236838 A JP 2005236838A JP 2004045887 A JP2004045887 A JP 2004045887A JP 2004045887 A JP2004045887 A JP 2004045887A JP 2005236838 A JP2005236838 A JP 2005236838A
Authority
JP
Japan
Prior art keywords
digital
signal
converter
signal processing
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004045887A
Other languages
English (en)
Other versions
JP4432530B2 (ja
Inventor
Toshiya Nakagaki
俊也 中垣
Fumiyasu Konno
文靖 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004045887A priority Critical patent/JP4432530B2/ja
Priority to US11/058,177 priority patent/US7202804B2/en
Priority to EP05003770A priority patent/EP1569346A3/en
Publication of JP2005236838A publication Critical patent/JP2005236838A/ja
Application granted granted Critical
Publication of JP4432530B2 publication Critical patent/JP4432530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H03M1/185Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

【課題】アナログ入力信号のデジタルクリップを抑制することのできるデジタル信号処理アンプを提供することを目的とする。
【解決手段】オーバーフロー検出機能を持ったA/D変換器12と外部機器と通信するための制御部16を有し、入力信号のオーバーフローを検出し、アナログ入力信号のソースとなるヘッドユニット17の出力レベルを制御することで、実質的にデジタルクリップを発生しないように構成したデジタル信号処理アンプを実現することができる。
【選択図】図1

Description

本発明は車載オーディオによく用いられるソース機器としてのヘッドユニットと独立したパワーアンプであり、その内部にA/D変換器をもつデジタル信号処理アンプに関するものである。
車載オーディオにおいて、高出力・高品質化を図ろうとするとパワーアンプが大型化してしまう。このためにヘッドユニットから独立したパワーアンプがよく用いられる。
このパワーアンプへの入力はデジタル信号の場合とアナログ信号の場合が考えられるが、ヘッドユニットがCDなどのデジタル音源以外にもラジオなどのアナログ音源を含むためヘッドユニットからはアナログ信号が出力されることも多い。
また、近年オーディオ信号処理用DSPが用いられるようになり、A/D変換器・D/A変換器を含むものも登場してきた。そしてこれらの低価格化により普及し、車載オーディオにおいても使われるようになり、パワーアンプにおいてもこのオーディオ信号処理用DSPを用いることでフィルタなどの特性を容易に低価格で実現できるようになった。
しかし、このオーディオ信号処理用DSPをパワーアンプで用いる場合、オーディオ信号処理用DSP前段のA/D変換器にフルスケール以上のアナログ信号が入力されるとデジタルクリップが発生し、非常に耳障りな歪音が発生することがある。そのためアナログ音楽信号レベルをフルスケール以下になるように十分小さくしておく必要がある。このようにアナログ音楽信号のレベルを小さくすることはSNを劣化させることとなり、後段のデジタル信号処理での処理ビット数を実質的に少なくし、音質劣化を招くことになる。
そこで、アナログ音楽信号のレベルを極端に小さくする代わりにA/D変換器のオーバーフローを検出し、デジタルクリップしないように補正することで音質劣化を防止することができる。
デジタルクリップは電源電圧に依存するアナログクリップより大きな歪を発生するため、聴感的に大きな問題となる。そのためこのオーバーフローの検出及びデータ補正は高速に行われる必要がある。
従来のデジタル信号処理アンプとしては、図5に示すものがある。
図5は従来のデジタル処理アンプの構成を示す概略図である。図5において、1a〜1cはアナログ入力信号が接続される複数の異なるゲインのアンプからなる入力バッファアンプ、2は入力バッファアンプ1a〜1cからのアナログ出力信号をデジタル信号に変換するA/D変換器、3a〜3cは入力バッファアンプ1とA/D変換器2との間に挿入して接続を開閉するスイッチ、4はA/D変換器2からのデジタル出力信号のオーバーフローをモニタしてスイッチ3a〜3cの開閉を制御するゲイン制御部である。
以下、従来のデジタル処理アンプの動作について説明する。
入力端子からのアナログ入力信号がゲインの異なる入力バッファアンプ1a〜1cに入力され、信号レベルの異なるアナログ出力信号が入力バッファアンプ1a〜1cから出力される。例えばゲインの一番小さい入力バッファアンプ1aとA/D変換器2との間のスイッチ3aが閉じ、その他のスイッチ3b,3cが開いているとする。その結果A/D変換器2には信号レベルの小さい入力バッファアンプ1aからのアナログ出力信号が入力され、デジタル信号に変換され、出力端子に出力される。一方このデジタル出力信号はゲイン制御部4にも入力され、信号レベルに余裕がある場合にはスイッチ1aからスイッチ1bまたは1cに切り換え、A/D変換器2のフルスケールの範囲を充分に活用できるようになっている。
つまり、ゲイン制御部4はA/D変換器2の現在の出力値からフルスケールとしてのダイナミックレンジが最適となるように入力バッファアンプ1a〜1cのいずれかをスイッチ3a〜3cで選定する。A/D変換器2への入力が小さくなるとダイナミックレンジが小さくなる。つまりデジタル信号としてのビット数が少なくなり、音楽信号の場合には音質が劣化することになるため、A/D変換器2への入力はできるだけ大きいほうが望ましい。
一方、A/D変換器2への入力がフルスケールに達するとデジタル信号として正しく変換することができず、音楽信号としてはデジタルクリップとして知られる大きな歪となるため、このデジタルクリップが発生しないように入力バッファアンプ1のいずれかのアンプをスイッチ3a〜3cで選定することが必要である。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1、特許文献2、特許文献3が知られている。
特開平7−273650号公報 特開平7−44999号公報 実開平4−132749号公報
このデジタル信号処理アンプにおいては、特に音楽信号などの場合、信号レベルに応じてダイナミックにゲインの切り換えを行うことが難しいという問題点を有していた。
本発明は入力部のA/D変換器において、信号がオーバーフローした場合にのみ信号レベルを抑制し、定常動作時のダイナミックレンジを大きく保つことでデジタル信号処理における音質劣化を招くことなくデジタルクリップによる歪を低減することのできるデジタル信号処理アンプを提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有する。
本発明の請求項1に記載の発明は、アナログ入力信号を入力とするデジタル信号処理アンプにおいて過大信号またはオーバーフローを検出と外部機器と通信するための制御部を有する構成としたものであり、入力信号のオーバーフローを検出し、信号ソースとなる外部機器の出力レベルを制御することで実質的にデジタルクリップ等の発生を防止することができる。
本発明の請求項2に記載の発明は、請求項1に記載の発明において、オーバーフローの検出をアナログ音楽信号を入力とするウィンドコンパレータを用いて行うようにしたものであり、デジタル信号処理アンプの内部でデジタル信号がオーバーフローするレベルを容易に検出することができる。
本発明の請求項3に記載の発明は、請求項1に記載の発明において、デジタル信号処理部がオーバーフローを検出するようにしたものであり、ソフトウェア的に構成することも可能であるためハードウェアの追加なしに実現でき、またオーバーフロー判定の判定方法も自由度を高めることができる。
以上のように本発明は、ダイナミックレンジの縮小による音質劣化をなくし、かつデジタルクリップを実質的に解消することができるとともに車載用として車内通信基盤が整っている場合にはほとんどハードウェアの追加をすることなく実現することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1におけるデジタル信号処理アンプの構成を示すブロック図である。
図1において、11は音楽信号などのアナログ信号の入力部、外部機器との通信制御を行うための入出力部、スピーカと接続する出力部とを備えたデジタル信号処理アンプ、12はデジタル信号処理アンプ11の入力部からの音楽信号などのアナログ信号をデジタル信号に変換するA/D変換器、13はA/D変換器12からのデジタル信号を符号変換するデジタル信号処理部、14はデジタル信号処理部13からのデジタル信号をアナログ信号に変換するD/A変換器、15はD/A変換器14からのアナログ信号をスピーカ19に供給するスピーカ駆動信号に電力増幅する電力増幅器、16は過大信号、オーバーフロー等を検出してソフトウェアにより制御信号を生成し通信インターフェースを用いて外部機器を制御する制御部である。
また、17は音楽信号などのアナログ信号の出力部、デジタル信号処理アンプ11との通信制御信号を送受信する入出力部を備えた外部機器としてソース機器(ヘッドユニット)、18は音楽信号を生成し規定されたアナログ信号に変換するプロセッサである。
デジタル信号処理アンプ11は入力部の一方をA/D変換器12に、もう一方を制御部16に接続され、そしてこのA/D変換器12からデジタル信号処理部13、もう一方を制御部16に接続され、このデジタル信号処理部13からD/A変換器14、もう一方を制御部16に接続される。そしてこのD/A変換器14から電力増幅器15に接続され、スピーカ19と接続するための出力部に接続される。
以下、本発明の実施の形態1におけるデジタル信号処理アンプの動作について説明する。
ソース機器としてのヘッドユニット17から音楽信号のアナログ信号が入力部を通してA/D変換器12および制御部16に入力される。そしてA/D変換器12は入力されたアナログ信号をデジタル信号に変換してデジタル信号処理部13および制御部16に出力する。そしてこのデジタル信号処理部13はボリューム、バス、トレブル、バランス等の調整が施されてD/A変換器14および制御部16に出力される。そしてこのD/A変換器14ではデジタル信号からアナログ信号に変換して電力増幅器15を通してスピーカ駆動用の信号に変換されて出力部に出力される。
一方、入力部に入力されたアナログ信号が過大信号であった場合、入力部からの直接の過大アナログ信号またはこの過大アナログ信号をA/D変換器12で変換したデジタル信号またはデジタル信号処理部13からのデジタル信号のいずれか1つにより制御部16で過大信号またはオーバーフローを検出して、通信インターフェースを介してソース機器としてのヘッドユニット17を制御して過大信号のレベルを抑制する。
例えば、デジタル信号処理アンプ11に入力されたアナログ信号が過大信号であった場合、A/D変換器12のフルスケール値を超えてしまうとデジタルクリップが発生する。A/D変換器12にオーバーフロー検出機能がついている場合には、オーバーフロー出力を制御部16で確認することができる。制御部16は通信インターフェースを介して、ヘッドユニット17に対してA/D変換器12でオーバーフローが発生しないレベルまでヘッドユニット17からの出力レベルを下げるように制御情報を送信する。これによりA/D変換器12におけるオーバーフローは解消され、デジタルクリップも抑制される。
なお、D/A変換器14と電力増幅器15を、デジタル信号を直接電力増幅できるデジタルアンプに置き換えれば、さらに効率的なシステム構成が可能となる。また、制御情報を出力するのはヘッドユニット17ではなく、スイッチモジュールなどの別の機器(図示せず)であることもあるが、これらの機器はすべて共通の車内通信基盤に接続されており情報伝達が可能となっている。
以上の構成により、ダイナミックレンジの縮小による音質劣化をなくし、かつデジタルクリップを実質的に解消することができ、しかもデジタル信号処理アンプ11においてハードウェアを追加することなくシステムとして効率的に実現することができるという効果が得られる。
車内通信基盤として、通信速度が1Mbps程度のものが実用化されており、可聴周波数の上限である20kHzの信号を考えても、1周期50μs内に50bitの制御情報を通信することが可能となるため、瞬間的にデジタルクリップが発生したとしても十分短い時間内に制御することが可能となり、音楽として聴感的に劣化のない再生状態が実現できる。
(実施の形態2)
図2は本発明の実施の形態2におけるデジタル信号処理アンプの構成を示すブロック図である。
図2において、基本的な構成及び音楽再生の原理は実施の形態1と同様であり説明は省略し、異なる点について説明する。
21はウィンドコンパレータであり、アナログ音楽信号の入力と上限電圧VH、下限電圧VLを入力し、出力は制御部16に接続されている。この上限電圧VHと下限電圧VLはA/D変換器12の入力ダイナミックレンジを超えないように設定される。
以下、これらの動作を説明する。
ウィンドコンパレータ21の出力は音楽信号などのアナログ信号が上限電圧VH以上、もしくは下限電圧VL以下になったときにアクティブとなる。これによりA/D変換器12がオーバーフローしていると考えられる。その結果制御部16は通信インターフェースを介して、ヘッドユニット17に対してA/D変換器12でオーバーフローが発生しないレベルまでヘッドユニット17からの出力レベルを下げるように制御情報を送信する。これによりA/D変換器12におけるオーバーフローは解消され、デジタルクリップも抑制される。
以上の構成により、オーバーフロー検出機能のないA/D変換器12を用いた場合にでも容易にオーバーフローを提供できるという効果が得られる。
(実施の形態3)
実施の形態3において、その構成及び音楽再生の原理は実施の形態1に示したものと同様であり説明は省略し、異なる点について説明する。
制御部16は実施の形態1に示した制御情報の伝達のみならず、デジタル信号処理部13の入力もしくは出力におけるデジタル信号の値を取り込み、オーバーフローを検出または予測するためのソフトウェアを有している。
以下、動作について説明する。
図3は本発明の実施の形態3におけるオーバーフローの検出動作を示すフローチャート、図4は本発明の実施の形態3におけるオーバーフローの予測動作を示すフローチャートである。図3、図4に示すフローチャートのルーチンを可聴周波数の最大値に対応する周期より短い周期で定期的に実行する。
まず、オーバーフローを判定するアルゴリズムについて図3を用いて説明する。動作31において、現在のデジタル信号のデジタルデータDを取り込む。A/D変換器12の変換データ長を考慮して、そのデジタルデータDの最大値を±Dmaxとする。例えばデータ長16bitの場合はDmax=32768となる。
このとき、比較値をDmaxよりnだけ小さな値としておく。このnが十分大きければデジタルクリップによる歪の発生をほぼ完全に防止することができるが、処理ビット数を減少させないためには聴感的にデジタルクリップが気にならない程度に大きくすることが望ましい。
動作32において、デジタルデータDと上限の比較値Dmax−nとを比較し、D>Dmax−nの場合、動作33においてカウントアップする。そうでない場合は動作34でデジタルデータDと下限の比較値−Dmax+nとの比較を行う。D<−Dmax+nの場合は動作33においてカウントアップする。そうでない場合はルーチンを終了する。
動作33でカウントアップされた場合には動作35においてカウント数と比較回数mとを比較する。mはオーバーフロー検出のルーチンの動作周期pを考慮して、音楽信号の最大周波数20kHzに対する周期50μsよりも短い時間の間に複数の繰り返しができる回数とする。つまりルーチンの動作周期p=1μsであるとすると、m=5程度である。ここでカウント数>mであれば、オーバーフローが発生したと確定し、動作36でオーバーフロー検出の出力をアクティブとする。カウント数<=mの場合はルーチンを終了する。
次に、オーバーフローを予測するアルゴリズムについて図4を用いて説明する。ここではデジタル信号のデジタルデータDが最大値つまり上限に近づいた場合に対する処理に相当する上側のオーバーフローの予測のみを示すが、逆の下側のオーバーフロー予測も同様に考えることができる。
動作41において、現在のデジタル信号のデジタルデータDを取り込む。次に比較値をDmaxよりkだけ小さな値としておく。このkは上記のオーバーフローの判定時に用いた定数nよりも大きくしておく。動作42において、デジタルデータDと比較値Dmax−kとを比較し、D>Dmax−kの場合、動作43において、現在のデジタル信号のデジタルデータDと前回のデジタルデータD1を比較する。D<=Dmax−kの場合、動作44において、D1の値をリセットしルーチンを終了する。
また、動作43においてD>D1であれば、動作45の値を現在のデータDに更新し、動作46でカウントアップする。またD<=D1であれば、ルーチンを終了する。動作47において、カウント数と比較回数mとを比較する。mは上記のオーバーフローの判定時に用いた定数とほぼ同様の値でよい。ここでカウント数>mであれば、オーバーフローが予測されたとし、動作48でオーバーフローの予測出力をアクティブとする。カウント数<=mの場合はルーチンを終了する。
以上のオーバーフローの判定アルゴリズムとオーバーフローの予測アルゴリズムを比較した場合、オーバーフローの判定アルゴリズムの方が少ない処理数で実現できるためデジタル信号処理部13への負担が少ない。一方、オーバーフローの予測アルゴリズムの方がデジタルクリップの現象を事前に抑制できることから聴感的な特性は優れている。
以上の構成により、ハードウェアの追加なしにA/D変換器12のオーバーフローを検出または予測でき、またソフトウェアであることから様々な聴感特性に合わせた柔軟な制御ができるという効果が得られる。
本発明にかかるデジタル信号処理アンプは、ダイナミックレンジの縮小による音質劣化をなくし、かつデジタルクリップを実質的に解消することができるという効果を有し、車内通信基盤をもつ車両におけるオーディオシステムのパワーアンプ等として有用である。
本発明の実施の形態1におけるデジタル信号処理アンプの構成を示すブロック図 本発明の実施の形態2におけるデジタル信号処理アンプの構成を示すブロック図 本発明の実施の形態3におけるオーバーフローの検出動作を示すフローチャート 本発明の実施の形態3におけるオーバーフローの予測動作を示すフローチャート 従来のデジタル信号処理アンプの構成を示す概略図
符号の説明
11 デジタル信号処理アンプ
12 A/D変換器
13 デジタル信号処理部
14 D/A変換器
15 電力増幅器
16 制御部
17 ヘッドユニット
18 プロセッサ
19 スピーカ
21 ウィンドコンパレータ
31〜36 動作
41〜48 動作

Claims (3)

  1. ソース機器からのアナログ入力信号をデジタル信号に変換するA/D変換器と、このA/D変換器のデジタル出力信号を信号処理するデジタル信号処理部と、このデジタル信号処理部からのデジタル出力信号をアナログ信号に変換するD/A変換器と、このD/A変換器からのアナログ出力信号をスピーカの駆動信号に電力増幅する電力増幅器とからなり、前記アナログ入力信号、A/D変換器のデジタル出力信号、デジタル信号処理部からのデジタル出力信号の少なくともいずれか1つをモニタして過大信号またはオーバーフローを検出し、前記ソース機器に対して信号レベルを抑制するように制御信号の送受信を行う制御部を設けたデジタル信号処理アンプ。
  2. 制御部の過大信号の検出をウィンドコンパレータで構成した請求項1に記載のデジタル信号処理アンプ。
  3. 少なくともA/D変換器またはデジタル信号処理部からのデジタル出力信号のオーバーフローをこのデジタル出力信号と前のデジタル出力信号とを比較して予測し、ソース機器からのアナログ入力信号を制御する構成とした請求項1に記載のデジタル信号処理アンプ。
JP2004045887A 2004-02-23 2004-02-23 デジタル信号処理アンプ Expired - Fee Related JP4432530B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004045887A JP4432530B2 (ja) 2004-02-23 2004-02-23 デジタル信号処理アンプ
US11/058,177 US7202804B2 (en) 2004-02-23 2005-02-16 Digital signal processing amplifier
EP05003770A EP1569346A3 (en) 2004-02-23 2005-02-22 Amplifier with digital signal processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004045887A JP4432530B2 (ja) 2004-02-23 2004-02-23 デジタル信号処理アンプ

Publications (2)

Publication Number Publication Date
JP2005236838A true JP2005236838A (ja) 2005-09-02
JP4432530B2 JP4432530B2 (ja) 2010-03-17

Family

ID=34747421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004045887A Expired - Fee Related JP4432530B2 (ja) 2004-02-23 2004-02-23 デジタル信号処理アンプ

Country Status (3)

Country Link
US (1) US7202804B2 (ja)
EP (1) EP1569346A3 (ja)
JP (1) JP4432530B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016220066A (ja) * 2015-05-21 2016-12-22 アルパイン株式会社 電子装置、電子システム、音声出力プログラムおよび音声出力方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8001841B2 (en) * 2005-10-14 2011-08-23 Olympus Ndt Ultrasonic fault detection system using a high dynamic range analog to digital conversion system
EP1801978B1 (en) * 2005-12-22 2009-07-01 Telefonaktiebolaget LM Ericsson (publ) Adjusting a filter of a time-continuous Sigma-Delta converter
EP1801977B1 (en) * 2005-12-22 2009-07-15 Telefonaktiebolaget L M Ericsson AB (Publ) Adjusting an input signal level of a sigma-delta converter
DE102006025116B4 (de) 2006-05-30 2020-06-04 Austriamicrosystems Ag Einstellbare Analog-Digital-Wandleranordnung und Verfahren zur Analog-Digital-Wandlung
JP5239387B2 (ja) * 2008-02-21 2013-07-17 株式会社Jvcケンウッド データ変換装置、プログラム、及び方法
JP5711548B2 (ja) * 2011-01-21 2015-05-07 矢崎総業株式会社 コネクタ
US8866660B2 (en) * 2012-04-25 2014-10-21 Bae Systems Information And Electronic Systems Integration Inc. Data adaptive analog to digital converter
JP6103934B2 (ja) 2012-12-28 2017-03-29 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
US9100035B2 (en) * 2013-03-01 2015-08-04 Texas Instruments Incorporated Asynchronous sampling using a dynamically adustable snapback range
US9300267B2 (en) * 2013-03-15 2016-03-29 Reginald Webb Digital gain control device and method for controlling an analog amplifier with a digital processor to prevent clipping

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132749A (ja) 1990-09-21 1992-05-07 Honda Motor Co Ltd タイヤトレッド用ゴム組成物
US5844744A (en) * 1990-12-21 1998-12-01 Fujitsu Limited Head positioning control apparatus of disk drive and method of controlling the same apparatus
JP2614840B2 (ja) 1993-07-28 1997-05-28 日本コロムビア株式会社 デジタルオーディオ録音再生装置
JPH07131350A (ja) * 1993-11-02 1995-05-19 Mitsubishi Electric Corp アナログデータ変換回路
JPH07273650A (ja) 1994-03-31 1995-10-20 Nec Corp 非線形信号用のa/d変換回路
JPH0916200A (ja) * 1995-06-30 1997-01-17 Olympus Optical Co Ltd 音声記録再生装置
EP0789160B1 (en) * 1995-08-11 2003-10-29 Ebara Corporation Magnetically levitated vibration damping apparatus
JP2001522550A (ja) * 1997-04-28 2001-11-13 シーメンス アクチエンゲゼルシヤフト 大きいダイナミックレンジを有するアナログ測定信号をディジタル化するための方法および装置
JP2001189692A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 受信装置及び利得制御方法
WO2003073660A2 (en) * 2002-02-21 2003-09-04 Analog Devices, Inc. 3g radio

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016220066A (ja) * 2015-05-21 2016-12-22 アルパイン株式会社 電子装置、電子システム、音声出力プログラムおよび音声出力方法

Also Published As

Publication number Publication date
EP1569346A2 (en) 2005-08-31
US20050184891A1 (en) 2005-08-25
EP1569346A3 (en) 2006-05-31
JP4432530B2 (ja) 2010-03-17
US7202804B2 (en) 2007-04-10

Similar Documents

Publication Publication Date Title
US7202804B2 (en) Digital signal processing amplifier
TWI432061B (zh) 用於支援在多個空氣介面上同步傳輸的一行動裝置的傳輸功率管理
US5530767A (en) Reception volume limiting circuit
JP6456249B2 (ja) オーディオ装置、電流制御プログラムおよび電流制御方法
KR20100115783A (ko) 복수의 마이크로폰들로부터의 신호들 중에서 지능적으로 선택함으로써 사운드 품질을 개선하는 방법
JP2011135178A (ja) 音響装置、音響システム及び音声信号制御方法
US10979010B2 (en) Audio signal processing
KR20090068118A (ko) 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치
US7139393B1 (en) Environmental noise level estimation apparatus, a communication apparatus, a data terminal apparatus, and a method of estimating an environmental noise level
US11444590B2 (en) Class-G control system with low latency signal path
JP2008278117A (ja) デジタル/アナログ変換器のオフセットキャンセル回路
JP3187953B2 (ja) 無線通信装置
JP2012090210A (ja) 音声出力装置
US20070033013A1 (en) Audio decoding device
US20090052690A1 (en) Method for Stabilizing an Adaptive Algorithm and Device for Carring Out Said Method
JP2002299975A (ja) デジタルagc装置
JP2018207318A (ja) 音声処理装置およびその制御方法、プログラム並びに記憶媒体
JP2013126149A (ja) 音声出力装置
JP2005192067A (ja) オーディオ増幅器
JP4559830B2 (ja) 自動利得制御回路
KR100575796B1 (ko) 이동 통신 단말기의 사운드 출력 앰프의 이득 제어 장치와방법
JP2002204221A (ja) パケット信号欠落補正回路
JP2006229312A (ja) サンプリング期間調整装置
JP2005341009A (ja) デジタルagc制御方法およびデジタルagc装置
JP2000151315A (ja) 無線通信機の自動音量設定方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees