JP2005203561A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2005203561A
JP2005203561A JP2004008251A JP2004008251A JP2005203561A JP 2005203561 A JP2005203561 A JP 2005203561A JP 2004008251 A JP2004008251 A JP 2004008251A JP 2004008251 A JP2004008251 A JP 2004008251A JP 2005203561 A JP2005203561 A JP 2005203561A
Authority
JP
Japan
Prior art keywords
bump
layer
forming
plating
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004008251A
Other languages
English (en)
Inventor
Kazuhiro Shimizu
和浩 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP2004008251A priority Critical patent/JP2005203561A/ja
Publication of JP2005203561A publication Critical patent/JP2005203561A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】メッキ回数を最小限に削減可能とし、層間の絶縁層の数も削減可能とする。
【解決手段】層間接続のためのバンプが形成された基材上に所定のパターンを有するパターン形成用レジスト層を形成する工程と、全面にメッキを施し、バンプ高さ以上のメッキ被膜を形成する工程と、メッキ被膜上にバンプに対応してバンプ形成用レジスト層を形成する工程と、バンプ形成用レジスト層をマスクとしてメッキ被膜をパターン形成用レジスト層が露出するまでハーフエッチングする工程と、ハーフエッチングにより形成されたバンプを埋めて絶縁層を形成する工程と、バンプの上端面が露出するまで前記絶縁層を研磨する工程とを有する。ハーフエッチングにより、バンプと配線パターンが同時に形成される。
【選択図】図1A

Description

本発明は、バンプにより層間接続を行う多層配線基板の製造方法に関するものであり、特に、配線パターンの形成とバンプの形成をハーフエッチングにより一括して行う新規な多層配線基板の製造方法に関する。
いわゆるビルドアップ多層配線基板を製造するには、絶縁層と導体層を順次積層し、各導体層を所定の配線パターンにパターニングするとともに、各導体層間の層間接続を図る必要があり、導体層におけるファインパターンの形成と、効率的な層間接続の実現が重要な技術となる。
従来、ビルドアップ多層配線基板の製造方法としては、いわゆるセミアディティブ法を利用した方法や、銅膜にバンプを形成し、これを絶縁膜に埋め込む方法(例えば、特許文献1乃至特許文献4等を参照。)等が知られている。
特開2003−129259号公報 特開2002−43699号公報 特開2001−251053号公報 特開2002−368416号公報
ところで、多層配線基板の作製において、2層以上の多層化を図る場合には、配線パターンやバンプを順次形成し、バンプによって層間接続を図りながら各層を積み上げていく必要がある。以下、バンプによる層間接続を利用した多層化プロセスの従来例について説明する。
図2は、従来の多層化プロセスの一例を工程順に示すものである。この多層化プロセスでは、先ず、図2A(a)に示すように、基板101上に第1のバンプ102を形成し、絶縁層103で平坦化したバンプ付きコアを用意する。
次に、このバンプ付きコア上にパネルメッキを施し、図2A(b)に示すように、メッキ層104を形成する。このメッキ層104は、配線層に該当するものであり、図2A(c)に示すように配線パターンに応じてパターン形成用レジスト層105を形成し、エッチングすることで、図2A(d)に示すように、所定のパターンのメッキ層104が配線パターンとして形成される。
前記配線パターンとして形成されるメッキ層104は、前記第1のバンプ102と電気的に接続され、その結果、第1層である基板101上の配線層と第2層であるメッキ層104が電気的に接続されることになる。
さらに、3層目の配線層を形成するには、図2A(e)に示すように、前記メッキ層104を覆って絶縁層105を形成し、この絶縁層105に第1のバンプ102に対応して開口部105aを設ける。そして、図2A(f)に示すように、バンプ用メッキ層106を全面に形成する。このバンプ用メッキ層106は、バンプ高さ以上の厚さで形成する必要がある。
続いて、図2B(g)に示すように、バンプ形成用レジスト107を形成し、図2B(h)に示すように、バンプ用メッキ層106をエッチングして第2のバンプ108を形成する。この第2のバンプ108は、先の第2層であるメッキ層104と、その後形成される第3層とを層間接続するためのものである。
第2のバンプ108を形成した後、図2B(i)に示すように、バンプ形成用レジスト107を除去し、図2B(j)に示すように、第2のバンプ108を埋める形で絶縁層109を形成する。さらに、図2B(k)に示すように、第2のバンプ108上の絶縁層109を研磨により除去し、第2のバンプ108の上面108aを露出させる。
しかしながら、前記従来の多層化プロセスでは、1段のビルドアップにメッキ工程が2回も必要である。具体的には、配線パターンを形成するためのメッキ層104をメッキする工程と、第2のバンプ108を形成するためのバンプ用メッキ層106をメッキする工程が必要である。その結果、製造に長時間を要し、製造コストも上昇する。
また、前記従来のプロセスでは、層間の絶縁層が、メッキ層104を覆う絶縁層105と、第2のバンプ108を埋める絶縁層109の2段になり、厚さが厚くなり、薄型化に不利であるという問題もある。また、絶縁層が2段になると、吸湿耐熱性が弱いという問題もある。
本発明は、このような従来の実情に鑑みて提案されたものであり、メッキ回数を最小限に減らすことができ、層間の絶縁層の数も削減することが可能な多層配線基板の製造方法を提供することを目的とする。
上述の目的を達成するために、本発明の多層配線基板の製造方法は、層間接続のためのバンプが形成された基材上に所定のパターンを有するパターン形成用レジスト層を形成する工程と、全面にメッキを施し、バンプ高さ以上のメッキ被膜を形成する工程と、前記メッキ被膜上にバンプに対応してバンプ形成用レジスト層を形成する工程と、前記バンプ形成用レジスト層をマスクとしてメッキ被膜を前記パターン形成用レジスト層が露出するまでハーフエッチングする工程と、前記ハーフエッチングにより形成されたバンプを埋めて絶縁層を形成する工程と、前記バンプの上端面が露出するまで前記絶縁層を研磨する工程とを有することを特徴とする。
本発明の製造方法においては、層間接続を行うバンプを形成するためのメッキ層と配線層を形成するためのメッキ層を同時形成し、ハーフエッチングにより両者を同時に形成するようにしている。したがって、これまで2回必要であったメッキ工程が1回で済む。また、エッチング工程も、これまで配線層をパターニングするためのエッチング工程と、バンプを形成するためのエッチング工程を別個に行っていたが、前記ハーフエッチングによりこれらが同時に行われ、エッチング回数も削減される。
さらに、従来法では、絶縁層として、配線層とバンプ形成用のメッキ層との間の絶縁を図るための絶縁層と、バンプを埋める絶縁層の2層が必要であったが、本発明では、配線層とバンプ形成用のメッキ層との間の絶縁を図る必要がなく、絶縁層数が削減され、バンプを埋める絶縁層を形成すれば済む。
本発明の多層配線基板の製造方法によれば、メッキ工程やエッチング工程を従来法に比べて削減することができ、製造時間や製造コストを削減することが可能である。また、本発明の製造方法によれば、絶縁層の数も削減することができ、吸湿耐熱性に優れ、薄型化が可能な多層配線基板を製造することが可能である。
以下、本発明を適用した多層配線基板の製造方法について、図面を参照して詳細に説明する。
本実施形態では、先ず、図1A(a)に示すように、バンプ付きコアを用意する。このバンプ付きコアは、第1層となる配線基板1上に第1のバンプ2を形成し、絶縁層3でバンプ2を埋め、平坦化するとともに、第1のバンプ2の上端面2aを露呈させてなるものである。第1のバンプ2は、配線基板1に形成される配線層と電気的に接続され、第1層である配線基板1上の配線層と絶縁層3上に形成される配線層との層間接続を図るためのものである。
次に、図1A(b)に示すように、前記バンプ付きコア上にパターン形成用レジスト層4を形成する。このパターン形成用レジスト層4は、回路(配線層)の絶縁部を形成するものであり、所望の配線パターンの反転パターンとして、例えば感光性のレジストを所定のパターンで露光、現像することにより形成する。すなわち、後述のメッキ層を配線パターンとして残したい部分に対応して開口部を形成し、そうでない残りの部分にレジスト層を形成する。
このパターン形成用レジスト層4は、そのまま配線パターン間の絶縁層として残存するものであるので、この上に形成される絶縁層との密着性を確保する必要がある。そのため、パターン形成用レジスト層4形成後、その表面に対して粗化処理を行うことが好ましい。粗化処理は、任意の方法で行えばよく、例えばウエットエッチングやドライエッチング、薬品処理、機械的処理等によって行えばよい。
上述のように粗化処理を施したパターン形成用レジスト層4を形成した後、図1A(c)に示すように、全面にメッキ層5を形成する。このメッキ層5は、バンプ高さ以上の厚さで形成する必要があり、例えば無電解メッキを行った後、電解メッキを行うことで形成することができる。ここで、無電解メッキや電解メッキは、常法にしたがって実施すればよい。また、このメッキ層5は、前記パターン形成用レジスト層4上、あるいはパターン形成用レジスト層4の開口部内を含めて全面に形成する。
続いて、図1A(d)に示すように、前記メッキ層5上にバンプに対応してバンプ形成用レジスト層6を形成する。このバンプ形成用レジスト層6は、やはり感光性のレジストを所定のパターンで露光、現像することにより形成する。
次いで、このバンプ形成用レジスト層6をマスクとしてエッチングを行い、図1B(e)に示すように、メッキ層5をエッチングして第2のバンプ7を形成する。このとき、エッチング量のコントロールにより、パターン形成用レジスト層4の開口部内のメッキ層5を残すようにハーフエッチングする。パターン形成用レジスト層4の開口部内に残存するメッキ層は、所定のパターンを有する配線パターン8として機能する。
本発明の製造プロセスにおいては、このハーフエッチングが大きな特徴であり、1つのメッキ層5をハーフエッチングすることで、第2のバンプ7と配線パターン8とが同時に形成される。したがって、第2のバンプ7を形成するためのメッキ工程と配線パターン8を形成するためのメッキ工程を別々に行う必要がなく、またエッチングも一度で済む。
なお、前記ハーフエッチングを行う場合、バンプ形成用レジスト層6の形成に先立って、予めメッキ層5の表面を平坦化しておくことが好ましい。前記パターン形成用レジスト層4を覆ってメッキ層5を形成すると、メッキ後のメッキ層5の表面にパターン形成用レジスト層4のパターンに応じて凹凸が形成されることがある。メッキ層5の表面に凹凸があると、バンプ形成用レジスト層6を精度良く形成することが難しく、また、ハーフエッチングの際にエッチング量を精度良くコントロールすることも難しい。予めメッキ層5の表面を平坦化しておけば、バンプ形成用レジスト層6を精度良く形成することができ、またハーフエッチングの際のエッチング量のコントロールも容易である。平坦化の手法としては、機械的な研磨や、いわゆるフィルドメッキ等を挙げることができる。後者の場合、メッキ層5を形成した後に、別途フィルドメッキを行ってもよいし、メッキ層5の形成自体をフィルドメッキにより行ってもよい。フィルドメッキでは、メッキ液の組成を調整することにより、凹凸が無くなるようなメッキを行うことができ、前記メッキ層5の厚さが厚いために、通常のフィルドメッキより平坦化が容易である。
以上により第2のバンプ7及び配線パターン8を形成した後、図1B(f)に示すように、バンプ形成用レジスト層6を剥離除去し、図1B(g)に示すように、第2のバンプ7を埋めて絶縁層9を形成する。この絶縁層9は、前記配線パターン8(第2層となる配線層)と、当該絶縁層9上に形成される配線層(第3層)との間の層間絶縁膜となる。
最後に、図1B(h)に示すように、前記絶縁層9の表面を研磨し、第2のバンプ8の上端面8aを露呈させる。第2のバンプ8は、第2層(配線パターン8)と第3層とを電気的に接続するものであり、上端面8aを露呈させ、この上に配線パターンを形成することで層間接続が図られる。
以上の工程を繰り返し行うことで、2段目、3段目と各配線層を積み重ねることができ、任意の層数を有する多層配線基板を製造することができる。なお、多層化に際しては、前述のように本発明の方法を繰り返し行うことにより多層化してもよいし、他の方法と組み合わせて多層化してもよい。
本発明を適用した多層配線基板の製造プロセスを示すものであり、(a)はバンプ付きコアを示す断面図、(b)はパターン形成用レジスト層形成工程を示す断面図、(c)はメッキ工程を示す断面図、(d)はバンプ形成用レジスト層形成工程を示す断面図である。 本発明を適用した多層配線基板の製造プロセスを示すものであり、(e)はハーフエッチング工程を示す断面図、(f)はバンプ形成用レジスト層剥離除去工程を示す断面図、(g)は絶縁層形成工程を示す断面図、(h)は絶縁層研磨工程を示す断面図である。 従来の製造プロセスの一例を示すものであり、(a)はバンプ付きコアを示す断面図、(b)はパネルメッキ工程を示す断面図、(c)はパターン形成用レジスト層形成工程を示す断面図、(d)は配線パターンのエッチング工程を示す断面図、(e)は絶縁層形成工程を示す断面図、(f)はメッキ工程を示す断面図である。 従来の製造プロセスの一例を示すものであり、(g)はバンプ形成用レジスト層形成工程を示す断面図、(h)はバンプのエッチング工程を示す断面図、(i)はバンプ形成用レジスト層剥離除去工程を示す断面図、(j)は絶縁層形成工程を示す断面図、(k)は絶縁層研磨工程を示す断面図である。
符号の説明
2 第1のバンプ、3 絶縁層、4 パターン形成用レジスト層、5 メッキ層、6 バンプ形成用レジスト層、7 第2のバンプ、8 配線パターン、9 絶縁層

Claims (5)

  1. 層間接続のためのバンプが形成された基材上に所定のパターンを有するパターン形成用レジスト層を形成する工程と、
    全面にメッキを施し、バンプ高さ以上のメッキ被膜を形成する工程と、
    前記メッキ被膜上にバンプに対応してバンプ形成用レジスト層を形成する工程と、
    前記バンプ形成用レジスト層をマスクとしてメッキ被膜を前記パターン形成用レジスト層が露出するまでハーフエッチングする工程と、
    前記ハーフエッチングにより形成されたバンプを埋めて絶縁層を形成する工程と、
    前記バンプの上端面が露出するまで前記絶縁層を研磨する工程と
    を有することを特徴とする多層配線基板の製造方法。
  2. 前記パターン形成用レジスト層の表面に対して粗化処理を行うことを特徴とする請求項1記載の多層配線基板の製造方法。
  3. 前記メッキ被膜を形成した後、バンプ形成用レジスト層を形成する前に、メッキ被膜の表面を平坦化することを特徴とする請求項1記載の多層配線基板の製造方法。
  4. 前記平坦化を、研磨により行うことを特徴とする請求項3記載の多層配線基板の製造方法。
  5. 前記平坦化を、フィルドメッキにより行うことを特徴とする請求項3記載の多層配線基板の製造方法。
JP2004008251A 2004-01-15 2004-01-15 多層配線基板の製造方法 Withdrawn JP2005203561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004008251A JP2005203561A (ja) 2004-01-15 2004-01-15 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004008251A JP2005203561A (ja) 2004-01-15 2004-01-15 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005203561A true JP2005203561A (ja) 2005-07-28

Family

ID=34821674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008251A Withdrawn JP2005203561A (ja) 2004-01-15 2004-01-15 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005203561A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2012227391A (ja) * 2011-04-20 2012-11-15 Fujikura Ltd 多層回路基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2012227391A (ja) * 2011-04-20 2012-11-15 Fujikura Ltd 多層回路基板およびその製造方法

Similar Documents

Publication Publication Date Title
US6426011B1 (en) Method of making a printed circuit board
JP6819268B2 (ja) 配線基板、多層配線基板、及び配線基板の製造方法
US20070059917A1 (en) Printed circuit board having fine pattern and manufacturing method thereof
TWI422297B (zh) A printed circuit board manufacturing method and use of the printed circuit board has this
KR101022914B1 (ko) 인쇄회로기판의 제조방법
JP4048019B2 (ja) 多層配線基板及びその製造方法
US6629366B1 (en) Method of producing a multilayer wiring board
JP2777020B2 (ja) 配線層の平坦化方法
JP5188947B2 (ja) 多層配線基板の製造方法
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
TW201228503A (en) Method of manufacturing printed circuit board using photosensitive insulator
JPH06314878A (ja) プリント配線板の製造方法
JP2007194476A (ja) 多層配線基板の製造方法
JP2005203561A (ja) 多層配線基板の製造方法
JP4401527B2 (ja) 半導体チップの製造方法
JP3631184B2 (ja) プリント配線板の製造方法
TWI405516B (zh) 線路板及其製作方法
JP3800405B2 (ja) 多層回路基板の製造方法
JP2006147701A (ja) 配線基板の製造方法
JP2005045163A (ja) 多層回路板の製造方法
JPH08222834A (ja) 配線回路の形成方法および多層配線回路基板の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
JPH1154932A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061204

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091027

A521 Written amendment

Effective date: 20091027

Free format text: JAPANESE INTERMEDIATE CODE: A821