JP2005203083A - データ記憶装置 - Google Patents

Abstract

【課題】
単純な構成で製造コストの安い不揮発性記憶装置を提供すること。
【解決手段】
本発明はデータ記憶装置(100,100')に関する。データ記憶装置(100,100')は、電極(110)および該電極(110)上に配置された電解質層(108)を有する記憶媒体(102,102')を含む。データ記憶装置(100,100')は電解質層(108)に接触するように構成された少なくとも１つのプローブ(104)をさらに含む。さらに、記憶媒体(102,102')は、少なくとも１つのプローブ(104)および電解質層(108)を介して電圧を印加し、少なくとも１つのプローブ(104)と電極(110)との間に回路を形成するように構成された電圧源装置(118)を含む。少なくとも１つのプローブ(104)を介して印加される電圧のレベルに応じて、記憶媒体(102,102')の１以上のメモリセルに対し、書き込み処理、読み出し処理、および消去処理のうちの少なくとも１つを実施することができる。
【選択図】図３

Description

本発明は記憶装置に関し、詳しくはプローブによる印加電圧に応じてセルに対する書き込み処理、読みだし処理、または消去処理を実施する記憶装置に関する。

記憶装置は一般に、コンピュータや携帯情報端末（ＰＤＡ）などの様々な電子装置に使用されている。それらの記憶装置は様々なグループに分類される。揮発性メモリデバイスは、それらのグループのうちの１つである。揮発性記憶装置は、電力供給が断たれると、そこに記憶されたデータや情報を失う。揮発性記憶装置の例としては、ランダムアクセスメモリ（「ＲＡＭ」）、ダイナミックＲＡＭ、およびスタティックＲＡＭなどがある。それらのタイプの記憶装置はそれぞれ、記憶装置に電力が供給されている間しか情報を保持しない。

他のグループを構成するものとしては、不揮発性記憶装置がある。不揮発性記憶装置は、電力が遮断されても、データや情報を記憶装置に保持する。不揮発性記憶装置の例としては、ＣＤ−ＲＯＭや磁気記憶装置などがある。不揮発性記憶装置が揮発性記憶装置よりも有利な点の一つは、電力供給が無くても、そこに記憶されたデータや情報を保持する能力である。しかしながら、従来の不揮発性記憶装置にはいくつかの欠点がある。例えば、前述の装置は一般に、比較的大きく、衝撃や振動に弱く、比較的高価な仕組みを必要とし、比較的大量の電力を消費する。従来の記憶装置は、それらの欠点により、携帯電話、パームトップコンピュータ、携帯情報端末（「ＰＤＡ」）などの低消費電力の携帯用途には、あまり適していない。

他のタイプの不揮発性記憶装置としては、ＦＬＡＳＨと呼ばれる半導体技術を利用したものがある。ＦＬＡＳＨを利用した記憶装置は、一般に比較的小型であるが、記憶装置に含まれるメモリセルの形成に半導体リソグラフィ処理を使用するので、容量に幾らか制限がある。さらに他のタイプの不揮発性記憶装置としては、ナノプローブを利用したものがある。この種の記憶装置は、製造が幾分難しく、データ転送速度や信号対雑音（Ｓ／Ｎ比）比に限界がある。

当該技術分野で知られているさらに他のタイプの不揮発性記憶装置としては、プログラマブルメタライゼーションセル（「ＰＭＣ」）がある。ＰＭＣは一般に、不揮発性メモリセルにカルコゲナイドガラスを使用する。この種のメモリセルで使用されるカルコゲナイドガラスは一般に、セレン（Ｓｅ）、硫黄（Ｓ）、テルル（Ｔｅ）、またはそれらの組み合わせなどである。図５に示すＰＭＣ１０は、高速イオン伝導体１２の底部に設けられた支持基板１１を含む。高速イオン伝導体１２の表面には、一対の対向する電極１３および１４が配置される。ＰＭＣ１０の導電率は、高抵抗状態と高導電状態の間で変化する。ＰＭＣが通常の高抵抗状態であるときに書き込み処理を行うためには、一方の電極１３または１４に電圧を加えながら、他方の電極１３または１４を電圧ゼロすなわちアースに維持する。電圧を加えた電極１３または１４は陽極として機能し、電圧をゼロすなわちアースに維持した電極１３または１４は陰極として機能する。高速イオン伝導体１２は、特定の電圧を加えると化学的変化または構造的変化あるいはそれら両方を生じる性質を持つ。具体的には、ある適当なしきい電圧を加えると、高速イオン導体材料１２内の金属イオンによって陰極側から金属の付着が始まり、陽極に向かって高速イオン導体１２の端から端まで成長すなわち進行する。しきい電圧を印加し続けると、このプロセスは、電極１３と電極１４との間に金属性の樹枝状突起またはフィラメント１５のような１以上の導電経路が形成されるまで進行し、上側電極と下側電極とが相互接続され、それらの間の導電率が実質的に増大する。

ＰＭＣがデータの記憶に使用されることは分かったと思うが、従来のＰＭＣ１０には、いくつかの欠点および不都合がある。例えば、電極１３および１４が高速イオン導体１２と一体に形成されるので、ＰＭＣメモリセル１０のアレイ全体に相互接続線を設けて、各メモリセルをアドレス指定できるようにしなければならない。この方法は、妥当な記憶密度を実現するためにリソグラフィ処理を使用するため、製造コストが増大する可能性がある。あるいは、ＰＭＣ１０は、ＡＸＯＮ Ｔｅｃｈｎｏｌｏｇｉｅｓ社の出版物に記載されているような交差点構成で配置される場合もある。その場合、クロストークを防ぐために、各メモリセルに抵抗器やダイオードを、好ましくはトランジスタを組み込むことが多い。そのような部品の組み込みは一般に、ＰＭＣメモリの製造に伴なうコストおよび難易度を増大させる。

単純な構成で製造コストの安い不揮発性記憶装置を提供すること。

一実施形態において、本発明はデータ記憶装置に関する。データ記憶装置は、電極および該電極上に配置された電解質層を有する記憶媒体を含む。データ記憶装置は、電解質層に接触するように構成された少なくとも１つのプローブをさらに含む。さらに、記憶媒体は、少なくとも１つのプローブおよび電極を介して電圧を印加することにより、少なくとも１つのプローブと電極との間に回路を形成するように構成された電圧源装置を含む。少なくとも１つのプローブを介して印加される電圧のレベルに応じて、記憶媒体の１以上のメモリセルに対し、書き込み処理、読み出し処理、および消去処理のうちの少なくとも１つを実施することができる。

当業者であれば、本発明の特徴は、図面を参照した以下の説明から分かるであろう。

簡略化および例示のために、本発明は実施例を参照して説明される。以下の説明では、本発明を完全に理解してもらうために、多数の具体的な詳細を説明する。しかしながら、本発明がそれらの具体的な詳細に限定されることなく実施できるものであることは、当業者にとって明らかであろう。また、本発明が不必要に不明瞭にならないように、周知の方法および構造については詳しく説明しないものとする。

本発明は、コンピュータ、携帯電話、ラップトップ、ＰＤＡなどの様々な電子装置に使用される高密度の記憶装置を提供する。この記憶装置は、記憶媒体に対して情報ビットの書き込みおよび読み出しを行なうための導電性プローブを含む。導電性プローブは、記憶媒体から情報を消去するのにも使用される。書き込み処理、読み出し処理、および消去処理は、導電性プローブを通じて印加される電圧のレベルおよびバイアスによって実施される。

高密度記憶装置の一実施例において、記憶媒体は電解質層および電極を含む。導電性プローブは、電極を利用して回路を形成することにより、電解質層の様々な領域に電気を流すことができる。この点に関し、書き込み処理および消去処理の際には、電解質層の様々な領域の導電率を変更することができる。また、読み出し処理の際には、電解質層の様々な領域を導電性プローブによってアドレッシングすることができる。

他の実施例において、高密度記憶装置は、電解質層の上に配置された導電体層を含む。導電体層は不連続な導電性要素を含み、電極はそれらの不連続な導電性要素に対して共通の実質的に連続した層を含む。各導電性要素は、メモリセルの位置を表す。電極を支持するために、基板をさらに配置してもよい。

導電性プローブおよび記憶媒体は、互いに対して移動させることができる。例えば、記憶媒体が定位置に実質的に固定されている場合、導電性プローブは記憶媒体に対して移動させることができる。他の例として、導電性プローブが定位置に実質的に固定されている場合、記憶媒体は導電性プローブに対して移動させることができる。さらに他の例として、導電性プローブおよび記憶媒体は、両方とも互いに対して移動できるようにしてもよい。この点に関し、導電性プローブは、記憶媒体と導電性プローブとの間の相対移動により、記憶媒体上の様々な位置にある導電性要素をアドレッシングすることができる。

高密度記憶装置の一例は、導電性プローブアレイを含む。記憶媒体の各領域に個別に相互接続を設けた場合、導電性プローブアレイの各プローブが、記憶媒体の１つの領域のアドレッシングに使用される。その結果、複数の回路が実質的に同時に形成される。

本発明の様々な実施形態を実施すると、例えば１０Ｇｂ／ｃｍ^２を越えるような、比較的高密度のパターンで形成されたメモリセルにデータを記憶することができる。また、メモリセルは、データを実質的に不揮発的に記憶することができる。さらに、特定の既知の記憶装置に比べて、メモリセルを比較的単純かつ安価に構成し、使用することができる。なぜなら、例えばリソグラフィのための要件が実質的に緩和されるからである。

まず、図１を参照する。図１は、本発明の一実施形態による記憶装置１００を示す略斜視図である。図１に示すように、記憶装置１００は、記憶媒体１０２および導電性プローブ１０４を含む。導電性プローブ１０４は、記憶媒体１０２の様々な部分をアドレッシングするように構成される。導電性プローブ１０４によってアドレッシングされる記憶媒体１０２上の位置は、メモリセル１０６とみなされる。後で詳しく説明するように、メモリセル１０６は一般に、情報の書き込み、読み出しまたは消去を行なうための記憶媒体１０２上の位置を構成する。メモリセル１０６は、記憶媒体１０２の比較的小さな部分を構成する。この点に関し、記憶媒体１０２は、例えば比較的高密度のアレイ状に配置された比較的多数のメモリセル１０６を含む。また、メモリセル１０６は記憶媒体１０２に沿って実質的に任意の場所に形成することができ、それによって、比較的多数のメモリセル１０６を使用することができる。

図１に示すように、導電性プローブ１０４は記憶媒体１０２から分離されている。導電性プローブ１０４を記憶媒体１０２から分離した構成にすることにより、導電性プローブ１０４と記憶媒体１０２を、互いに比較的簡単に切り離すことができる。例えば、導電性プローブ１０４と記憶媒体１０２は、電源を切断することによって互いに分離することができる。したがって、記憶媒体１０２は、導電性プローブ１０４を取り外したり交換したりすることなく、取り外したり交換したりすることができる。

記憶媒体１０２は電解質層１０８を含む。電解質層１０８は、電解質層１０８を通じて電気を流すことができるような任意の適当な厚さ、例えば約１０〜１０００ｎｍの厚さを有する。一実施形態において、電解質層１０８は、例えば、カルコゲナイドガラス、金属含有ガラス、金属含有非晶質半導体、カルコゲナイド金属材料などからなる実質的に固形の構造を含む。電解質層１０８は、広義には、硫黄、セレン、およびテルルのうちの１以上を含む任意の化合物を含み、三元化合物であっても、四元化合物であっても、あるいはさらに高次の化合物であってもよい。具体的には、電解質層１０８は、ヒ素、ゲルマニウム、セレン、テルル、酸素、硫黄、およびアンチモンの中から選択された１以上の物質を含み、金属は、例えば銀、金、銅、イリジウム、白金、パラジウム、およびそれらの組み合わせ等のような様々な金属の中から選択された物質を含む。カルコゲニド金属材料は、カルコゲニドおよび金属を含む原材料から光溶解や堆積によって作成することもできるし、あるいは当技術分野で既知の任意の他の適当な方法で作成してもよい。例えば、十分な量の銀を電解質層１０８に堆積させ、電解質層１０８全体に平衡相を形成する場合がある。

電解質層１０８は電極１１０上に配置される。図１に示すように、電極１１０は、ｘ方向とｙ方向の両方について電解質層１０８と同じ寸法を有する。この点に関し、電極１１０は、様々な位置に形成されたメモリセル１０６に対して共通の電極として機能する。電極１１０は、電解質層１０８に金属イオンを輸送するための電界を生成することができるものであれば、いかなる導電性物質を含んでもよい。例えば、電極１１０は銀、金、銅、パラジウム、白金、それらの組み合わせなどを含む場合がある。

電極１１０は、電極１１０を支持するように構成された基板１１２上に配置される。基板１１２は、例えばシリコン、酸化物付きシリコン、ガラス、プラスチック、銅などの任意の適当な材料を含む。

図１に示すように、記憶装置１００は複数の導電性プローブ１０４を含む。図１には３つの導電性プローブ１０４しか描いていないが、任意数の導電性プローブ１０４を記憶装置１００に含めても、本発明の範囲から外れることはない。本発明の様々な実施形態で使用される導電性プローブ１０４の数は、例えば記憶装置１００に必要とされるアドレッシング速度やデータ転送速度に基づいて選択される。したがって、必要とされるアドレッシング速度やデータ転送速度が高速になるほど、記憶装置１００は多数の導電性プローブ１０４を含むように設計される。

導電性プローブ１０４および記憶媒体１０２は、一方が他方に対して移動するように構成してもよいし、両方が互いに対して移動するように構成してもよい。したがって、例えば、導電性プローブ１０４は、電解質層１１０上の様々な領域をアドレッシングするように配置される。導電性プローブ１０４が記憶媒体１０２に対して移動するように構成された場合、導電性プローブ１０４は、例えば導電性プローブ１０４を移動させるように構成されたアクチュエータ（図示せず）によって操作され、様々な位置まで移動される。また、アクチュエータは、導電性プローブ１０４の配置に応じて、導電性プローブをｘ方向とｙ方向のいずれか一方向に動かすように構成してもよいし、両方向に動かすように構成してもよい。したがって、例えば、導電性プローブ１０４のアレイが記憶媒体１０２上の様々な位置をｙ方向に沿ってアドレッシングするように配置された場合、記憶媒体の広い面積を導電性プローブ１０４によって全体的にアドレッシングできるようにするために、アクチュエータは導電性プローブ１０４をｘ方向に操作するように構成される場合がある。他の例として、導電性プローブ１０４はｘ方向とｙ方向の両方に操作される場合もある。また、アクチュエータは、導電性プローブ１０４を記憶媒体１０２に対して垂直方向に操作して、導電性プローブ１０４を電解質層１０８から切り離すようにさらに構成される場合もある。

さらに他の例として、記憶媒体１０２を導電性プローブ１０４に対して移動させるように構成してもよい。１以上のアクチュエータ（図示せず）を使用することにより、記憶媒体１０２を導電性プローブ１０４に対して動かすことが可能になる。アクチュエータは、記憶装置１００に使用される導電性プローブ１０４の構成および数に応じて、記憶媒体１０２をｘ方向とｙ方向のいずれか一方向に動かすように構成してもよいし、両方向に動かすように構成してもよい。上記の開示と同様に、記憶媒体１０２を導電性プローブ１０４に対して様々な位置に移動させることにより、記憶媒体１０２上の様々な位置を導電性プローブ１０４によって全般的にアドレッシングすることが可能になる。

本発明の一実施形態によれば、記憶媒体１０２は、同一譲受人による米国特許第６，１８１，０５０号および第６，４１１，５８９号に記載されているような可動支持体の上に配置される。この点に関し、それらの特許に記載されている可動支持体を用いると、記憶媒体１０２を導電性プローブ１０４に対して移動させることができる。

次に図２に移る。図２は、図１に示した記憶装置１００の略立面図である。図２は、導電性プローブ１０４の詳細を示している。図２に示すように、導電性プローブ１０４は斜め構成を含む。しかしながら、導電性プローブ１０４は、本発明の範囲から外れることなく、電解質層１０８上の様々な位置をアドレッシングするための任意の適当な構成を含むことができる。例えば、導電性プローブ１０４は、比較的垂直な部分または比較的直線的な構成を含む場合がある。さらに、導電性プローブ１０４は、電流を伝導する任意の適当な物質を含む場合がある。導電性プローブ１０４は、例えば、銀、銅、白金、パラジウム、金、イリジウム、それらの組み合わせ、シリコンやポリシリコンなどを高濃度にドープした半導体、または、適当な導体からなる金属被覆で被覆された絶縁性物質や半導体物質などを含む場合がある。

導電性プローブ１０４は接点部分１１４を含む。導電性プローブ１０４は、接点部分１１４に沿ってチップ１１６を有する。チップ１１６は、電解質層１０８の比較的小さい部分、例えば比較的高密度に配置されたメモリセル１０６をアドレッシングするように構成される。チップ１１６は通常、逆円錐形に形成され、導電性プローブ１０４と一緒に微細加工される。したがって、チップ１１６は、導電性プローブ１０４と一体に形成される。ただし、代替として、チップ１１６を導電性プローブ１０４の接点部分１１４に個別に取り付けた場合であっても、本発明の範囲を外れることはない。チップは、電荷を伝導する任意の適当な物質を含む場合がある。チップは、例えば、銀、銅、白金、パラジウム、金、イリジウム、それらの組み合わせ、シリコンやポリシリコンなどを高濃度にドープした半導体、または、適当な導体からなる金属被覆で被覆された絶縁性物質や半導体物質などを含む場合がある。

上で説明したように、導電性プローブ１０４は、書き込み処理、読み出し処理、および消去処理を実施するように構成される。書き込み処理を実施するためには、導電性プローブ１０４を電解質層１０８上の所望の位置に、例えばメモリセル１０６の位置に位置決めする。電解質層１０８上の所望位置への導電性プローブ１０４の位置決めは、上で説明したものと同様にして実施される。導電性プローブ１０４を電解質層１０８上の所望の位置に位置決めし、その位置に接触させた後、電圧源装置１１８により、導電性プローブ１０４および電解質層１０８を介して電極１１０に電圧を加えて、回路を形成する。電圧源装置１１８は、導電性プローブ１０４を介して様々なレベルの電圧を印加することが可能な任意の適当な既知の装置を含む。

導電性プローブ１０４を介して印加する電圧は、電極１１０（この場合は陽極）内の金属を金属イオンにするのに十分な大きさにする。金属イオンは電解質層１０８中に溶解される。電解質層１０８中に溶解された金属イオンは、電解質層内での還元および析出により、樹枝状突起１２０のような導電経路を形成または構成する。導電性プローブ１０４と電極１１０との間に樹枝状突起１２０を成長させることにより、導電性プローブ１０４と電極１１０との間にあるメモリセル１０６の電解質層１０８の抵抗値が低下する。

導電性プローブ１０４を次の所望のメモリセル１０６の位置に移動させ、上記のプロセスを繰り返すことにより、他の所望のメモリセル１０６についても書き込みを行なうことができる。このプロセスを何回も繰り返すことにより、任意数のメモリセル１０６にデータを書き込むことができる。

読み出し処理を実施するためには、導電性プローブ１０４を所望のメモリセル１０６上に位置決めする。この場合も、所望のメモリセル１０６上への導電性プローブ１０４の位置決めは、前述と同様のやり方で実施することができる。導電性プローブ１０４を記憶媒体１０２上の所望の位置に、例えば所望のメモリセル１０６上に位置決めし、その位置に接触させた後、導電性プローブ１０４と電極１１０との間に電圧を加える。印加する電圧のレベルは、メモリセル１０６の位置において電解質層１０８に樹枝状突起１２０が形成されないレベルを選択する。したがって、例えば、導電性プローブ１０４を介して印加される電圧は、書き込み処理や消去処理の際に印加される電圧よりも低くなる。

メモリセル１０６の位置における電解質層１０８および電極１１２の抵抗値レベルは、樹枝状突起１２０のような導電性経路が存在するか否かによって異なる。例えば、導電性プローブ１０４と電極１１０との間に樹枝状突起１２０が存在する場合、それらの間の抵抗値は小さくなる。一方、メモリセル１０６に樹枝状突起１２０が形成されていない場合、導電性プローブ１０４と電極１１０との間の抵抗値は大きくなる。

メモリセル１０６の位置における電解質層１０８の抵抗値は、例えば抵抗測定装置１２２によって検出することができる。抵抗測定装置１２２は、電解質層１０８内の抵抗を測定すること可能な任意の適当な従来の抵抗測定装置から構成される。抵抗値レベルは１または０として判定され、記憶装置１００は、２値記憶装置として構成される。したがって、例えば、各メモリセル１０６は２値記憶装置における１つのビットを構成する。

メモリセル１０６では、例えば、高い方の抵抗値を０とみなし、低い方の抵抗値を１とみなしているが、他の表現を使用しても本発明の範囲から外れることはない。このように、導電性プローブ１０４は、選択されたメモリセル１０６が１としてみなされるか０としてみなされるかの判定を実施する。さらに、導電性プローブ１０４と記憶媒体１０２を相対移動させることにより、メモリセル１０６の様々な位置の抵抗値を検出し、１の位置であるか０の位置であるかを判定することができる。

消去処理を実施するためには、導電性プローブ１０４を所望のメモリセル１０６上に位置決めする。所望のメモリセル１０６上への導電性プローブ１０４の位置決めは、前述と同様のやり方で実施することができる。導電性プローブ１０４を所望のメモリセル１０６上に位置決めし、そのメモリセル１０６に接触させた後、導電性プローブ１０４と電極１１０との間に電圧を加えて、回路を形成する。導電性プローブ１０４を介して印加する電圧は、前述の書き込み処理の際に印加される電圧に対して逆バイアスになるようにする。この逆バイアス電圧は通常、樹枝状突起１２０内の金属イオンを電極１１０の方に拡散させ、再び金属に戻す働きをする。言い換えれば、この逆バイアス電圧は通常、電解質層１０８内の樹枝状突起１２０の形状を変化させる働きをする。すなわち、樹枝状突起１２０の導電率を低下させる働きをする。このような処理により、メモリセル１０６の位置における電解質層１０８の抵抗値が高抵抗状態に戻される。

メモリセル１０６のうちの様々な「書き込み済み」領域に対し、このような消去処理を何回も繰り返すことにより、それらの領域を高抵抗状態に戻すことができる。この点に関し、複数の所望のメモリセル１０６上で導電性プローブ１０４を操作して、消去処理を選択的に実施することもできる。また、導電性プローブ１０４と記憶媒体１０２との間の相対移動は、上で説明したいずれの態様で実施してもよい。

記憶装置１００は、図１および図２には特に描かれていない構成要素をさらに含む場合がある。例えば、記憶装置１００は、どのメモリセル１０６に対し、読み出し処理、書き込み処理、および消去処理のうちのどの処理を何時実施すべきかを判定するように設計されたコントローラをさらに含む場合がある。また、記憶装置１００は、導電性プローブ１０４と記憶媒体１０２との間の相対移動を制御するコントローラや、導電性プローブ１０４によって印加される電圧を制御するコントローラをさらに含む場合がある。さらに、記憶装置１００は、導電性プローブ１０４と記憶媒体１０２との間の相対移動手段、例えばＭＥＭＳ装置を含む場合がある。

次に図３を参照する。図３は、本発明の他の実施形態による記憶装置１００’を示す略斜視図である。記憶装置１００’は、記憶装置１００に含まれる要素をすべて含む。従って以下では、記憶装置１００’に含まれる要素のうち、記憶装置１００に含まれる要素とは異なる要素だけを説明する。また、図３には特に描いていないが、記憶装置１００’は、図１の記憶装置１００に関して上で述べたような追加の要素をさらに含んでもよい。

この実施形態によれば、記憶装置１００’の記憶媒体１０２’は、複数の導電性要素１２６からなる導電体層１２４を含む。導電性要素１２６は通常、メモリセル１０６’の物理的位置を構成する。例えば、各導電性要素１２６はメモリセル１０６’の位置を構成する。導電性要素１２６は、導電体層１２４上に実質的に不連続なアレイとして配置される。言い換えれば、導電性要素１２６は互いに間隔を空けて配置される。導電性要素１２６は、例えば所望の導電性材料を堆積させ、従来のフォトリソグラフィ処理およびエッチング処理によって形成される。追加または代替として、導電性要素１２６は、従来のナノ自己組織化技術(nano selfassembly technique）によって形成してもよい。

導電性要素１２６は互いに十分な距離だけ離して配置され、例えば導電性プローブ１０４によって電圧が印加されたときでも、導電性要素１２６間が導通しないように配置される。導電性要素１２６の間隔は、複数の要因に基づいて選択される。そうした要因には、例えば、導電性要素を構成する物質や、導電性要素１２６を作成して位置決めするのに使用されるプロセスの物理的制約などがある。

説明を簡単にするために、図３には、比較的少数の導電性要素１２６しか描いていない。しかしながら、記憶媒体１０２’は任意数の導電性要素１２６を含むことができ、その場合も本発明の範囲から外れることはないものと解釈しなければならない。各導電性要素１２６が記憶媒体１０２’中の１ビットすなわち１つのメモリセル１０６’を表しているので、記憶媒体１０２に含まれる導電性要素１２６の数は、必要とされる記憶容量に応じて選択される。

導電性要素１２６は、任意の適当な導電性材料を含む。例えば、導電性要素１２６は、白金、白金合金（例えば、白金‐イリジウム合金）、金、イリジウム、銀、パラジウム、銅などの他、耐熱合金（モリブデン、ニオブ、タンタル、ジルコニウム、ハフニウム）のような絶縁酸化物を含有することも絶縁酸化物を形成することもない物質を含む場合がある。また、導電性要素１２６は、比較的薄い薄膜状材料から構成され、例えば厚さ約５〜５００ｎｍの薄膜状材料から構成される。

導電性要素１２６は電解質層１０８上に支持され、電解質層１０８は電極１１０の上に配置される。図３に示すように、電極１１０は、ｘ方向とｙ方向の両方について、導電体層１２４の導電性要素１２６のアレイと実質的に同じ寸法を有する。この点に関し、電極１１０は、導電性要素１２６に対して共通の電極として機能する。図３は、電極１１０が基板１１２上に配置されることも示している。

図３に示すように、記憶装置１００’は、複数の導電性プローブ１０４を含む。図３には３つの導電性プローブ１０４しか描いていないが、記憶装置１００’は任意数の導電性プローブ１０４を含むことができ、その場合でも本発明の範囲を外れることはない。例えば、記憶装置１００’は、１つの導電性プローブ１０４を有する場合もあれば、ｘ方向またはｙ方向における導電性要素１２６の数と同じ数の導電性プローブ１０４を有する場合もあれば、導電性要素１２６と同じ数の導電性プローブ１０４を有する場合もあれば、それらの間の任意数の導電性プローブ１０４を有する場合もある。本発明の様々な実施形態で使用される導電性プローブ１０４の数は、例えば記憶装置１００’に必要とされるアドレッシング速度やデータ転送速度に基づいて選択される。したがって、例えば、必要とされるアドレッシング速度やデータ転送速度が高速になるほど、記憶装置１００’は多数の導電性プローブ１０４を含むことになる。

導電性プローブ１０４および記憶媒体１０２’は、上で説明したいずれかの態様で互いに移動させることができ、導電性プローブ１０は、複数の導電性要素１２６の中から様々なものをアドレッシングすることができる。

図４は、図３に示した記憶装置１００’の略立面図である。図４は、導電性プローブ１０４および導電性要素１２６の詳細を示している。図４に示す記憶装置１００’は、図２に示した記憶装置１００に含まれる要素をすべて含む。したがって以下では、図４に示す要素のうち、図２に示した要素とは異なる要素だけを説明する。

導電性プローブ１０４の接点部分１１４は、導電性要素１２６のサイズと実質的に同じサイズか、それよりも小さいサイズにする。この点に関し、導電性プローブ１０４は、導電性要素１２６を個別にアドレッシングするように構成することができる。また、導電性プローブ１０４は、導電性要素１２６を個別にアドレッシングするように構成されたチップ１１６を接点部分１１４に沿って有する場合がある。導電性プローブ１０４は、例えば接点部分１１４が導電性要素１２６よりも大きいときにチップ１１６を有する。

上で説明したように、導電性プローブ１０４は、書き込み処理、読み出し処理、および消去処理を実施するように構成される。書き込み処理を実施するためには、導電性プローブ１０４を所望の導電性要素１２６の上に位置決めする。所望の導電性要素１２６上への導電性プローブ１０４の位置決めは、上で説明したものと同様にして実施される。導電性プローブ１０４を所望の導電性要素１２６の上に位置決めし、その導電性要素１２６に接触させた後、電圧源装置１１８により、導電性プローブ１０４、導電性要素１２６および電解質層１０８を介して電極１１０に電圧を加えて、回路を形成する。電圧源装置１１８は、導電性プローブ１０４を介して様々なレベルの電圧を印加することが可能な任意の適当な既知の装置を含む。

導電性プローブ１０４を介して印加する電圧は、電極１１０（この場合は陽極）内の金属を金属イオンにするのに十分な大きさにする。金属イオンは電解質層１０８中に溶解される。電解質層１０８中に溶解される金属イオンの量は一般に、反対側の電極に対応する。この場合、反対側の電極は、導電性プローブ１０４が接触する導電性要素１２６である。電解質層１０８中に溶解された金属イオンは、導電性要素１２６（この場合は陰極）側の陽イオンの固溶体からの析出により、金属性樹枝状突起１２０のような導電性経路を形成する。導電性要素１２６と電極１１０との間に樹枝状突起１２０を成長させることより、選択された導電性要素１２６と電極１１０との間の電解質層１０８の抵抗値が低下する。

導電性プローブ１０４を次の所望の導電性要素１２６に移動させ、上記のプロセスを繰り返すことにより、他の所望の導電性要素１２６にも書き込みを行なうことができる。このプロセスを何回も繰り返すことにより、導電性要素１２６によって規定される様々な位置のメモリセル１０６’にデータを書き込むことができる。

読み出し処理を実施するためには、導電性プローブ１０４を所望の導電性要素１２６の上に位置決めする。この場合も、所望の導電性要素１２６上への導電性プローブ１０４の位置決めは、前述と同様のやり方で実施することができる。導電性プローブ１０４を所望の導電性要素１２６の上に位置決めし、その導電性要素１２６に接触させた後、導電性プローブ１０４から所望の導電性要素１２６を介して電極１１２に電圧を加える。印加する電圧のレベルは、メモリセル１０６’の位置において電解質層１０８に樹枝状突起１２０が形成されないレベルを選択する。したがって、例えば、導電性プローブ１０４を介して印加される電圧は、書き込み処理や消去処理の際に印加される電圧よりも低くなる。

電解質層１０８を介した電極１１０と導電性要素１２６との間の抵抗値レベルは、樹枝状突起１２０のような導電性経路が存在するか否かによって異なる。例えば、電解質層１０８内に樹枝状突起１２０が存在する場合、導電性要素１２６と電極１１０の間の抵抗値は小さくなる。一方、導電性要素１２６と電極１１０との間に樹枝状突起１２０が形成されていない場合、導電性要素１２６と電極１１０との間の抵抗値は大きくなる。

導電性要素１２６と電極１１０との間の電解質層１０８の抵抗値は、例えば、抵抗測定装置１２２によって検出することができる。抵抗測定装置１２２は、導電性要素１２６と電極１１０との間の抵抗値を測定することが可能な任意の適当な従来の抵抗測定装置から構成される。抵抗値レベルは１または０として判定され、記憶装置１００’は、２値記憶装置として構成される。したがって、例えば、各導電性要素１２６は、２値記憶装置における１つのビットすなわちメモリセル１０６’を構成する。

記憶装置１０２’では、高い方の抵抗値を０とみなし、低い方の抵抗値を１とみなしているが、他の表現を使用しても本発明の範囲から外れることはない。このように、導電性プローブ１０４は、選択された導電性要素１２６が１としてみなされるか０としてみなされるかの判定を実施する。さらに、導電性プローブ１０４と記憶媒体１０２’を相対移動させることにより、導電性要素１２６の様々な位置の抵抗値を検出し、１の位置であるか０の位置であるかを判定することができる。

消去処理を実施するためには、導電性プローブ１０４を所望の導電性要素１２６上に位置決めする。所望の導電性要素１２６上への導電性プローブ１０４の位置決めは、前述と同様のやり方で実施することができる。導電性プローブ１０４を所望の導電性要素１２６上に位置決めし、その導電性要素１２６に接触させた後、導電性プローブ１０４と電極１１０との間に電圧を加えて、回路を形成する。導電性プローブ１０４を介して印加する電圧は、前述の書き込み処理の際に印加される電圧に対して逆バイアスになるようにする。この逆バイアス電圧は通常、樹枝状突起１２０内の金属イオンを電極１１０の方に拡散させ、再び金属に戻す働きをする。言い換えれば、この逆バイアス電圧は通常、電解質層１０８の樹枝状突起１２０の形状を変化させる働きをする。すなわち、樹枝状突起１２０の導電率を低下させる働きをする。このような処理により、選択された導電性要素１２６と電極１１０との間の抵抗値が高抵抗状態に戻される。

導電性要素１２６のうちの様々な「書き込み済み」導電性要素１２６に対し、このような消去処理を何回も繰り返すことにより、それらの領域を高抵抗状態に戻すことができる。この点に関し、複数の所望の導電性要素１２６上で導電性プローブ１０４を操作して、消去処理を選択的に実施することもできる。また、導電性プローブ１０４と記憶装置１０２’との間の相対移動は、上で説明したいずれの態様で実施してもよい。

記憶装置１００’は、図３および図４には特に描かれていない構成要素をさらに含む場合がある。例えば、記憶装置１００’は、どの導電性要素１２６に対し、読み出し処理、書き込み処理、および消去処理のうちのどの処理を何時実施すべきかを判定するように設計されたコントローラをさらに含む場合がある。また、記憶装置１００’は、導電性プローブ１０４と記憶装置１０２’との間の相対移動を制御するコントローラや、導電性プローブ１０４によって印加される電圧を制御するコントローラをさらに含む場合がある。さらに、記憶装置１００’は、導電性プローブ１０４と記憶媒体１０２’の間の相対移動手段、例えばＭＥＭＳ装置を含む場合がある。

本発明の一部の実施形態では、例えば１０Ｇｂ／ｃｍ^２を超える比較的高密度の実質的に不揮発性の記憶装置にデータを記憶する。さらに、本記憶装置は、一部の従来の記憶装置に比べて、単純かつ安価に構成および使用することができる。

本明細書は、発明の好ましい実施形態、およびその変形形態の幾つかについて図示説明している。本明細書で使用した用語、説明および図は例示目的のものであり、そこに限定の意図はない。本発明の思想および範囲の中で様々な変形が可能であることは、当業者にとって明らかであろう。本発明は、特許請求の範囲およびその均等によって規定される。特に断りがない限り、特許請求の範囲において全ての用語はその最も広い適当な意味で解釈しなければならない。

本発明の一実施形態による記憶装置を示す略斜視図である。 図１に示した記憶装置の略立面図である。 本発明の他の実施形態による記憶装置を示す略斜視図である。 図３に示した記憶装置の略立面図である。 従来のプログラマブルメタライゼーションセルを示す平面図である。

符号の説明

１０２、１０２’ 記憶媒体
１０４ プローブ
１０８ 電解質層
１１０ 電極
１１８ 電圧源装置
１２４ 導電体層

Claims (10)

1. 電極（１１０）および該電極（１１０）上に配置された電解質層（１０８）を含む記憶媒体（１０２、１０２’）と、
   前記電解質層（１０８）に接触するように構成された少なくとも１つのプローブ（１０４）であって、前記電解質層（１０８）が前記プローブ（１０４）と前記電極（１０８）との間に配置される、少なくとも１つのプローブ（１０４）と、
   前記少なくとも１つのプローブ（１０４）および前記電極（１１０）を介して電圧を印加することにより、前記少なくとも１つのプローブ（１０４）と前記電極（１１０）との間に回路を形成するように構成された電圧源装置（１１８）とからなり、
   前記少なくとも１つのプローブによって印加される電圧のレベルに応じて、前記記憶媒体（１０２、１０２’）の１以上のメモリセルに対し、書き込み処理、読み出し処理、および消去処理のうちの少なくとも１つを実施することができる、データ記憶装置（１００、１００’）。
2. 前記記憶媒体（１０２、１０２’）および前記少なくとも１つのプローブ（１０４）のうちの一方または両方が、互い対して移動可能である、請求項１に記載のデータ記憶装置。
3. 前記記憶媒体（１０２、１０２’）は、前記電解質層（１０８）上に配置された導電体層（１２４）をさらに含み、前記少なくとも１つのプローブ（１０４）が、前記導電体層（１２４）に接触するように構成される、請求項１または請求項２に記載のデータ記憶装置。
4. 前記導電体層（１２４）は、白金、パラジウム、金、イリジウム、銀、銅、および、絶縁性酸化物を含有することも形成することもない他の物質のうちの少なくとも１つからなる金属を含む、請求項３に記載のデータ記憶装置。
5. 前記導電体層（１２４）は、互いに分離され間隔を空けて配置された複数の個別の導電性要素（１２６）を含み、前記複数の個別の導電性要素（１２６）は、メモリセルに関連する、請求項４に記載のデータ記憶装置。
6. 電極（１１０）および該電極（１１０）上に配置された電解質層（１０８）を有する記憶媒体（１０２、１０２’）にデータを記憶する方法であって、
   前記記憶媒体（１０２、１０２’）から離れた位置にある少なくとも１つのプローブ（１０４）を前記電解質層（１０８）に接触させるステップと、
   前記少なくとも１つのプローブ（１０４）を介して１以上のメモリセル位置に電圧を印加し、前記少なくとも１つのプローブ（１０４）と前記電極（１１０）との間に１以上の回路を形成して、該電圧の印加により、前記記憶媒体（１０２、１０２’）の前記１以上のメモリセルに対し、書き込み処理、読み出し処理、および消去処理のうちの少なくとも１つを実施するステップと、
   からなる方法。
7. 前記少なくとも１つのプローブ（１０４）および前記記憶媒体（１０２、１０２’）のうちの一方または両方を互いに対して移動させ、前記少なくとも１つのプローブ（１０４）を前記１以上のメモリセルのうちの様々なメモリセル上に位置決めするステップをさらに含む、請求項６に記載の方法。
8. 個別の導電性要素（１２６）からなる導電体層（１２４）が、前記電解質層（１０８）上に配置される、請求項６または請求項７に記載の方法。
9. 電極（１１０）および該電極（１１０）上に配置された電解質層（１０８）を有する記憶媒体（１０２、１０２’）にデータを記憶するための方法を実施する１以上のコンピュータプログラムが組み込まれたコンピュータ読取可能記憶媒体であって、前記１以上のコンピュータプログラムが、
   前記記憶媒体（１０２、１０２’）から離れた位置にある少なくとも１つのプローブ（１０４）を前記電解質層（１０８）に接触させる命令と、
   前記少なくとも１つのプローブ（１０４）を介して１以上のメモリセル位置に電圧を印加し、前記少なくとも１つのプローブ（１０４）と前記電極（１１０）との間に１以上の回路を形成して、該電圧の印加により、前記１以上のメモリセルに対して、書き込み処理、読み出し処理、および消去処理のうちの少なくとも１つを実施する命令と、
   を含む命令群からなる、コンピュータ読取可能媒体。
10. 前記１以上のコンピュータプログラムは、少なくとも１つのプローブを前記電解質層（１０８）に配置された不連続な導電体層（１２４）に接触させるための命令群をさらに含む、請求項９に記載のコンピュータ可読記憶媒体。
    

Images