JP2005197151A5

JP2005197151A5 -

Info

Publication number: JP2005197151A5
Application number: JP2004003852A
Authority: JP
Filing date: 2004-01-09
Publication date: 2007-02-01
Anticipated expiration: 2024-01-09

Description

電子デバイスの製造方法

本発明は、真空パッケージに密閉されるセンサやフィールドエミッタなどの電子デバイスの製造方法に係り、特に、真空パッケージの小型化および真空度向上に関するものである。

赤外線センサ等のセンサなどの電子デバイスは、基板上でキャップ部によって真空雰囲気又は不活性ガス雰囲気中に密封することによって感度の保持もしくは向上が可能なものがあることが知られている。これらの電子デバイスには、例えば、赤外線センサの他、圧力センサ，加速度センサ，流速センサ，電界放出素子（フィールドエミッタ）などが含まれる。

例えば、赤外線センサは、赤外線検出感度ひいては赤外線検出精度を高く維持するためには、赤外線検出部からの熱放散が小さいことが好ましい。このため、キャップ体中で真空雰囲気又は不活性ガス雰囲気中に封入すると感度が向上する特性を有している。

また、圧力センサ，加速度センサは、空気の粘性抵抗を減少させると感度が向上し、キャップ体中で真空雰囲気又は不活性ガス雰囲気に封入すると特性が向上するものがあることが知られている。

また、フィールドエミッタは真空中で電圧を印加したときに電子を放出する性質をもち、その電子の放出の有無もしくは大きさによってスイッチングなどを高速に行うものである。

以上の背景から、真空パッケージ内の真空度を向上する方法が開発されてきた。キャップ体内の真空度に高める手法としてゲッタを用いる方法がある（例えば、特許文献１参照）。

この従来の手段では、図６に示すように、シリコン基板上９１に形成した貫通穴９７を有する透過窓９４を空隙（キャップ体内）９３を有して配置し、透過窓９４はシリコン基板１にハンダ９２で接着して固定されている。貫通穴９７を通して非蒸発型ゲッタ９５を空隙内に置く。シリコン基板９１を真空中に置いて、貫通穴９７を通して空隙内を排気し、真空封止用ハンダ９９を溶融することで貫通穴９７を封止し、空隙９３を真空にする。その後、非蒸発型ゲッタ９５を活性化し空隙内９３に高真空を得る。

非蒸発型ゲッタはたとえばジルコニウムを含む合金であり高温にすることにより表面が活性化してガスを吸着する性質をもつが、多孔質構造にして表面積を大きくして使用する必要があり、粉末を焼結したものをハンダなどで固定する方法が用いられている。

ところで、近年、電子デバイスの小型化が進み、上記の真空パッケージ（キャップ体）を超小型に形成する要望が強まっている。例えば、赤外線センサおよび可視光センサを備えたイメージセンサを１チップで形成するための方法として、例えば５０um程度の大きさの赤外線センサ部だけを１００um程度の大きさの超小型のマイクロ真空パッケージで封止して、赤外線センサ部と可視光センサ部をアレイ状に配置する方法について特開2003−17672に記載されている。また別の例としては、真空中で高速スイッチ動作を行うフィール
ドエミッタアレイ素子（FEA素子）とトランジスタを混載した電子デバイスを小型に製造
するために、基板上のFEA素子の部分だけに超小型の真空パッケージを形成することが例えば、下記文献に記載されている。

Silicon metal-oxcide-semiconductor field effect transistor/field emission array fabricated using chemical mechanical palishing, C. Y. Hong and A. I. Akinwande, J. Vac. Sci. Technol. B Vol. 21, No. 1, p500-505, Jan/Feb 2003.
特開平１１−３２６０３７号公報

上記のような電子デバイスにおいて、例えば赤外線センサは、キャップ体中で真空雰囲気又は不活性ガス雰囲気中に封入すると感度が向上する特性を有しており、特に１０Pa以下の圧力で用いたときの感度向上の効果が大きい。また、フィールドエミッタは真空中で電圧を印加したときに電子を放出する性質をもち、その電子の放出の有無もしくは大きさによってスイッチングなどを高速に行うものであり、フィールドエミッタは０．１Pa以下の圧力で電子放出を行うものである。

ところが、赤外線センサおよびフィールドエミッタは上記のようにそれぞれ１０Pa以下、０．１Pa以下の高真空に保つことが必要であるが、これまでに開発された１０Pa以下の高真空を長時間保持できる真空パッケージ技術はいずれも１ｍｍ以上の大きさであり、上記のように赤外線センサ部やFEA素子部だけを１ｍｍ以下の大きさで局所的に真空封止す
る場合などには適用できない。

次に従来方法によって１ｍｍ以下の超小型の真空パッケージを形成できない理由について説明する。超小型の真空パッケージの場合、内部空洞の体積に対する空洞壁部の表面積の比率が大きいため、真空封止した後に空洞壁部から生じる出ガスによって真空度が劣化する問題が生じる。このため、真空封止を長時間保つためには内部にゲッタをいれて真空度を向上する必要があるが、従来のように非蒸発型ゲッタをハンダなどで固定する方法では、１ｍｍ以下の超小型の真空パッケージに位置ずれすることなく固定するのは非効率であり量産に不向きである。また非蒸発型ゲッタは多孔質にする必要があるので、内部空洞に直接製膜して形成することが困難である。そこで従来方法の真空パッケージでは１ｍｍ以下の超小型の真空パッケージにおいて１０Pa以下の高真空を長時間保つことはできない。また非蒸発型ゲッタは真空度向上の限界があり０．１Pa以下の高真空を得られないという問題もある。

上記のように、本発明の解決しようとする課題は、赤外線センサおよびフィールドエミッタなどのデバイスに適用可能な１ｍｍ以下の大きさの超小型の真空パッケージを形成することである。

本発明の電子デバイスの製造方法は、基板と、前記基板上部に配置されており、上面部と壁部とで構成され、内部に空洞を有し、外部との気体の出入りを遮断する空洞壁部と、
前記空洞壁部の空洞内に配置されている薄膜であるゲッタ部とを備え、前記ゲッタ部は、加熱されることにより蒸発して、前記空洞壁部内部に存在する気体を吸着する電子デバイスの製造方法であって、前記基板上部の一部を覆うように下部犠牲層を形成する工程と、
前記下部犠牲層上部の一部に、前記ゲッタ部を形成する工程と、前記下部犠牲層上部と、前記ゲッタ部上部とを覆うように、上部犠牲層を形成する工程と、前記上部犠牲層上部に、前記空洞壁部の上面部の一部を構成する薄膜を形成する工程と、前記薄膜に開口部を形成する工程と、前記開口部を介して、前記上部犠牲層の少なくとも一部と前記下部犠牲層の少なくとも一部とを除去することにより、前記空洞を形成するとともに、前記上部犠牲層と前記下部犠牲層とにより構成される前記壁部を形成する工程と、前記開口部を覆うように、前記空洞壁部の上面部の一部を構成する薄膜を形成することで、前記空洞壁部を形成する工程とを含む電子デバイス製造方法である。

本発明の製造方法によれば、薄膜蒸発型ゲッタ部は加熱して蒸発すると空洞壁部の一部に付着して表面積が大きくなるために、効率的なガス吸着を持続することができる電子デバイスを提供することができる。このために、超小型の真空パッケージにおいて高真空を長時間保持可能である。

（実施形態１）
以下、図面を参照しながら、本発明の第１の実施形態を説明する。

ここでは、例として電界放出素子（フィールドエミッタ）に適用した場合について述べる。

図1に示すように、本実施形態における電子デバイスは、シリコン基板部１と、その表
面上に電界放出部２と、MOS回路部３、配線部４から成る。ただし、図１は各部の関係を
模式的に示したものであり、実際のデバイスを効率よく設計する場合には各部の配置に工夫が必要である。

図２（ａ）は図１に於いて破線で示した部分（Ａ−Ａ）の断面図を示している。電界放出部（フィールドエミッタ部）２はシリコン基板１上に尖塔型の形状をもつ。またフィールドエミッタ部２は空洞５を介して空洞壁部６に囲まれており、空洞内部５は高真空に保たれている。

本実施形態では、空洞壁部６はシリコン基板１とポリシリコン６ａとシリコン酸化膜6
ｂとアルミニウム（Al）6ｃからなる。アルミニウム６ｃは、アノードの役割もはたし、
アノードとフィールドエミッタ部２とアノードの間に高電圧を印加されたときに、フィールドエミッタ部２からアノードに向かって電子が放出される。この電子放出のオンオフもしくは強度を用いて高速スイッチングが行われる。なお、ここではフィールドエミッタを高速スイッチに応用する例について述べたが、ディスプレイへの応用も可能である。

空洞内の薄膜蒸発型ゲッタ部７がシリコン基板１との間に第２の空洞層となる下部空洞９があるブリッジ形状に形成されている。このようにシリコン基板１と薄膜蒸発型ゲッタ部７との間に第２の空洞層を有することにより、例えばシリコン基板からの断熱機能をもつ断熱部を有するものである。

薄膜蒸発型ゲッタ部７はチタン（Ti）の薄膜からなり、高温に加熱されたときに蒸発して空洞内部のガス吸着を行う薄膜蒸発型ゲッタ部７として機能する。図２（ｂ）は図２（a）のＢ−Ｂ断面を示したものである。薄膜蒸発型ゲッタ部７は空洞の外部に形成された
配線を介して通電を行うことにより加熱される。具体的には図2（ｂ）に示すように薄膜
蒸発型ゲッタ部７は配線８を介してスイッチング素子となるＭＯＳ回路部３に電気的に接続され、通電により加熱する機能を有する。

MOS回路部３はソースとドレインとゲートとアルミ（Al）の電極で構成される一般的なMOS回路である。

本実施形態においては、例えばチタンの薄膜蒸発型ゲッタ部７の膜厚が200nm、長さ100um、幅８umである。この場合の抵抗は約１０Ω、この場合の熱コンダクタンスは１E-6W/Kと見積もられる。空洞部は基板平面に垂直な方向からみたときの大きさ（平面の大きさ）は２０um×100μmであり、基板厚さ方向からみた高さは２ｕｍである。空洞内の空気を介した熱伝導および対流による薄膜蒸発型ゲッタ部７と外部との熱コンダクタンスは１E-４W/K以下である。このとき、薄膜蒸発型ゲッタ部７に１０V通電するとゲッタリング薄膜の温度上昇は１０００度以上であり薄膜蒸発型ゲッタ部７が蒸発し空洞内のガスを吸着する。

チタンに代表される蒸発型ゲッタ部はガスの吸着能力が高く高真空を達成することができるので、本発明では微小な空洞内を高真空（例えば〇〇MPａ以下）にすることができる。結果としてディスプレイや高速スイッチに応用が期待されている電界放出部（フィールドエミッタ部）に求められる真空度０．１Pa以下が実現できる。０．１Pa以上の圧力である場合、フィールドエミッタ部からの電子放出が効率よく行われない。

なお、薄膜蒸発型ゲッタ部７を活性化するためには１０００度以上の高温にする必要があるが、シリコン基板上の電子回路に悪影響を与えないためにシリコン基板との間は断熱していることが望ましい。本実施例ではブリッジ構造にしてシリコン基板との間の断熱をとっているので、少ない電力で薄膜蒸発型ゲッタ部７を蒸発させることができて、デバイスへの悪影響も防止できる。

（マイクロヒータおよびマイクロ真空パッケージの製造方法）
本実施例の電子デバイスの製造方法を図３に示す。特に電界放出部２および空洞壁部６の製造方法を中心に説明する。

まず、シリコン基板１上に読み出し回路部を形成する。これは一般的なCMOSプロセスによって形成可能である。

次に、フィールドエミッタ部２の形成領域に酸化膜パターニング１０としてシリコン酸化膜をCVDもしくは熱酸化によって形成し、円形にパターニングをする（図３（ａ）参照
）。

次にＳＦ₆によってシリコン基板をエッチングする。シリコンは等方的にエッチングされるのでシリコン基板表面に図のような尖塔形状のフィールドエミッタ部２が形成される（図３（ｂ）参照）。

次にシリコン酸化膜をエッチングで除去する（図３（ｃ）参照）。

次にエミッタおよびシリコン基板表面に熱酸化膜１１を形成する。この結果、フィールドエミッタ部２の先の形状がさらに鋭くなる（図３（ｄ）参照）。また熱酸化膜１１はフィールドエミッタ部２とアノード間の絶縁を行う機能も果たす。

次に第１のポリシリコン膜１２を例えば約１ｕｍ堆積する。このポリシリコン膜１２は後の工程で一部がエッチングされて空洞を形成するために用いられる犠牲層の役割を持つ。またエッチング除去されない部は空洞壁部として空洞内部を気密に保つ役割も果たす。

次にスパッタや蒸着などの方法で薄膜蒸発型ゲッタ部７として機能するＴｉを堆積させパターニングをする（図３（ｅ）参照）。

次に第２のポリシリコン膜１３を例えば約１ｕｍ堆積する。この膜は第1のポリシリコ
ン膜と同様の機能を果たす（図３（ｆ）参照）。

次に、スパッタなど方法でアルミニウムを堆積することにより第1のアルミ膜１４を形
成する。この部分は空洞壁部６として空洞内部の気密にたもつ働きをもつ（図３（ｇ）参照）。

次に、第１のアルミ膜１４に約1um〜０．３umの大きさのエッチングホール１５（開口
部）を形成する。後の犠牲層エッチの工程においてこの開口部からエッチング材を導入してエッチングを行う。またアルミニウムは犠牲層エッチにおいてエッチ耐性をもちエッチングされないために、小さな開口部に対して大きな空洞を形成することができる（図３（ｈ）参照）。

次に、エッチングホール１５を介してSF₆やXeF₂などのエッチングガスを導入して、エッチングホール１５下方の第1および第2のポリシリコン膜（１２、13）を図に示すように一部除去する。この工程によりシリコン基板１とポリシリコン（12、13）とアルミニウム14からなる空洞壁部６に囲まれた空洞部分が形成され、空洞中には薄膜蒸発型ゲッタ部７がブリッジ構造に形成される。さらに、CHF₃によるドライエッチングを行いエミッタ表面のシリコン酸化膜も除去する。なお、ポリシリコンなどをエッチング除去して空洞を形成する方法を一般的に犠牲層エッチという（図３（ｉ）参照）。

次に、約２um〜３umの膜厚のアルミニウム膜１６をスパッタや真空蒸着などのPVDの方
法で真空中において製膜することによって、第１のアルミ膜１４の上部に第２のアルミ膜１６を形成しエッチングホール１５を封止する。第１と第２のアルミ膜（１４，１６）はシール部材となり、空洞部分は外気と遮断されて、空洞内部は低圧に封止される（図３（ｊ）参照）。

次に、アルミニウム膜１６をパターニングして、アノードおよび配線を形成する。（図省略）。

次に、薄膜蒸発型ゲッタ部７となるチタンに電流を流すことによって発熱してチタンを蒸発させることによって、内部圧力を１０Pa以下の高真空にすることができる。

なお、エッチングホール１５を封止する方法としてはアルミニウム膜１６以外の材料（例えば金属やポリシリコン）をスパッタする方法も考えられる。また、封止材料を製膜する方法としてはスパッタ以外にも真空蒸着などのほかのPVDの方法や、CVDを用いる方法も考えられる。PVDもしくはCVDの製膜の方法でエッチングホールを封止する場合には、内部の真空度を向上するために１０Pa以下の圧力で製膜することが望ましい。

スパッタや真空蒸着などのPVDの方法はCVDの方法と異なり１０Pa以下の圧力で製膜することができるので、空洞内部を低圧に封止ことが可能である。ゲッタを用いたガスの吸着には限界があるため、最終的な真空度を向上するためには、低圧での封止が望ましい。一般的にCVDにおいて１０Pa以上の圧力で製膜を行うのに対して、PVDにおいては１０Pa以下の圧力で製膜を行うことができるので、PVDで製膜することによって封止したほうがより
内部を高真空にすることができる。

また、空洞壁部６すなわち真空パッケージの製造方法については、キャップ体と基板をはんだなどの封止材料で接着する方法や、キャップ体と基板を陽極接合や常温接合（接合表面を活性化処理後、接合する方法）など他の方法についても適用可能である。ただし、上記のように犠牲層エッチで空洞を形成して、製膜によって真空封止を行う方法を用いれば、超小型の真空パッケージをより精度よく低価格に形成可能である。

本実施形態では、蒸発型ゲッタ材料として、チタン（Ｔｉ）を用いたがバリウム（Ｂａ）の単金属、あるいは化合物を用いてもよい。

以上のように本発明の方法によれば、以下の効果がある。

まず、チタンはスパッタおよびドライエッチングによって容易に微細構造が形成可能であることから、超小型の空洞内部にゲッタを形成可能であり、結果として１ｍｍ以下の大きさの超小型の真空パッケージを形成可能である。

またチタンは加熱して蒸発すると空洞壁部の一部に付着して表面積が大きくなるために、効率的なガス吸着を持続することができる。このために、超小型の真空パッケージにおいて高真空を長時間保持可能である。また、デバイス使用後でも定期的に通電してゲッタを蒸発することによって内部真空度の維持および向上が可能である。

また、チタンに代表される蒸発型ゲッタ部はガス吸着能力が高く内部を１０Pa以下の高真空にすることができる。またPVDで製膜することによって真空封止を行うなどの工夫を
すれば、内部真空度を０．１Pa以下にすることが可能である。このように超小型の真空パッケージの内部圧力を１０Pa以下もしくは０．１Pa以下に保つことが可能である。

また、上記のように犠牲層エッチと真空中での製膜による真空封止を行うことによって超小型真空パッケージを形成する方法をあわせて用いれば、超小型で高真空の真空パッケージをより精度よく低価格に形成可能である。

また、上記のように犠牲層エッチを行いチタンと基板の間に空洞を設けるなどの方法によって、基板とチタンとの間の断熱を行うことによって、少ない電力でチタンを蒸発することができる。また高温によるデバイスへの悪影響も防止できる。

また、本発明の方法は半導体プロセスを用いて作成可能であり、低価格に真空パッケージを形成可能である。

以上から、本発明の方法を用いることによって、ディスプレイや高速スイッチに応用が期待されている電界放出素子（フィールドエミッタ）をMOS回路と同一チップ上に集積し
たような構成や、低コスト小型に形成することが可能となる。

なお、空洞を形成するエッチング（犠牲層エッチ）の方法は上記以外にもCF₄などのほ
かのガスや、TMAHやヒドラジンなどの薬液を使用することも可能である。

本実施例ではゲッタリング薄膜７を活性化するために直接Ｔｉに通電したが、ゲッタリング薄膜７に密着してゲッタリング薄膜７を加熱するヒータの役割をなす活性化部を別に設けてもよい。活性化部としては例えば、シリコン、Ptなどの金属や、TiOやVOｘなどの金属酸化物、Si以外のやSiGeなどの半導体なども考えられる。半導体を用いる場合、PN接合を形成して順方向の電流を流す方法も考えられる。また、これらのヒータやチタンゲッタなどに通電したときの電気抵抗から、温度を計測して、外部との断熱度および真空度を評価する方法も考えられる。この場合、内部真空度および断熱度が目標値より劣化している場合はゲッタを再び蒸発させて内部真空度を向上することが考えられる。

また薄膜蒸発型ゲッタ部７や活性化部に接するように活性化支持部を備えている構成がある。この場合、ポリシリコンと酸化膜などで活性化支持部を設けることにより薄膜蒸発型ゲッタ部７と活性化部の中空形状を補強することができ、信頼性が増す。例えばポリシリコンと酸化膜と窒化膜をもちいて活性化支持部材を構成すると、ポリシリコンと酸化膜の応力と酸化膜の応力が相殺され、歪みの小さい安定した活性化支持部材を構成することができ、より信頼性の高い電子デバイスが提供できる。

また、シリコン基板と薄膜蒸発型ゲッタ部７との間の断熱は、シリコン酸化膜などの絶縁物やポーラスシリコンなどの多孔質材料を用いても達成することができる。

またゲッタを加熱するのに、ジュール熱をもちいる方法以外に、ペルチェ素子を用いる方法も考えられる。

また、空洞外部もしくは内部にレーザ源を設置して、レーザをゲッタに照射することによって蒸発することも可能である。本発明では空洞およびゲッタが超小型に形成されているためにレーザを少ない面積に照射することによって内部真空度を向上可能である。

（実施形態２）
本発明の第２の実施形態では、赤外線センサおよび可視光センサを備えたイメージセンサに適用した場合について述べる。赤外線センサおよび可視光センサを備えたイメージセンサは、例えば特開2003−17672に開示されている。図４に示すように、本実施形態にお
ける電子デバイスは、シリコン基板部と、その表面上にアレイ状に配置された赤外線検出部２１と、可視光検出部２２と、読み出し回路部２３と、微小な空洞部分であるマイクロ真空パッケージ部２４からなる。ただし、図４は各部の関係を模式的に示したものであり、実際のデバイスを効率よく設計する場合には各部の配置に工夫が必要である。すなわち、一般的に赤外線検出部はある一定の感度を得るために５０um程度の大きさに設計する必要があるため、赤外線検出部２１が可視光検出部２２よりも大きくなるので、これらを効率よく並べて多画素化するためには各検出部の配置を工夫する必要がある。図４には示すように、赤外線検出部２１は、赤外線吸収部２５と、発熱部２６と、発熱部支持部２７からなる。図５はマイクロ真空パッケージ部２４の断面を示した図である。赤外線検出部分では発熱部２６の下に薄膜蒸発型ゲッタ部２８を備えている。発熱部２６は、抵抗変化材料によって形成された抵抗体であり、本実施形態ではジュール熱によって発熱する機能を有する。発熱によって薄膜蒸発型ゲッタ部２８は蒸発し空洞内のガスを吸着する。従って、先のフィールドエミッタの実施例と同様に、空洞内の圧力を下げることができる。

発熱部２６は例えばシリコンなどの半導体、TiO（チタニア）やVOｘ（酸化バナジウム
）などの金属酸化物、Ti（チタン）やPt(白金)などの金属もしくはそれらのSi化合物などで構成される。これらは抵抗変化係数が大きい材料として知られている。またこれらの材料にB、As、Sr、Cuなどの不純物を混入した材料でもよい。例えばBを混入したポリシリコンやSrなどを混入したTiOなどであって、これらの混入により抵抗値を適当な値に調節す
ることが可能である。発熱部の形状は１ｍｍ以下の大きさであり、典型的には上部からみた形状は1辺が５０umの大きさの正方形の中をつづら状に折り返された形状であり、基板
表面から１umの位置に支持されている。１ｍｍ以上の大きさになれば、発熱部の歪みの問題から基板表面からの距離も大きくする必要があり、基板表面方向と垂直方向の両面において、デバイスの小型化に不具合が生じる。

赤外線検出部２１に、赤外線が入射すると赤外線吸収部２５で吸収される。赤外線吸収部２５は例えばSiO₂などで構成される。赤外線吸収部２５で赤外線が吸収されるとその温度が上昇し、それに伴い発熱部２６も温度上昇する。発熱部２６は抵抗変化材料によって形成された抵抗体であり、温度上昇を抵抗変化によって検出する機能もあわせもつ。基板および発熱部２６との間の熱コンダクタンスは例えば3×１０−７W/Kでありこの値が小さいほど赤外線入射時の温度上昇が大きくなり検出感度が向上する。上記の小型の発熱部支持部２７は例えばMEMS（MicroElectroMechanical Systems）の技術を用いて製造可能で
ある。可視光検出部２２は例えばフォトダイオードなどによって構成されて可視光の入射量を検出する。赤外線検出部２１と可視光検出部２２それぞれによって検出された赤外線入射量と可視光線入射量は読み出し回路２３によって順次読み出され、赤外線イメージと可視光イメージを得る。これらの読み出しの方法は例えば特開平１１−３２６０３７号公報に詳しく記載されている。マイクロ真空パッケージ部２４は、赤外線検出部２１を囲む形の空洞壁部２８および基板で空洞内部を気密にたもつように形成される。空洞内部の真空度が高いほど発熱部２６と外部との間の熱コンダクタンスが低減し、赤外線検出感度が向上する。感度を向上するためには内部真空度は１０Pa以下にすることが望ましく、内部圧力は例えば５０ｍTorr（＝６．７Pa）に設定される。形状は例えば表面から見た場合は1辺約１０0umの正方形であり、空洞部の高さは例えば３um以上1mm以下に形成される。

以上のように本実施形態の方法によれば、以下の効果がある。

またチタンは加熱して蒸発すると空洞壁部の一部に付着して表面積が大きくなるために、効率的なガス吸着を持続することができる。このために、超小型の真空パッケージにおいて高真空を長時間保持可能である。

また、デバイス使用後でも定期的に通電してゲッタを蒸発することによって内部真空度の維持および向上が可能である。

また、チタンに代表される蒸発型ゲッタはガス吸着能力が高く内部を１０Pa以下の高真空にすることができる。またPVDで製膜することによって真空封止を行うなどの工夫をす
れば、内部真空度を０．１Pa以下にすることが可能である。このように超小型の真空パッケージの内部圧力を１０Pa以下もしくは０．１Pa以下に保つことが可能である。

以上から、本発明の方法を用いることによって、ディスプレイや高速スイッチに応用が期待されている電界放出素子（フィールドエミッタ）をMOS回路と同一チップ上に集積し
たような構成や、赤外線と可視光線を同時撮像可能なイメージセンサを、低コスト小型に形成することが可能となる。

以上のように本発明の方法によれば、以下の効果がある。

チタンに代表される蒸発型ゲッタはガス吸着能力が高く内部を１０Pa以下の高真空にすることができる。またPVDで製膜することによって真空封止を行うなどの工夫をすれば、
内部真空度を０．１Pa以下にすることが可能である。このように超小型の真空パッケージの内部圧力を１０Pa以下もしくは０．１Pa以下に保つことが可能である。

本発明の第1の実施形態の構成例を示す図本発明の第1の実施形態の断面図本発明の第1の実施形態における製造方法の例を示す図本発明の第2の実施形態の構成例を示す図本発明の第2の実施形態におけるマイクロ真空パッケージ部の構成例を示す図従来方法の構成例を示す図

符号の説明

１シリコン基板
２電界放出部
３ＭＯＳ回路部
４配線部
５空洞
６空洞璧部
７薄膜蒸発型ゲッタ部

Claims

基板と、
前記基板上部に配置されており、上面部と壁部とで構成され、内部に空洞を有し、外部との気体の出入りを遮断する空洞壁部と、
前記空洞壁部の空洞内に配置されている薄膜であるゲッタ部とを備え、
前記ゲッタ部は、加熱されることにより蒸発して、前記空洞壁部内部に存在する気体を吸着する電子デバイスの製造方法であって、
前記基板上部の一部を覆うように下部犠牲層を形成する工程と、
前記下部犠牲層上部の一部に、前記ゲッタ部を形成する工程と、
前記下部犠牲層上部と、前記ゲッタ部上部とを覆うように、上部犠牲層を形成する工程と、
前記上部犠牲層上部に、前記空洞壁部の上面部の一部を構成する薄膜を形成する工程と、
前記薄膜に開口部を形成する工程と、
前記開口部を介して、前記上部犠牲層の少なくとも一部と前記下部犠牲層の少なくとも一部とを除去することにより、前記空洞を形成するとともに、前記上部犠牲層と前記下部犠牲層とにより構成される前記壁部を形成する工程と、
前記開口部を覆うように、前記空洞壁部の上面部の一部を構成する薄膜を形成することで、前記空洞壁部を形成する工程とを含む電子デバイスの製造方法。
基板と、
前記基板上部に形成されたフィールドエミッタ部と、
前記基板と前記フィールドエミッタ部との上部に配置されており、上面部と壁部とで構成され、内部に空洞を有し、外部との気体の出入りを遮断する空洞壁部と、
前記空洞壁部の空洞内に配置されている薄膜であるゲッタ部とを備え、
前記ゲッタ部は、加熱されることにより蒸発して、前記空洞壁部内部に存在する気体を吸着する電子デバイスの製造方法であって、
前記基板上部の一部にフィールドエミッタ部を形成する工程と、
前記基板上部の一部と、前記フィールドエミッタ部上部の一部とを覆うように下部犠牲層を形成する工程と、
前記下部犠牲層上部の一部に、前記ゲッタ部を形成する工程と、
前記下部犠牲層上部と、前記ゲッタ部上部とを覆うように、上部犠牲層を形成する工程と、
前記上部犠牲層上部に、前記空洞壁部の上面部の一部を構成する薄膜を形成する工程と、
前記薄膜に開口部を形成する工程と、
前記開口部を介して、前記上部犠牲層の少なくとも一部と前記下部犠牲層の少なくとも一部とを除去することにより、前記空洞を形成するとともに、前記上部犠牲層と前記下部犠牲層とにより構成される前記壁部を形成する工程と、
前記開口部を覆うように、前記空洞壁部の上面部の一部を構成する薄膜を形成することで、前記空洞壁部を形成する工程とを含む電子デバイスの製造方法。
基板と、
前記基板上部に配置されており、上面部と壁部とで構成され、内部に空洞を有し、外部との気体の出入りを遮断する空洞壁部と、
前記空洞壁部の空洞内に配置されている薄膜であるゲッタ部とを備え、
前記ゲッタ部は、加熱されることにより蒸発して、前記空洞壁部の内部に存在する気体を吸着する電子デバイスの製造方法であって、
前記基板上部の一部を覆うように下部犠牲層を形成する工程と、
前記下部犠牲層上部の一部に、前記ゲッタ部を形成する工程と、
前記下部犠牲層の少なくとも一部を除去することにより、前記ゲッタ部と前記基板との間に、前記空洞の一部を形成する工程と、
前記基板上にキャップ体を接合もしくは接着して、前記空洞を形成するとともに、前記キャップ体により構成される上面部と壁部とを形成することにより、前記空洞壁部を形成する工程とを含む電子デバイスの製造方法。
基板と、
前記基板上部に形成されたフィールドエミッタ部と、
前記基板と前記フィールドエミッタ部との上部に配置されており、上面部と壁部とで構成され、内部に空洞を有し、外部との気体の出入りを遮断する空洞壁部と、
前記空洞壁部の空洞内に配置されている薄膜であるゲッタ部とを備え、
前記ゲッタ部は、加熱されることにより蒸発して、前記空洞壁部の内部に存在する気体を吸着する電子デバイスの製造方法であって、
前記基板上部の一部にフィールドエミッタ部を形成する工程と、
前記基板上部の一部と、前記フィールドエミッタ部上部の一部とを覆うように下部犠牲層を形成する工程と、
前記下部犠牲層上部の一部に、前記ゲッタ部を形成する工程と、
前記下部犠牲層の少なくとも一部を除去することにより、前記ゲッタ部と前記基板との間に、前記空洞の一部を形成する工程と、
前記基板上にキャップ体を接合もしくは接着して、前記空洞を形成するとともに、前記キャップ体により構成される上面部と壁部とを形成することにより、前記空洞壁部を形成する工程とを含む電子デバイスの製造方法。
請求項１から４のいずれかに記載の電子デバイスの製造方法であって、
前記ゲッタ部を加熱して蒸発させることにより、前記空洞部内部の真空度を向上させる真空度向上工程を含む、
電子デバイスの製造方法。
請求項５に記載の電子デバイスの製造方法であって、
前記真空度向上工程において、レーザを前記ゲッタ部に照射することにより加熱を行うことを特徴とする
電子デバイスの製造方法。
請求項５に記載の電子デバイスの製造方法であって、
前記真空度向上工程において、前記ゲッタ部に電流を流してジュール熱を発生させることにより加熱を行うことを特徴とする
電子デバイスの製造方法。