JP2005176416A - 高電圧パルス発生回路 - Google Patents

Abstract

【課題】負荷が電気的に開放状態になった場合でも、スイッチが破壊するということがなく、信頼性の向上及びサイズの小型化を図る。
【解決手段】高電圧パルス発生回路１０は、直流電源１２と、該直流電源１２の両端に直列接続されたトランス１４とスイッチ１６とを有し、トランス１４の２次巻線１８の両端から出力が取り出されるようになっている。２次巻線１８の両端には負荷２０が接続される。さらに、高電圧パルス発生回路１０は、スイッチ１６に対して並列に接続されたスナバ回路３４と、該スナバ回路３４に並列に接続され、スイッチ１６に加わる過電圧を検出する過電圧検出回路３６と、該過電圧検出回路３６の後段に接続され、前記過電圧検出回路３６での過電圧の検出に基づいて少なくともスイッチのオン動作を制御する制御回路３８とを有する。
【選択図】図１

Description

本発明は、簡単な回路構成にて、低い電圧の直流電源部からトランスの１次巻線に蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給できる高電圧パルス発生回路に関する。

最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるために高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。

従来の高電圧パルス発生回路１００は、図６に示すように、直流電源１０２と、該直流電源の両端子間に直列に接続された１つのインダクタ１０４及び１つのスイッチ１０６を有する。スイッチ１０６の両端には負荷１０８が接続され、該負荷１０８としては例えば放電ギャップ１１０が使用される。

ここで、高電圧パルス発生回路１００の回路動作を説明すると、まず、スイッチ１０６をオンにすることによって、インダクタ１０４に直流電源１０２の電源電圧Ｖとほぼ同じ電圧が印加され、インダクタ１０４のインダクタンスをＬとすると、インダクタ１０４の電流Ｉは勾配（Ｖ／Ｌ）で時間の経過に伴って直線状に増加する。

そして、所望の電磁エネルギーが得られた時点でスイッチ１０６をオフにすると、スイッチ１０６の経路が開放状態となるため、インダクタ１０４に流れていた電流Ｉは遮断され、インダクタ１０４は残留電磁エネルギによって逆誘起電圧を発生させる。これにより、電流がインダクタ１０４を介して放電ギャップ１１０に転流し、このとき、放電ギャップ１１０の両端に大きなパルス電圧が発生し、放電ギャップ１１０にて放電が発生することになる。

この高電圧パルス発生回路１００によれば、以下の効果を得ることができる。

（１）低電圧の直流電源１０２から簡単に高電圧パルスを発生できる。

（２）インダクタンスの特性を利用することから、立ち上がりの急峻なパルス電圧を発生させることができる。

（３）部品点数を少なくすることができる。

特開２００２−３５９９７９号公報

しかしながら、図６に示すような高電圧パルス発生回路１００においては、スイッチ１０６に加わる電圧は負荷１０８に大きく依存することから、負荷１０８が開放状態にあると、スイッチ１０６をオフにした際に、該スイッチ１０６が破壊するような高電圧（過電圧）が加わるおそれがある。この原因としては、負荷１０８の破壊（電気的に開放状態になる）、負荷１０８への配線の異常（断線等）、負荷１０８への配線ミス（人為的ミス）等が挙げられる。

そこで、スイッチ１０６に並列にスナバ回路を接続することが考えられる。また、繰り返しパルス数が数ｐｐｓ程度の低い場合の過電圧の印加であれば、電力容量等を考慮する必要はないが、パルス数が数百ｐｐｓ以上の過電圧の印加となってくると、エネルギを吸収するために、電力的に大容量のスナバ回路が必要となる。

スナバ回路としては、例えば図７に示すスナバ回路１１２や図８に示すスナバ回路１１４が用いられる。図７に示すスナバ回路１１２は、スイッチ１０６に対して並列に接続されたダイオード１１６とコンデンサ１１８の直列回路１２０と、該直列回路１２０のダイオード１１６に対して並列に接続された抵抗１２２とを有する。

このスナバ回路１１２において、コンデンサ１１８に充電されたエネルギは、スイッチ１０６がオンしているときに放電し、通常、０Ｖになるまで放電する。従って、コンデンサ１１８は、常に０Ｖから充電が開始されることになる。そのため、出力電圧波形がなまり、コンデンサ１１８を充電するために余計なエネルギが必要となる。また、コンデンサ１１８の充電エネルギが抵抗１２２で消費されるため、電力容量の大きな抵抗値が必要となる。つまり、このスナバ回路１１２においては、急峻な立ち上がりが要求されるパルス電源の場合には、パルス電圧の立ち上がりがなまるという問題が出てくる。

一方、図８に示す電圧クランプ型のスナバ回路１１４は、スイッチ１０６に対して並列に接続されたダイオード１１６とコンデンサ１１８の直列回路１２０と、該直列回路１２０のコンデンサ１１８に対して並列に接続されたツェナーダイオード１２４とを有する。もちろん、ツェナーダイオード１２４の代わりに定電圧源を接続してもよい。

このスナバ回路１１４は、通常動作時において、コンデンサ１１８が充電されていれば、その電圧まではコンデンサ１１８に電流は流れない。つまり、コンデンサ１１８を常に充電がする必要がなく、高いｄｖ/ｄｔのパルス電圧の発生を実現できる。しかも、コンデンサ１１８を充電するための余計なエネルギが不要であるという利点もある。

ただし、異常動作時においては、スイッチ１０６にかかる電圧を所定電圧（ツェナー電圧）にクランプするが、そのエネルギを受け止めるために大きな電力容量が必要になる。

このように、スナバ回路１１２及び１１４を構成する回路素子として、電力容量が大きい回路素子を使用する必要がある。

例えば図８に示す電圧クランプ型のスナバ回路１１４を用いた場合には、パルス電圧の立ち上がりは変わらないが、回路素子としてツェナーダイオード、アレスタ等のサージアブゾーバを用いた場合、やはり、電力容量が大きいサージアブゾーバが必要となり、回路の大型化を招く。

つまり、スナバ回路を接続する場合は、インダクタ１０４に蓄積されたエネルギーを受け止めるだけの回路素子（電力容量が大きい回路素子）が必要であり、高電圧パルス発生回路１００のサイズの大型化、高価格化を招くという問題がある。

本発明はこのような課題を考慮してなされたものであり、負荷の異常状態、又は人為的なミスによって負荷が電気的に開放状態になった場合でも、スイッチが破壊するということがなく、信頼性の高い高電圧パルス発生回路を提供することを目的とする。

また、本発明の他の目的は、スナバ回路を構成する回路素子として電力容量等を考慮する必要がなく、安価でサイズの小型化を図ることができる高電圧パルス発生回路を提供することにある。

本発明に係る高電圧パルス発生回路は、直流電源の両端に直列接続されたトランス及びスイッチを有し、前記トランスの２次巻線の両端から出力が取り出される高電圧パルス発生回路であって、前記スイッチの両端又は前記トランスの両端に直列に接続されたスナバダイオードとスナバコンデンサと、スナバコンデンサに並列に接続されたサージアブゾーバからなる電圧クランプ型のスナバ回路と、前記スナバコンデンサもしくは前記サージアブゾーバの両端から過電圧を検出する過電圧検出回路を有し、前記過電圧の検出に基づいて少なくとも前記スイッチのオン動作を制御する制御回路を備えていることを特徴とする。なお、前記スイッチとして自己消弧型あるいは転流消弧形のデバイスを用いることができる。

この場合、前記過電圧検出回路は、前記過電圧の検出に基づいて検出信号を出力し、前記制御回路は、前記検出信号の入力に基づいて前記スイッチのオン動作を停止するようにしてもよい。

これにより、例えば負荷の異常状態や人為的なミスによって、負荷が電気的に開放状態になった場合、インダクタンスに蓄積されていたエネルギーがスナバコンデンサとサージアブソーバで吸収されることになる。つまり、インダクタンスに蓄積されていたエネルギーに基づく電流がスナバコンデンサの経路に転流し、さらに、スナバコンデンサが過大に充電される場合には、サージアブゾーバによって電圧が所定電圧にクランプされる。この場合、サージアブゾーバにはツェナーダイオード等の半導体型のサージアブゾーバやバリスタ、アレスタ等の過電圧抑制が可能な素子のことを指す。そして、前記過電圧検出回路での前記コンデンサの両端電圧に基づく過電圧の検出は、コンデンサの両端電圧を直接モニタして過電圧を検出するようにしてもよいし、コンデンサの両端電圧を例えば抵抗分圧して過電圧を検出するようにしてもよい。また、前記過電圧検出回路の出力段に、前記コンデンサの両端電圧を一定時間ラッチするためのコンデンサを接続してもよい。

前記過電圧検出回路によって過電圧が検出され、制御回路を通じてスイッチのオン動作が停止することになる。つまり、過電圧が検出された後においては、スイッチのオン動作が停止することから、その後、スイッチに対して過電圧が加わるということがなくなる。従って、本発明においては、高電圧パルス発生回路の信頼性の向上を図ることができる。

また、高電圧パルス発生回路にスナバ回路を接続して、前記過電圧検出回路において、前記スナバ回路に加わる過電圧を検出する場合、該スナバ回路に対する過電圧の繰り返し印加を考慮する必要がなくなることから、電力容量の小さい回路素子を用いることが可能となる。これは、高信頼性を有する高電圧パルス発生回路の小型化、低価格化につながる。なお、高電圧パルス発生回路にスナバ回路を接続する場合、前記スイッチに並列にスナバ回路を接続してもよいし、前記トランスの１次巻線に並列にスナバ回路を接続するようにしてもよい。

また、本発明においては、前記スイッチを所定のスイッチング周波数でオン／オフ制御するスイッチング制御回路を有する場合に、前記過電圧検出回路は、前記過電圧の検出に基づいて検出信号を出力し、前記制御回路は、前記検出信号の入力に基づいて前記スイッチング制御回路の前記スイッチング周波数を低く設定するようにしてもよい。

これにより、スイッチに過電圧が加わったとき、過電圧検出回路によって過電圧が検出され、制御回路を通じて前記スイッチング制御回路の前記スイッチング周波数が低く設定される。つまり、過電圧が検出された後においては、スイッチのオン動作の頻度が少なくなり、オン動作から次のオン動作までの間隔が長くなることから、スイッチに対して過電圧が加わる回数が少なくなる。この場合も、高電圧パルス発生回路の信頼性の向上並びに小型化を図ることができる。

以上説明したように、本発明に係る高電圧パルス発生回路によれば、負荷の異常状態、又は人為的なミスによって負荷が電気的に開放状態になった場合でも、スイッチが破壊するということがなく、信頼性の向上を図ることができる。また、スナバ回路を接続する場合に、該スナバ回路を構成する回路素子として電力容量等を考慮する必要がなく、サイズの小型化、低価格化を図ることができる。

以下、本発明に係る高電圧パルス発生回路の実施の形態例について図１〜図５を参照しながら説明する。

本実施の形態に係る高電圧パルス発生回路１０は、図１に示すように、直流電源１２（電源電圧＝Ｖ）と、該直流電源１２の両端に直列接続されたトランス１４と１つのスイッチ１６とを有し、トランス１４の２次巻線１８の両端から出力が取り出されるようになっている。２次巻線１８の両端には負荷２０が接続される。負荷としては、例えば抵抗負荷や容量性負荷（放電ギャップ等）が用いられる。

また、スイッチ１６は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、アバランシェ形ダイオード２２が逆並列で内蔵された例えばｎチャネル型の電力用金属酸化半導体電界効果トランジスタ（以下、パワーＭＯＳＦＥＴと記す）２４を使用している。このパワーＭＯＳＦＥＴ２４のゲート端子には、該パワーＭＯＳＦＥＴ２４のオン及びオフを制御するゲート駆動回路２６が抵抗２８を介して接続されている。ゲート駆動回路２６としては、入力信号を増幅する各種増幅器やインバータ等を用いることができる。

ここで、本実施の形態に係る高電圧パルス発生回路１０の回路動作、特に、２次巻線１８の両端に接続される負荷２０として放電ギャップ３０を用いた場合の回路動作について、図１の回路図と図２Ａ及び図２Ｂの動作波形図とを参照しながら説明する。

まず、時点ｔ０において、ゲート駆動回路２６からパワーＭＯＳＦＥＴ２４のゲート−ソース間に例えば高レベルのスイッチング制御信号Ｓｃ（図３Ｂ参照）が供給され、パワーＭＯＳＦＥＴ２４がオフからオンになる。

時点ｔ０でパワーＭＯＳＦＥＴ２４がターンオンすると、トランス１４に直流電源１２の電源電圧Ｖとほぼ同じ電圧が印加され、トランス１４の１次インダクタンスをＬとしたとき、図２Ｂに示すように、トランス１４の１次巻線３２に流れる電流Ｉｉは勾配（Ｖ／Ｌ）で時間の経過に伴って直線状に増加する。

そして、パワーＭＯＳＦＥＴ２４がオンとなっている期間Ｔｏｎにおいて、２次巻線１８の両端には、一定の負極性の電圧が出力される。直流電源１２の電源電圧をＶ、トランス１４の巻数比（２次巻線１８の巻線数ｎ２／１次巻線２２の巻線数ｎ１）をｎとしたとき、２次巻線１８の両端に現れる出力電圧Ｖｏｕｔのレベルは−ｎＶである。

１次巻線３２を流れる電流Ｉｉは、時点ｔ１で電流がＩｐ（＝ＥＴｏｎ／Ｌ）となり、所望の電磁エネルギ（＝ＬＩｐ²／２）が得られると、ゲート駆動回路２６を通じて低レベルのスイッチング制御信号Ｓｃ（図３Ｂ参照）が供給され、これにより、パワーＭＯＳＦＥＴ２４がターンオフする。

時点ｔ１において、パワーＭＯＳＦＥＴ２４がターンオフすると、スイッチ１６が開放状態となるため、トランス１４の１次巻線３２に流れていた電流Ｉｉは遮断され、トランス１４に発生する誘導起電力によって出力電圧Ｖｏｕｔが急峻に上昇し、正電圧値をピークとした狭いパルス幅のパルスＰｏｕｔが出力される。従って、理想的には出力電圧Ｖｏｕｔのピーク値、すなわち、正極性のパルスＰｏｕｔのピーク値Ｖｐは、トランス１４の巻数比をｎ、トランス１４の１次インダクタンスをＬ、トランス１４の１次巻線３２を流れる電流Ｉｉの遮断速度を（ｄｉ／ｄｔ）としたとき、ｎＬ（ｄｉ／ｄｔ）である。しかし、実際には、電流Ｉｉは、ピークの時点ｔ１（パワーＭＯＳＦＥＴ２４がターンオフとなった時点）を過ぎると、負荷２０のもつ静電容量とスイッチ１６のもつ寄生容量成分を充電しながら徐々に減衰し、パワーＭＯＳＦＥＴ２４がオフとなっている期間Ｔｏｆｆにおける時点ｔ２で基準レベル（０Ａ）になる。このとき、出力電圧Ｖｏｕｔが最大となる。また、負荷２０が放電負荷の場合、放電が始まるとトランスの２次側で電圧が低下もしくはクランプされるため、出力電圧Ｖｏｕｔは負荷２０が開放された場合に比べ低くなる。

時点ｔ２で負荷２０で消費できていないエネルギーが残存していれば（２次巻線１８からのエネルギー移動を含む）、このエネルギーによる電流は、１次巻線３２→直流電源１２→パワーＭＯＳＦＥＴ２４のダイオード２２→１次巻線３２の経路で流れる。この電流の流れは回生動作となり、１次巻線３２に残存しているエネルギーが回生され、運転効率の向上に大きく寄与する。

そして、本実施の形態に係る高電圧パルス発生回路１０は、図１に示すように、スイッチ１６を構成するパワーＭＯＳＦＥＴ２４に対して並列に接続されたスナバ回路３４と、該スナバ回路３４に並列に接続された過電圧検出回路３６と、該過電圧検出回路３６の後段に接続された制御回路３８とを有する。

スナバ回路３４は、スイッチ１６に対して並列に接続されたダイオード４０とコンデンサ４２の直列回路４４と、該直列回路４４のコンデンサ４２に対して並列に接続されたサージアブゾーバ４６とを有する。ダイオード４０は、アノードがパワーＭＯＳＦＥＴ２４のドレインに接続され、カソードがパワーＭＯＳＦＥＴ２４のソースに接続されている。なお、ダイオード４０の代わりに抵抗を接続してもよい。また、該直列回路４４のコンデンサ４２に対して並列に接続されたサージアブゾーバ４６は、ツェナーダイオード等の半導体型のサージアブゾーバやバリスタ、アレスタ等の過電圧抑制可能な素子のことを指す。

過電圧検出回路３６は、コンデンサ４２に過電圧が印加された時点で検出信号Ｓｋを出力する回路であり、基本的には、サージアブゾーバ４６に対して並列に接続された２つの抵抗（第１及び第２の抵抗４８及び５０）の直列回路５２と、第２の抵抗５０の後段に接続された例えばＣＭＯＳ等によるインバータ５４とを有する。もちろん、直列回路５２とインバータ５４間にダイオード５６、ツェナーダイオード５８、抵抗６０等からなる保護回路６２を接続してもよい。また、第２の抵抗５０に対して並列にコンデンサ６４を接続するようにしてローパスフィルタを構成しノイズに強い回路構成にしてもよい。また、このコンデンサの接続方法は、該第２の抵抗５０の両端電圧を一定時間保持するためのラッチ回路として機能させることも可能である。なお、以下の説明では、第２の抵抗５０に対して並列にコンデンサ６４を接続した場合を主体にして説明するが、もちろん、該コンデンサ６４を接続しなくてもよい。

インバータ５４は、コンデンサ６４の両端電圧Ｖｒが予め設定された規定電圧Ｖａ（図３Ｅ参照）以下の場合に、高レベルの電圧を出力し、コンデンサ６４の両端電圧Ｖｒが前記規定電圧Ｖａを超えた場合に、低レベルの電圧を出力する。つまり、このインバータ５４からは、コンデンサ６４の両端電圧Ｖｒに応じて高レベルや低レベルに変化するパルス信号Ｓｉが出力され、特に、低レベルの電圧の出力期間が検出信号Ｓｋの出力期間に相当する。

ここで、前記規定電圧Ｖａの設定について説明すると、まず、負荷２０が正常状態であって、人為的ミスもない場合における高電圧パルス発生回路１０の回路動作（通常動作）において、スナバ回路３４のコンデンサ４２にかかる最大電圧をしきい値レベルＶｔｈ（図３Ｄ参照）とする。そして、コンデンサ４２の両端電圧Ｖｃが前記しきい値レベルＶｔｈである場合のコンデンサ６４の両端電圧Ｖｒを規定電圧Ｖａとする。

制御回路３８は、前記過電圧検出回路３６からのパルス信号Ｓｉ（検出信号Ｓｋを含む）と、パワーＭＯＳＦＥＴ２４のオン／オフ制御を指示するためのスイッチング指令信号（パルス信号）Ｓｔが入力される例えばＡＮＤ回路６６を有する。このＡＮＤ回路６６は、ＮＡＮＤ回路とインバータを組み合わせて構成することもできる。

次に、過電圧検出回路３６及び制御回路３８の回路動作について図３Ａ〜図４Ｆを参照しながら説明する。

まず、トランス１４の２次巻線１８の両端に負荷２０が正常に接続されている場合の動作（通常動作）について図３Ａ〜図３Ｆを参照しながら説明する。パワーＭＯＳＦＥＴ２４において１回目のターンオフが行われると、該パワーＭＯＳＦＥＴ２４には、図３Ｃに示すように、負荷２０に印加される出力電圧Ｖｏｕｔ（図２Ａ参照）に応じた電圧Ｖｓが印加されることになる。特に、負荷２０が放電負荷の場合には、負荷インピーダンスが急激に低下し、出力電圧Ｖｏｕｔの低下や出力電圧Ｖｏｕｔがクランプされて負荷２０が開放した状態に比べてより低い出力電圧になる場合が多い。そして、この通常動作においては、パワーＭＯＳＦＥＴ２４での数回のオン動作及びオフ動作が繰り返されることで、コンデンサ４２への充電が行われ、最終的にコンデンサ４２の両端電圧Ｖｃは、図３Ｄに示すように、実際にパワーＭＯＳＦＥＴ２４にかかる電圧Ｖｓとほぼ同じ電圧、つまり、通常動作における最大電圧（しきい値レベル）Ｖｔｈとなる。この段階以降、コンデンサ４２の両端電圧Ｖｃは、そのまま保持される。

この通常動作では、コンデンサ４２の両端電圧Ｖｃがしきい値レベルＶｔｈで保持されることから、過電圧検出回路３６におけるコンデンサ６４の両端電圧Ｖｒは規定電圧Ｖａ以下となり（図３Ｅ参照）、インバータ５４からは高レベルの電圧が出力される（図３Ｆ参照）。従って、制御回路３８からは、スイッチング指令信号Ｓｔの波形（図３Ａ参照）とほぼ同じ波形の信号が出力され、結果的に、パワーＭＯＳＦＥＴ２４のゲートに対して、前記スイッチング指令信号Ｓｔとほぼ同じ波形のスイッチング制御信号Ｓｃ（図３Ｂ参照）が供給されることになる。

次に、負荷２０が電気的に開放状態である場合の動作（異常動作）について図４Ａ〜図４Ｆを参照しながら説明する。負荷２０が電気的に開放状態にあると、パワーＭＯＳＦＥＴ２４がターンオフした時点以降において、トランス１４のインダクタンスに蓄積されていたエネルギーによる電流がコンデンサ４２の経路に転流することとなる。この電流の転流によって、図４Ｄに示すように、コンデンサ４２の両端電圧Ｖｃが上昇し、前記しきい値レベルＶｔｈを超えることになる。そして、コンデンサ４２がさらに過大に充電される場合には、サージアブゾーバ４６によって、スイッチ１６への印加電圧Ｖｓとコンデンサ４２の両端電圧Ｖｃが所定電圧（ツェナー電圧）Ｖｂにクランプされ、これ以降の電圧上昇は抑えられる（図４Ｃ及び図４Ｄ参照）。

この異常動作では、コンデンサ４２の両端電圧Ｖｃがしきい値レベルＶｔｈを超えることから、過電圧検出回路３６におけるコンデンサ６４の両端電圧Ｖｒは規定電圧Ｖａを超えることになり（図４Ｅ参照）、インバータ５４からは低レベルの電圧、すなわち、検出信号Ｓｋが出力される（図４Ｆ参照）。従って、制御回路３８からは、スイッチング指令信号Ｓｔの波形（図４Ａ参照）に関係なく、低レベルの信号が出力され、パワーＭＯＳＦＥＴ２４のゲートには、低レベルのスイッチング制御信号Ｓｃが供給される（図４Ｂ参照）。つまり、パワーＭＯＳＦＥＴ２４のオン動作が停止され、オフ動作が維持されることになる。

この停止期間Ｔｔ中に、コンデンサ４２が放電し、コンデンサ４２の両端電圧Ｖｃがしきい値レベルＶｔｈよりも低下し（図４Ｄ参照）、それに応じて第２の抵抗５０の両端電圧も低下し、コンデンサ６４の両端電圧も徐々に低下していくことになる（図４Ｅ参照）。

第２の抵抗５０に対して並列にコンデンサ６４を接続していない場合は、コンデンサ４２の両端電圧Ｖｃの低下がそのまま反映された電圧が後段のインバータ５４に供給されることになるが、本実施の形態のように、第２の抵抗５０に対してコンデンサ６４を接続することで、第２の抵抗５０の両端電圧の低下がコンデンサ６４の容量値によって決定される時間だけ遅延されてインバータ５４に入力されることになる。すなわち、前記停止期間Ｔｔはコンデンサ６４の容量値によって決定されることとなり、コンデンサ６４の容量値を任意に設定することで、停止期間Ｔｔを自由に設定できる。

従って、前記停止期間Ｔｔが経過した後は、インバータ５４から高レベルの電圧が出力され、制御回路３８からは、スイッチング指令信号Ｓｔの波形とほぼ同じ波形の信号が出力される。この停止期間Ｔｔが経過する前に、負荷２０の接続が正常に行われれば、停止期間Ｔｔの経過後に通常動作（図４Ａ〜図４Ｆ参照）に入ることとなる。

一方、前記停止期間Ｔｔが経過しても、負荷２０が未だ電気的に開放状態であれば、パワーＭＯＳＦＥＴ２４がターンオフした時点で再びコンデンサ４２の両端電圧Ｖｃがしきい値レベルＶｔｈを超え（図４Ｄ参照）、これに伴って第２の抵抗５０の両端電圧Ｖｒも規定電圧Ｖａを超えることから（図４Ｅ参照）、再度停止期間Ｔｔに入る。つまり、この停止期間Ｔｔによって、オン動作のための期間が間引きされた形となり、スイッチング制御信号Ｓｃによるオン／オフ制御のスイッチング周波数が低く抑えられることになる。

もちろん、インバータ５４の後段にアラーム回路を接続し、出力が低レベルとなった時点、すなわち、検出信号Ｓｋが出力された時点で、アラーム回路を通じてアラームを出力させ、使用者に負荷の異常を知らせるようにしてもよい。アラームとしては、光や音によるものを含む。この場合、例えば使用者によってスイッチング指令信号Ｓｔの供給が停止され、負荷２０が正常に接続された段階で、再び使用者によってスイッチング指令信号Ｓｔの供給が再開されるというプロセスを踏むようにしてもよい。

このように、実施の形態に係る高電圧パルス発生回路１０においては、スナバ回路３４に加わる過電圧を検出する過電圧検出回路３６と、該過電圧検出回路３６での過電圧の検出に基づいてパワーＭＯＳＦＥＴ２４のオン動作を停止あるいはスイッチング周波数を低下させる制御回路３８とを設けるようにしたので、例えば負荷２０の異常状態や人為的なミスによって負荷２０が電気的に開放状態になった場合、スイッチ１６には一旦過電圧が加わることになるが、このとき、過電圧検出回路３６によって過電圧が検出され、制御回路３８を通じてスイッチ１６のオン動作が停止することになる。つまり、過電圧が検出された後においては、スイッチ１６のオン動作が停止することから、その後、スイッチ１６に対して過電圧が加わるということがなくなる。従って、この実施の形態においては、高電圧パルス発生回路１０の信頼性の向上を図ることができる。

また、スナバ回路３４に対する過電圧の繰り返し印加を考慮する必要がなくなることから、スナバ回路３４を構成する回路素子として、電力容量の小さい回路素子を用いることが可能となる。これは、高信頼性を有する高電圧パルス発生回路１０の小型化につながる。

ここで、スナバ回路３４の電力容量について、過電圧検出回路３６と制御回路３８を設けない場合（比較例）と、本実施の形態とを比較して説明する。

まず、異常動作において、１回のパワーＭＯＳＦＥＴ２４のオフ動作によってスナバ回路３４に加わる電力をＰ（Ｊ）、スイッチング周波数をｆ（Ｈｚ）としたとき、比較例のスナバ回路３４に必要な電力容量Ｗ１は、
Ｗ１＝Ｐ×ｆ（Ｗ）
である。通常、スイッチング周波数は１０（Ｈｚ）以上である。

一方、本実施の形態では、コンデンサ４２での保持時間（＝停止期間Ｔｔ）を１秒間としたとき、スイッチング周波数は１（Ｈｚ）となるから、この実施の形態におけるスナバ回路３４の必要な電力容量Ｗ２は、
Ｗ２＝Ｐ×１（Ｗ）
である。

従って、本実施の形態に係る高電圧パルス発生回路１０のスナバ回路３４の電力容量は、比較例の電力容量の１／ｆで済む。

上述の例では、スイッチ１６に対して並列にスナバ回路３４を接続した場合を示したが、その他、図５の変形例に係る高電圧パルス発生回路１０ａのように、トランス１４の１次巻線３２に対して並列にスナバ回路３４を接続し、該スナバ回路３４の後段に過電圧検出回路３６と制御回路３８を接続するようにしてもよい。この場合、過電圧検出回路３６とスイッチ１６の信号の基準となる電位レベルが異なるため、絶縁アンプ等を利用して信号の絶縁を取ることが必要となる。例えば、コンデンサ６４の後段に接続されるインバータに絶縁アンプ等が介在されたインバータ６８を用いることが好ましい。当然、信号間にトランスや光信号を用いる等して信号の絶縁を行ってもよい。

この変形例においても、上述した実施の形態と同様に、過電圧が検出された後においてスイッチ１６のオン動作が停止することから、その後、スイッチ１６に対して過電圧が加わるということがなくなり、高電圧パルス発生回路１０ａの信頼性の向上を図ることができる。

また、スナバ回路３４に対する過電圧の繰り返し印加を考慮する必要がなくなることから、電力容量の小さい回路素子を用いることが可能となり、高電圧パルス発生回路１０の小型化を図ることができる。

なお、本発明に係る高電圧パルス発生回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

本実施の形態に係る高電圧パルス発生回路の構成を示す回路図である。 図２Ａ及び図２Ｂは本実施の形態に係る高電圧パルス発生回路の基本的な回路動作を示す波形図である。 図３Ａはスイッチング指令信号の出力波形を示す図であり、図３Ｂは通常動作におけるスイッチング制御信号の出力波形を示す図であり、図３Ｃは通常動作においてスイッチにかかる電圧波形を示す図であり、図３Ｄは通常動作におけるコンデンサの両端電圧波形を示す図であり、図３Ｅは通常動作における第２の抵抗の両端電圧波形を示す図であり、図３Ｆは通常動作における過電圧検出回路の出力信号波形を示す図である。 図４Ａはスイッチング指令信号の出力波形を示す図であり、図４Ｂは異常動作におけるスイッチング制御信号の出力波形を示す図であり、図４Ｃは異常動作においてスイッチにかかる電圧波形を示す図であり、図４Ｄは異常動作におけるコンデンサの両端電圧波形を示す図であり、図４Ｅは異常動作における第２の抵抗の両端電圧波形を示す図であり、図４Ｆは異常動作における過電圧検出回路の出力信号波形を示す図である。 変形例に係る高電圧パルス発生回路の構成を示す回路図である。 従来例に係る高電圧パルス発生回路の構成を示す回路図である。 一般的なスナバ回路の一例を示す回路図である。 電圧クランプ形のスナバ回路を示す回路図である。

符号の説明

１０、１０ａ…高電圧パルス発生回路 １２…直流電源
１４…トランス １６…スイッチ
１８…２次巻線 ２０…負荷
２６…ゲート駆動回路 ３２…１次巻線
３４…スナバ回路 ３６…過電圧検出回路
３８…制御回路 ４２、６４…コンデンサ
４６…サージアブゾーバ ５０…第２の抵抗

Claims (4)

1. 直流電源の両端に直列接続されたトランス及びスイッチを有し、前記トランスの２次巻線の両端から出力が取り出される高電圧パルス発生回路であって、
   前記スイッチの両端に直列に接続されたスナバダイオードとスナバコンデンサと、前記スナバコンデンサに並列に接続されたサージアブゾーバからなる電圧クランプ型のスナバ回路と、
   前記スナバコンデンサもしくは前記サージアブゾーバの両端から過電圧を検出する過電圧検出回路と、
   前記過電圧の検出に基づいて少なくとも前記スイッチのオン動作を制御する制御回路を備えていることを特徴とする高電圧パルス発生回路。
2. 直流電源の両端に直列接続されたトランス及びスイッチを有し、前記トランスの２次巻線の両端から出力が取り出される高電圧パルス発生回路であって、
   前記トランスの両端に直列に接続されたスナバダイオードとスナバコンデンサと、前記スナバコンデンサに並列に接続されたサージアブゾーバからなる電圧クランプ型のスナバ回路と、
   前記スナバコンデンサもしくは前記サージアブゾーバの両端から過電圧を検出する過電圧検出回路と、
   前記過電圧の検出に基づいて少なくとも前記スイッチのオン動作を制御する制御回路とを備えていることを特徴とする高電圧パルス発生回路。
3. 請求項１又は２記載の高電圧パルス発生回路において、
   前記スイッチを所定のスイッチング周波数でオン／オフ制御するスイッチング制御回路を有する場合に、
   前記過電圧検出回路は、前記過電圧の検出に基づいて検出信号を出力し、
   前記制御回路は、前記検出信号の入力に基づいて前記スイッチング制御回路の前記スイッチング周波数を低く設定することを特徴とする高電圧パルス発生回路。
4. 請求項１〜３のいずれか１項に記載の高電圧パルス発生回路において、
   前記スイッチは、自己消弧型あるいは転流消弧形のデバイスを有することを特徴とする高電圧パルス発生回路。
   
   

Images