JP2005166837A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法 Download PDFInfo
- Publication number
- JP2005166837A JP2005166837A JP2003402088A JP2003402088A JP2005166837A JP 2005166837 A JP2005166837 A JP 2005166837A JP 2003402088 A JP2003402088 A JP 2003402088A JP 2003402088 A JP2003402088 A JP 2003402088A JP 2005166837 A JP2005166837 A JP 2005166837A
- Authority
- JP
- Japan
- Prior art keywords
- mesa portion
- side wall
- receiving element
- light receiving
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 メサ部の側壁の形状又は角度によらず、メサ部の側壁においてpn接合を十分保護可能な厚みの保護層を形成することができる半導体受光素子の製造方法を提供する。
【解決手段】 本発明の半導体受光素子の製造方法は、pn接合134を有するメサ部108を備えた半導体受光素子100の製造方法であり、pn接合134を有する積層体120において、pn接合134を含む所定領域105を絶縁化又は半絶縁化させる工程と、側壁108aに所定領域105が露出するようにメサ部108を形成する工程と、を備える。
【選択図】 図1
【解決手段】 本発明の半導体受光素子の製造方法は、pn接合134を有するメサ部108を備えた半導体受光素子100の製造方法であり、pn接合134を有する積層体120において、pn接合134を含む所定領域105を絶縁化又は半絶縁化させる工程と、側壁108aに所定領域105が露出するようにメサ部108を形成する工程と、を備える。
【選択図】 図1
Description
本発明は、半導体受光素子の製造方法に関する。
近い将来、農作物や食料品の安全衛生分野、医療分野等において、近赤外から赤外域の波長に対する受光素子を用いた評価や測定分析が、今まで以上に重要な役割を担うと期待されている。しかしながら、近赤外から赤外域の波長において、優れた特性を有し、高信頼性で使い易い安価な受光素子は未だ提供されていないのが実情である。
化合物半導体を用いた受光素子としては、プレナー型及びメサ型のフォトダイオード(PD:Photo Diode)が知られている。メサ型PDは、プレナー型PDに比して製造が容易であり、低コストであるが、信頼性が劣るという欠点を有している。この欠点は、メサ部の側壁にpn接合の端部が露出していることによってリーク電流が発生することに起因する。
そこで、メサ型PDの信頼性を向上すべく、例えば、メサ部の側壁にパッシベーション膜を形成することが行なわれている(例えば、特許文献1〜3参照)。また、メサ部を形成した後に、メサ部の側壁にプロトン(H+)等の不純物をイオン注入により導入することによって、メサ部の側壁に絶縁化又は半絶縁化された層(以下、保護層という。)を形成することが行われている(例えば、特許文献4参照)。この保護層によってメサ部のpn接合が露出しなくなり、リーク電流が抑制される。
特開平6−232442号公報
特開平7−38141号公報
特開2003−23173号公報
特許第2633912号公報
しかしながら、メサ部を形成した後に、メサ部の側壁にプロトン等の不純物をイオン注入により導入しようとすると、種々の問題を生じる。これらの問題について、図5(A)、図5(B)及び図6を用いて説明する。
図5(A)及び図5(B)は、メサ部308を有する半導体受光素子300にプロトン304をイオン注入により導入する工程を示す断面図である。
まず、図5(A)を参照する。基板301はn型半導体で出来ている。メサ部308は、基板301の一部とp型半導体層302とからなり、基板301とp型半導体層302との間にはpn接合312が形成されている。メサ部308の側壁308aは、順テーパ形状すなわち裾広がりの形状を有している。メサ部308の上面を構成するp型半導体層302上には、フォトレジスト303が形成されており、プロトン304がメサ部308の上面に導入されないようになっている。
このような状態でイオン注入を行うと、プロトン304がメサ部308の側壁308aに導入されて保護層305が形成される。しかしながら、イオン注入は方向性を有しているため、メサ部308の側壁308aにおけるpn接合312近傍には十分なプロトン304が到達できず、その結果、メサ部308の幅方向における保護層305の厚さが不十分となってしまう。
さらに、メサ型PDにおいては、p型半導体層302の上面からpn接合312までの距離は1μm以下であり、短波長感度を向上させた場合には、その距離は0.1μm程度しかない。このため、pn接合312が形成される位置はメサ部308の上部となるので、pn接合312は側壁308aの角度が急峻な位置に形成されることとなる。したがって、かかる場合にはpn接合312を保護する保護層305の厚さが一層薄くなり、その厚さが不十分となってしまう。
次に、図5(B)を参照する。図5(B)は、上記半導体受光素子300がチルトされた状態を示している。半導体受光素子300が少しでもチルトされた状態でイオン注入を行うと、メサ部308のいずれか一方の側壁308aが隠れてしまい、プロトン304が側壁308aに到達しなくなってしまう。このため、メサ部308の隠れた側壁308aには保護層305が形成されなくなってしまう。
図6は、メサ部408を有する半導体受光素子400にプロトン404をイオン注入により導入する工程を示す断面図である。基板401はn型半導体で出来ている。メサ部408は、基板401の一部とp型半導体層402とからなり、基板401とp型半導体層402との間にはpn接合412が形成されている。
半導体受光素子400は、側壁408aの角度が略垂直であるメサ部408を有すること以外は半導体受光素子300と同様の構造を有している。側壁408aが略垂直であるメサ部408を形成した後にイオン注入を行うと、イオン注入の方向性によりプロトン404がメサ部408の側壁408aに到達することができない。したがって、pn接合412近傍にプロトン404が導入されず、メサ部408の側壁408aに保護層405が形成されなくなってしまう。
さらに、メサ部408の側壁408aが、例えば逆テーパ形状すなわち裾が抉れている形状(図示せず)であると、メサ部408の側壁408aに保護層405を形成することはもはや不可能となってしまう。
以上説明したように、メサ部を形成した後に、メサ部の側壁にプロトンをイオン注入により導入しようとすると、メサ部の側壁においてpn接合を十分保護可能な厚みの保護層を形成することができない。
そこで本発明は、メサ部の側壁の形状又は角度によらず、メサ部の側壁においてpn接合を十分保護可能な厚みの保護層を形成することができる半導体受光素子の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明の半導体受光素子の製造方法は、pn接合を有するメサ部を備えた半導体受光素子の製造方法であって、pn接合を有する積層体において、pn接合を含む所定領域を絶縁化又は半絶縁化させる工程と、側壁に所定領域が露出するようにメサ部を形成する工程と、を備える。
この製造方法によれば、メサ部は、その側壁に上記所定領域が露出するように形成されるので、メサ部の側壁に保護層が設けられることとなり、メサ部の側壁においてpn接合が露出しない。ここで、従来のようにメサ部を形成した後に保護層を形成すると、上述のようにメサ部の側壁において保護層の厚みが不十分となる等の問題がある。これに対して、本発明の製造方法では上記所定領域を形成した後にメサ部を形成するので、メサ部の側壁における保護層の厚みを十分確保できるように、予め所定領域を絶縁化又は半絶縁化させることができる。すなわち、所定領域の幅を広くすることによって、メサ部の側壁における保護層の厚みを、メサ部の幅方向に十分厚くすることができる。さらに、メサ部の側壁の形状又は角度によらずにメサ部の側壁における保護層の厚みを十分厚くすることができる。
また、所定領域を絶縁化又は半絶縁化させる工程では、イオン注入により所定領域に不純物を導入することにより、所定領域を絶縁化又は半絶縁化させることが好ましい。ここで、従来のようにメサ部を形成した後にイオン注入を行うと、イオン注入が方向性を有することから、上述のようにメサ部の側壁において保護層の厚みが更に不十分となる等の問題がある。これに対して、イオン注入を行った後にメサ部を形成すると、イオン注入の方向性の影響を受けずに、メサ部の側壁における保護層の厚みを十分確保することができる。
また、メサ部を形成する工程では、ドライエッチングによりメサ部を形成すると好ましい。ドライエッチングの条件を変化させることにより、メサ部の側壁の形状又は角度を調整できる。
本発明の半導体受光素子の製造方法によれば、メサ部の側壁の形状又は角度によらず、メサ部の側壁においてpn接合を十分保護可能な厚みの保護層を形成することができる。
以下、本発明の実施の形態に係る半導体受光素子の製造方法について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
(第1実施形態)
まず、図1(A)、図1(B)、図2(A)及び図2(B)を参照しながら、第1実施形態に係る半導体受光素子100の製造方法について説明する。図1(A)、図1(B)、図2(A)及び図2(B)は、いずれも第1実施形態に係る半導体受光素子100の製造方法の一工程を示す断面図である。
まず、図1(A)、図1(B)、図2(A)及び図2(B)を参照しながら、第1実施形態に係る半導体受光素子100の製造方法について説明する。図1(A)、図1(B)、図2(A)及び図2(B)は、いずれも第1実施形態に係る半導体受光素子100の製造方法の一工程を示す断面図である。
(積層体を準備する工程)
まず、図1(A)に示すように、基板101上にバッファ層102、光吸収層103及びキャップ層104が順に積層されてなる積層体120を準備する。光吸収層103とキャップ層104との界面には、pn接合134が形成されている。
まず、図1(A)に示すように、基板101上にバッファ層102、光吸収層103及びキャップ層104が順に積層されてなる積層体120を準備する。光吸収層103とキャップ層104との界面には、pn接合134が形成されている。
基板101は、例えば、厚さ300〜500μm程度、キャリア濃度1×1018cm−3のn型InAsからなる。バッファ層102は、例えば、厚さ1.0μm、キャリア濃度3×1018cm−3のn型InAsからなる。光吸収層103は、例えば、厚さ3.0μm、キャリア濃度7×1015cm−3のn型InAsからなる。キャップ層104は、例えば、厚さ0.5μm、キャリア濃度3×1018cm−3のp型InAsからなる。
バッファ層102、光吸収層103及びキャップ層104は、基板101上にエピタキシャル成長させることにより形成される。これらの形成方法として、具体的には、ハイドライド気相成長法、クロライド気相成長法、有機金属気相成長法(MOVPE)、分子線成長法(MBE)等が挙げられる。
(所定領域を絶縁化又は半絶縁化させる工程)
次に、図1(B)に示すように、積層体120の所定領域105の上面が露出するように、キャップ層104上の所定位置にマスク106を形成し、例えばイオン注入により不純物dを所定領域105に導入する。マスク106は、例えばSiO2、SiNx、ポリイミド、フォトレジスト等からなり、所定領域105以外に不純物dが侵入することを抑制している。不純物dとしては、プロトン、酸素等が例示できる。
次に、図1(B)に示すように、積層体120の所定領域105の上面が露出するように、キャップ層104上の所定位置にマスク106を形成し、例えばイオン注入により不純物dを所定領域105に導入する。マスク106は、例えばSiO2、SiNx、ポリイミド、フォトレジスト等からなり、所定領域105以外に不純物dが侵入することを抑制している。不純物dとしては、プロトン、酸素等が例示できる。
不純物dが導入されることによって、所定領域105は絶縁化又は半絶縁化される。これにより、所定領域105は電気的に不活性な領域となる。また、所定領域105は、pn接合134を含む領域であり、キャップ層104の上面から基板101まで到達する深さを有している。この深さは、不純物dの注入エネルギー等の注入条件を調整することで制御することができる。さらに、キャップ層104の上面は平面であるので、深さの制御が容易である。
(メサ部を形成する工程)
次に、マスク106を除去した後に、図2(A)に示すように、キャップ層104上に受光領域を形成するためのマスク107を形成し、このマスク107を用いてメサ部108を形成する。マスク107は、例えばSiO2、SiNx等からなり、受光領域がエッチングされないようにしている。メサ部108は、その側壁108aに図1(B)の所定領域105が露出するように形成される。メサ部108の側壁108aは、順テーパ形状すなわち裾広がりの形状を有しており、図1(B)の所定領域105内でpn接合134に交差する。これにより、所定領域105の一部の領域がメサ部108の側壁108a付近に残され、当該領域はpn接合134の保護層105aとして機能する。このため、メサ部108の側壁108aにおいてpn接合134の端部は露出していない。
次に、マスク106を除去した後に、図2(A)に示すように、キャップ層104上に受光領域を形成するためのマスク107を形成し、このマスク107を用いてメサ部108を形成する。マスク107は、例えばSiO2、SiNx等からなり、受光領域がエッチングされないようにしている。メサ部108は、その側壁108aに図1(B)の所定領域105が露出するように形成される。メサ部108の側壁108aは、順テーパ形状すなわち裾広がりの形状を有しており、図1(B)の所定領域105内でpn接合134に交差する。これにより、所定領域105の一部の領域がメサ部108の側壁108a付近に残され、当該領域はpn接合134の保護層105aとして機能する。このため、メサ部108の側壁108aにおいてpn接合134の端部は露出していない。
また、メサ部108は、例えば、ウエットエッチング又はドライエッチングといったエッチングにより形成され、特にドライエッチングにより形成されると好ましい。この場合、ドライエッチングの条件を変化させることにより、メサ部108の側壁108aの形状又は角度を調整できる。また、メサ部108がウエットエッチングにより形成されるとしてもよい。エッチング液としては、例えば、硝酸、過酸化水素、水からなるエッチング液が用いられる。
(パッシベーション膜及び電極を形成する工程)
次に、マスク107を除去した後に、図2(B)に示すように、基板101及びメサ部108を覆うパッシベーション膜109を形成する。パッシベーション膜109は、例えばSiO2、SiNx等からなり、プラズマCVD法等により形成される。パッシベーション膜109は、反射防止膜としても機能する。このとき、メサ部108の側壁108aにpn接合134は露出していない。このため、このように製造される半導体受光素子100は、パッシベーション膜109形成時のpn接合134のダメージが少なく、リーク電流が低減され、経時変化も抑制された信頼性の高いデバイスである。
次に、マスク107を除去した後に、図2(B)に示すように、基板101及びメサ部108を覆うパッシベーション膜109を形成する。パッシベーション膜109は、例えばSiO2、SiNx等からなり、プラズマCVD法等により形成される。パッシベーション膜109は、反射防止膜としても機能する。このとき、メサ部108の側壁108aにpn接合134は露出していない。このため、このように製造される半導体受光素子100は、パッシベーション膜109形成時のpn接合134のダメージが少なく、リーク電流が低減され、経時変化も抑制された信頼性の高いデバイスである。
続いて、フォトレジスト等のマスクを用いて、キャップ層104上のパッシベーション膜109に開口部を形成し、この開口部にp型電極110を形成する。これにより、p型電極110は、キャップ層104に接続される。p型電極110は、例えばAuZn等からなり、蒸着法等により形成される。さらに、受光領域と反対側である基板101の裏面全面にn型電極111を形成する。n型電極111は、例えばAu等からなり、蒸着法等により形成される。さらに、H2雰囲気においてシンターを行う。
以上の工程を経ることにより、図2(B)に示す半導体受光素子100が得られる。この半導体受光素子100は、pn接合134を有するメサ部108を備え、メサ部108の側壁108aにおいてpn接合134を十分保護可能な厚みの保護層105aを有している。
ここで、例えば図5(A)及び図5(B)の半導体受光素子300のように、メサ部308を形成した後に保護層305を形成すると、上述のように、メサ部308の側壁308aにおいて保護層305の厚みが不十分となる等の問題がある。これに対して、第1実施形態に係る半導体受光素子100の製造方法では、所定領域105を絶縁化又は半絶縁化させた後にメサ部108を形成する。このため、所定領域105の幅を予め広くしておくことにより、メサ部108の側壁108aにおける保護層105aの厚みを、メサ部108の幅方向に十分厚くすることができる。さらに、メサ部108の側壁108aの形状又は角度によらずに、メサ部108の側壁108aにおける保護層105aの厚みを十分厚くすることができる。
このように、第1実施形態に係る半導体受光素子100の製造方法を用いれば、メサ部108の側壁108aにおいてpn接合134を十分保護可能な厚みの保護層105aを形成することができる。これにより、安定したpn接合134が得られ、pn接合134を容易に保護できるので、半導体受光素子100の製造歩留まりを著しく向上させることができ、工業的価値が大きい。
さらに、所定領域105の絶縁化又は半絶縁化をイオン注入により行う場合、例えば図5(A)及び図5(B)の半導体受光素子300のように、メサ部308を形成した後に保護層305を形成すると、イオン注入が方向性を有することからメサ部108の側壁108aにおける保護層305の厚みが更に薄くなってしまう。これに対して、第1実施形態に係る半導体受光素子100の製造方法では、イオン注入を行った後にメサ部108を形成するので、イオン注入の方向性による影響を受けない。
(第2実施形態)
次に、図3(A)、図3(B)、図4(A)及び図4(B)を参照しながら、第2実施形態に係る半導体受光素子200の製造方法について説明する。図3(A)、図3(B)、図4(A)及び図4(B)は、いずれも第2実施形態に係る半導体受光素子200の製造方法の一工程を示す断面図である。
次に、図3(A)、図3(B)、図4(A)及び図4(B)を参照しながら、第2実施形態に係る半導体受光素子200の製造方法について説明する。図3(A)、図3(B)、図4(A)及び図4(B)は、いずれも第2実施形態に係る半導体受光素子200の製造方法の一工程を示す断面図である。
(積層体を準備する工程)
まず、図3(A)に示すように、基板101上にバッファ層102、光吸収層103及びキャップ層104が順に積層されてなる積層体120を準備する。光吸収層103とキャップ層104との界面には、pn接合134が形成されている。
まず、図3(A)に示すように、基板101上にバッファ層102、光吸収層103及びキャップ層104が順に積層されてなる積層体120を準備する。光吸収層103とキャップ層104との界面には、pn接合134が形成されている。
基板101は、例えば、厚さ300〜500μm程度、キャリア濃度3×1018cm−3のn型InPからなる。バッファ層102は、例えば、厚さ1.0μm、キャリア濃度3×1018cm−3のn型InPからなる。光吸収層103は、例えば、厚さ3.0μm、キャリア濃度7×1015cm−3のn型InGaAsからなる。キャップ層104は、例えば、厚さ0.8μm、キャリア濃度3×1018cm−3のp型InPからなる。
バッファ層102、光吸収層103及びキャップ層104は、基板101上にエピタキシャル成長させることにより形成される。これらの形成方法として、具体的には、ハイドライド気相成長法、クロライド気相成長法、有機金属気相成長法(MOVPE)、分子線成長法(MBE)等が挙げられる。
(所定領域を絶縁化又は半絶縁化させる工程)
次に、図3(B)に示すように、積層体120の所定領域105の上面が露出するように、キャップ層104上の所定位置にマスク106を形成し、例えばイオン注入により不純物dを所定領域105に導入する。マスク106は、例えばSiO2、SiNx、ポリイミド、フォトレジスト等からなり、所定領域105以外に不純物dが侵入することを抑制している。不純物dとしては、プロトン、酸素等が例示できる。
次に、図3(B)に示すように、積層体120の所定領域105の上面が露出するように、キャップ層104上の所定位置にマスク106を形成し、例えばイオン注入により不純物dを所定領域105に導入する。マスク106は、例えばSiO2、SiNx、ポリイミド、フォトレジスト等からなり、所定領域105以外に不純物dが侵入することを抑制している。不純物dとしては、プロトン、酸素等が例示できる。
不純物dが導入されることによって、所定領域105は絶縁化又は半絶縁化される。これにより、所定領域105は電気的に不活性な領域となる。また、所定領域105は、pn接合134を含む領域であり、キャップ層104の上面から基板101まで到達する深さを有している。この深さは、不純物dの注入エネルギー等の注入条件を調整することで制御することができる。さらに、キャップ層104の上面は平面であるので、深さの制御が容易である。
(メサ部を形成する工程)
次に、マスク106を除去した後に、図4(A)に示すように、キャップ層104上に受光領域を形成するためのマスク107を形成し、このマスク107を用いて、例えばドライエッチングによりメサ部108bを形成する。マスク107は、例えばSiO2、SiNx等からなり、受光領域がエッチングされないようにしている。メサ部108bは、その側壁108cに図3(B)の所定領域105が露出するように形成される。メサ部108bの側壁108cは、基板101の面方向に対して垂直であり、図3(B)の所定領域105において、pn接合134に直交するように形成される。これにより、所定領域105の一部の領域がメサ部108の側壁108a付近に残され、pn接合134の保護層105bとして機能する。このため、メサ部108bの側壁108cにおいてpn接合134の端部は露出していない。
次に、マスク106を除去した後に、図4(A)に示すように、キャップ層104上に受光領域を形成するためのマスク107を形成し、このマスク107を用いて、例えばドライエッチングによりメサ部108bを形成する。マスク107は、例えばSiO2、SiNx等からなり、受光領域がエッチングされないようにしている。メサ部108bは、その側壁108cに図3(B)の所定領域105が露出するように形成される。メサ部108bの側壁108cは、基板101の面方向に対して垂直であり、図3(B)の所定領域105において、pn接合134に直交するように形成される。これにより、所定領域105の一部の領域がメサ部108の側壁108a付近に残され、pn接合134の保護層105bとして機能する。このため、メサ部108bの側壁108cにおいてpn接合134の端部は露出していない。
(パッシベーション膜及び電極を形成する工程)
次に、マスク107を除去した後に、図4(B)に示すように、基板101及びメサ部108bを覆うパッシベーション膜109を形成する。パッシベーション膜109は、例えばSiO2、SiNx等からなり、プラズマCVD法等により形成される。パッシベーション膜109は、反射防止膜としても機能する。このとき、メサ部108bの側壁108cにpn接合134は露出していない。このため、このように製造される半導体受光素子200は、パッシベーション膜109形成時のpn接合134のダメージが少なく、リーク電流が低減され、経時変化も抑制された信頼性の高いデバイスである。
次に、マスク107を除去した後に、図4(B)に示すように、基板101及びメサ部108bを覆うパッシベーション膜109を形成する。パッシベーション膜109は、例えばSiO2、SiNx等からなり、プラズマCVD法等により形成される。パッシベーション膜109は、反射防止膜としても機能する。このとき、メサ部108bの側壁108cにpn接合134は露出していない。このため、このように製造される半導体受光素子200は、パッシベーション膜109形成時のpn接合134のダメージが少なく、リーク電流が低減され、経時変化も抑制された信頼性の高いデバイスである。
続いて、フォトレジスト等のマスクを用いて、キャップ層104上のパッシベーション膜109に開口部を形成し、この開口部にp型電極110を形成する。これにより、p型電極110は、キャップ層104に接続される。p型電極110は、例えばAuZn等からなり、蒸着法等により形成される。さらに、受光領域と反対側である基板101の裏面全面にn型電極111を形成する。n型電極111は、例えばAu等からなり、蒸着法等により形成される。さらに、H2雰囲気においてシンターを行う。
以上の工程を経ることにより、図4(B)に示す半導体受光素子200が得られる。この半導体受光素子200は、pn接合134を有するメサ部108bを備え、メサ部108bの側壁108cにおいてpn接合134を十分保護可能な厚みの保護層105bを有している。
ここで、例えば図6の半導体受光素子400のように、メサ部408を形成した後に保護層405を形成すると、上述のように、メサ部408の側壁408aにおいて保護層405が形成されない等の問題がある。これに対して、第2実施形態に係る半導体受光素子200の製造方法では、所定領域105を絶縁化又は半絶縁化させた後にメサ部108bを形成する。このため、所定領域105の幅を予め広くしておくことにより、メサ部108bの側壁108cにおける保護層105bの厚みを、メサ部108bの幅方向に十分厚くすることができる。さらに、メサ部108bの側壁108cを逆テーパ形状とした場合(図示せず)でも、メサ部108bの側壁108cにおける保護層105bの厚みを十分厚くすることができる。
このように、第2実施形態に係る半導体受光素子200の製造方法を用いれば、メサ部108bの側壁108cにおいてpn接合134を十分保護可能な厚みの保護層105bを形成することができる。これにより、安定したpn接合134が得られ、pn接合134を容易に保護できるので、半導体受光素子200の製造歩留まりを著しく向上させることができ、工業的価値が大きい。
さらに、所定領域105の絶縁化又は半絶縁化をイオン注入により行う場合、例えば図6の半導体受光素子400のように、メサ部408を形成した後に保護層405を形成すると、イオン注入が方向性を有することからメサ部408の側壁408aにプロトン404が注入されなくなってしまう。これに対して、第2実施形態に係る半導体受光素子200の製造方法では、イオン注入を行った後にメサ部108bを形成するので、イオン注入の方向性による影響を受けない。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
例えば、上記実施形態では、積層体120を構成する半導体材料としてInAs、InPを用いたが、これらに限られず、GaAs、InGaAs、InSb、InAsSb等を用いてもよい。
また、上記実施形態では、イオン注入により所定領域105に不純物dを導入するとしたが、イオン注入に限られず、他の方法(例えば、選択酸化法)により所定領域105を絶縁化又は半絶縁化させるとしてもよい。
100,200…半導体受光素子、105…所定領域、105a,105b…保護層、108,108b…メサ部、108a,108c…側壁、120…積層体、134…pn接合。
Claims (3)
- pn接合を有するメサ部を備えた半導体受光素子の製造方法であって、
前記pn接合を有する積層体において、該pn接合を含む所定領域を絶縁化又は半絶縁化させる工程と、
側壁に前記所定領域が露出するように前記メサ部を形成する工程と、
を備える半導体受光素子の製造方法。 - 前記所定領域を絶縁化又は半絶縁化させる工程では、イオン注入により前記所定領域に不純物を導入することにより、該所定領域を絶縁化又は半絶縁化させる請求項1に記載の半導体受光素子の製造方法。
- 前記メサ部を形成する工程では、ドライエッチングにより前記メサ部を形成する請求項1又は2に記載の半導体受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402088A JP2005166837A (ja) | 2003-12-01 | 2003-12-01 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402088A JP2005166837A (ja) | 2003-12-01 | 2003-12-01 | 半導体受光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005166837A true JP2005166837A (ja) | 2005-06-23 |
Family
ID=34725805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402088A Pending JP2005166837A (ja) | 2003-12-01 | 2003-12-01 | 半導体受光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005166837A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010041756A1 (ja) * | 2008-10-10 | 2010-04-15 | 独立行政法人産業技術総合研究所 | 光検出素子 |
JP2015002348A (ja) * | 2013-06-17 | 2015-01-05 | ザ・ボーイング・カンパニーTheBoeing Company | 光検出器アレイをドライエッチングするシステム及び方法 |
-
2003
- 2003-12-01 JP JP2003402088A patent/JP2005166837A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010041756A1 (ja) * | 2008-10-10 | 2010-04-15 | 独立行政法人産業技術総合研究所 | 光検出素子 |
US8530933B2 (en) | 2008-10-10 | 2013-09-10 | National Institute Of Advanced Industrial Science And Technology | Photo transistor |
JP5386764B2 (ja) * | 2008-10-10 | 2014-01-15 | 独立行政法人産業技術総合研究所 | 光検出素子 |
JP2015002348A (ja) * | 2013-06-17 | 2015-01-05 | ザ・ボーイング・カンパニーTheBoeing Company | 光検出器アレイをドライエッチングするシステム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611066B2 (ja) | アバランシェフォトダイオード | |
JP5045436B2 (ja) | アバランシェフォトダイオード | |
US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
US9640703B2 (en) | Avalanche photodiode | |
JP2006066488A (ja) | 半導体受光素子およびその製造方法 | |
KR101777225B1 (ko) | 아발란치 포토다이오드 및 그의 제조방법 | |
US7259439B2 (en) | Semiconductor photodetector and its production method | |
US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
JP5501814B2 (ja) | アバランシェフォトダイオード | |
JPH0945954A (ja) | 半導体素子,及び半導体素子の製造方法 | |
US20150241648A1 (en) | Semiconductor optical device and method for producing semiconductor optical device | |
JP5394966B2 (ja) | 半導体受光素子及びその製造方法 | |
JP2005166837A (ja) | 半導体受光素子の製造方法 | |
US9899549B2 (en) | Infrared-ray sensing device | |
JP2008028421A (ja) | アバランシェフォトダイオード | |
JP2020017672A (ja) | 赤外線検出器、これを用いた撮像装置、及び赤外線検出器の製造方法 | |
JP2014110391A (ja) | 受光素子アレイ、その製造法、およびセンシング装置 | |
JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
JPH09205250A (ja) | 横方向電流注入型面発光半導体レーザ装置およびその製造方法 | |
JP5429175B2 (ja) | 半導体受光素子およびその製造方法 | |
JP2010041011A (ja) | 光検出装置 | |
JP3055030B2 (ja) | アバランシェ・フォトダイオードの製造方法 | |
JPH08250760A (ja) | 半導体受光器及びその製造方法 | |
JPH03268467A (ja) | アバランシェ・フォト・ダイオード | |
JP2001308367A (ja) | フォトダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |