JP2005159089A - 配線基板およびこれを用いた半導体装置 - Google Patents

配線基板およびこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005159089A
JP2005159089A JP2003396929A JP2003396929A JP2005159089A JP 2005159089 A JP2005159089 A JP 2005159089A JP 2003396929 A JP2003396929 A JP 2003396929A JP 2003396929 A JP2003396929 A JP 2003396929A JP 2005159089 A JP2005159089 A JP 2005159089A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
conductor
insulating layer
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003396929A
Other languages
English (en)
Other versions
JP4227502B2 (ja
Inventor
Hideki Fukunaga
英樹 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003396929A priority Critical patent/JP4227502B2/ja
Publication of JP2005159089A publication Critical patent/JP2005159089A/ja
Application granted granted Critical
Publication of JP4227502B2 publication Critical patent/JP4227502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 半導体素子の動作および使用環境温度の変化等により熱が長期間にわたり繰り返し加えられたとしても絶縁層にクラックが発生することがなく、半導体素子と配線基板との電気的な接続信頼性に優れた半導体装置を提供すること。
【解決手段】 複数の絶縁層１ｂが積層されて成り、上面の中央部に半導体素子３がフリップチップ接続により搭載される搭載部を有する絶縁基板１と、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂを有する配線基板であって、第１および第２の導体パターン２ａ、２ｂは、両者の隣接する縁が交互に相手側に入り込む波形である。
【選択図】 図２

Description

本発明は、半導体素子を搭載するために用いられる配線基板およびこれを用いた半導体装置に関する。
近年、マイクロプロセッサやＡＳＩＣ（Application Specific Integrated Circuit）等に代表される半導体素子を小型、高密度配線の配線基板上に搭載して成る半導体装置においては、半導体素子の高集積化に伴い、半導体素子の搭載方法として、素子および半導体装置の小型化に対応できるフリップチップ接続による搭載が多用されるようになってきている。
このフリップチップ接続による搭載は、半導体素子の電極を半導体素子の下面に格子状の並びに多数配列するとともに、この半導体素子を搭載するための配線基板の上面に半導体素子の電極に対応した配列の接続パッドを設けておき、半導体素子の電極と配線基板の接続パッドとを互いに対向させて半田接続したものである。
半導体素子が搭載される配線基板としては、主に樹脂製の配線基板が用いられる。この樹脂製の配線基板は、例えばガラス−エポキシ板等から成る絶縁層やエポキシ樹脂等から成る樹脂層を複数層積層して成る絶縁基板の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体を設けて成る。
配線導体の一部は絶縁基板の上面に露出して半導体素子の電極に接続される半導体素子接続用の接続パッドを形成しているとともに絶縁基板の下面に露出して外部電気回路基板の配線導体に接続される外部接続用の接続パッドを形成している。さらに絶縁基板の表面には接続パッドの中央部を露出させる開口部を有するソルダーレジスト層が被着されている。ソルダーレジスト層は接続パッド間の電気的な絶縁を良好に保つとともに接続パッドを絶縁基体に強固に密着させるための保護層である。そして、ソルダーレジスト層の開口部内に露出した半導体素子接続用の接続パッドと半導体素子の電極とを半田を介して接続することにより半導体素子がフリップチップ接続により配線基板上に搭載されて半導体装置となり、この半導体装置における外部接続用の接続パッドを外部電気回路基板の配線導体に半田を介して接続することによって配線基板上の半導体素子が外部電気回路に電気的に接続されることとなる。
このような配線基板における配線導体は、用途によって信号用と接地用と電源用の配線導体に機能化されている。このうち、信号用の配線導体は、半導体素子の電極と外部電気回路基板との間で電気信号を伝播させるための導電路として機能し、絶縁層の層間を絶縁基板の中央部から外周部に向けて延びるように配設された複数の細い帯状の導体パターンを有している。
また、接地用の配線導体や電源用の配線導体は、配線基板に搭載される半導体素子にそれぞれ接地電位や電源電位を供給するための供給路としての機能を有しているとともに信号用の配線導体に対する電磁シールド機能や特性インピーダンスの調整機能を有しており、絶縁層を挟んで信号用の導体パターンに対向するように配設された広面積の導体パターンを有している。なお、このような広面積の導体パターンは、互いに異なる電位に接続される複数の導体パターンが同じ絶縁層間に隣接して配設されることがある。このような場合、隣接する導体パターン同士は、両者の隣接する縁が平行な直線状の辺で構成されている。
特開２００２−１５８４５２号公報
しかしながら、上述のように樹脂製の配線基板に半導体素子をフリップチップ接続により搭載した半導体装置においては、配線基板の剛性が低く変形しやすいことから、配線基板の同じ絶縁層間に複数の広面積の導体パターンが隣接するように配設されている場合、配線基板に半導体素子との熱膨張係数の差に起因する応力が加えられると、その応力が隣接して配設された広面積の導体パターンの隣接する縁と絶縁層との間に集中して作用し、そこを起点として絶縁層およびその上の配線導体にクラックが発生してしまい、その結果、配線導体が断線して半導体素子と配線基板との電気的な接続信頼性が損なわれてしまうという問題点を有していた。
本発明は、上記のような問題に鑑み案出されたものであり、その目的は、半導体素子の動作および使用環境温度の変化等により熱が長期間にわたり繰り返し加えられたとしても絶縁基板にクラックが発生することがなく、半導体素子と配線基板との電気的な接続信頼性に優れた半導体装置を提供することにある。
本発明の配線基板は、複数の絶縁層が積層されて成り、上面の中央部に半導体素子がフリップチップ接続により搭載される搭載部を有する絶縁基板と、前記絶縁層の層間に隣接して配設された第１の導体パターンおよび第２の導体パターンを有する配線基板であって、前記第１および第２の導体パターンは、両者の隣接する縁が交互に相手側に入り込む波形とされていることを特徴とするものである。
また本発明の半導体装置は、上記の配線基板の搭載部に半導体素子をフリップチップ接続により搭載したことを特徴とするものである。
本発明の配線基板およびこれを用いた半導体装置によれば、絶縁層の間に隣接して配設された第１の導体パターンおよび第２の導体パターンは、両者の隣接する縁が交互に相手側に入り込む波形とされていることから、配線基板と半導体素子との熱膨張係数の差に起因する応力が隣接して配設された広面積の導体パターンの隣接する縁と絶縁層との間に作用したとしても、その応力は交互に相手側に入り込んだ波形の縁により良好に分散される。その結果、絶縁層にクラックが発生することが有効に防止され、半導体素子と配線基板との電気的な接続信頼性に優れる半導体装置を提供することができる。
次ぎに、本発明の配線基板およびこれを用いた半導体装置を添付の図面に基づき詳細に説明する。
図１は、本発明の配線基板およびこれに用いた半導体装置の実施の形態例を示す断面図である。図１において１は絶縁基板、２は配線導体であり、主としてこれらで本発明の配線基板が構成され、この配線基板上に半導体素子３が搭載されることにより本発明の半導体装置が構成される。
絶縁基板１は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の絶縁層１ａの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層１ｂをそれぞれ複数層ずつ積層して成り、その上面の中央部に半導体素子３がフリップチップ接続により搭載される搭載部を有している。そして、その搭載部から下面にかけて銅箔や銅めっき膜等の導体層から成る複数の配線導体２が形成されている。
絶縁基板１を構成する絶縁層１ａは、厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．２〜１．０ｍｍ程度の複数の貫通孔４を有している。そして、その上下面および各貫通孔４の内面には配線導体２の一部が被着されており、上下面の配線導体２が貫通孔４の内部を介して電気的に接続されている。
このような絶縁層１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層１ａ上下面の配線導体２は、絶縁層１ａ用のシートの上下全面に厚みが５〜５０μｍ程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔４内面の配線導体２は、絶縁層１ａに貫通孔４を設けた後に、この貫通孔４内面に無電解めっき法および電解めっき法により厚みが５〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁層１ａは、その貫通孔４の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱５が充填されている。樹脂柱５は、貫通孔４を塞ぐことにより貫通孔４の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔４内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱５を含む絶縁層１ａの上下面に絶縁層１ｂが積層されている。
絶縁層１ａの上下面に積層された絶縁層１ｂは、それぞれの厚みが２０〜５０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビア孔６を有している。これらの絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、絶縁層１ｂにはその表面およびビア孔６内に配線導体２の一部が被着されている。そして、上層の配線導体２と下層の配線導体２とをビア孔６の内部を介して電気的に接続することにより高密度配線を立体的に形成可能としている。
このような絶縁層１ｂは、厚みが２０〜５０μｍ程度の未硬化の熱硬化性樹脂フィルムを絶縁層１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビア孔６を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂ表面およびビア孔６内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビア孔６内に５〜５０μｍ程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
さらに、最表層の絶縁層１ｂ上にはソルダーレジスト層７が被着されている。ソルダーレジスト層７は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた絶縁材料から成り、表層の配線導体２同士の電気的絶縁信頼性を高めるとともに、後述する接続パッド２ａ、２ｂの絶縁基板１への接合強度を大きなものとする作用をなす。
このようなソルダーレジスト層７は、その厚みが１０〜５０μｍ程度であり、感光性を有するソルダーレジスト層７用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層１ｂ上に塗布し、これを乾燥させた後、露光および現像処理を行なって接続パッド２ａ、２ｂを露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層７用の未硬化の樹脂フィルムを最上層の絶縁層１ｂ上に貼着した後、これを熱硬化させ、しかる後、接続パッド２ａ、２ｂに対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって接続パッド２ａ、２ｂを露出させる開口部を有するように形成される。
絶縁基板１の搭載部から下面にかけて形成された配線導体２は、用途によって信号用と接地用と電源用の配線導体に機能化されている。このうち、信号用の配線導体２は、半導体素子３の電極と外部電気回路基板との間で電気信号を伝播させるための導電路として機能し、絶縁層１ｂの層間を絶縁基板の中央部から外周部に向けて延びるように配設された複数の細い帯状の導体パターンを有している。
また、接地用の配線導体や電源用の配線導体２は、配線基板に搭載される半導体素子３にそれぞれ接地電位や電源電位を供給するための供給路としての機能を有しているとともに信号用の配線導体２に対する電磁シールド機能や特性インピーダンスの調整機能を有しており、絶縁層１ｂを挟んで信号用の導体パターンに対向するように絶縁層１ｂの層間に配設された広面積の導体パターンを有している。このように接地用や電源用の広面積の導体パターンを信号用の導体パターンと対向するように配設することにより、信号用の配線導体２が電磁的にシールドされるとともに所定の特性インピーダンスに調整される。なお、本例においては、このような広面積の導体パターンは、図２に平面図で示すように、互いに異なる電位に接続される第１の導体パターン２ａおよび第２の導体パターン２ｂが絶縁層１ｂの層間に隣接して配設されており、これらの導体パターン２ａおよび２ｂは、両者の隣接する縁が交互に相手側に入り込む正弦波形状の波形をしている。
また、配線導体２は、絶縁基板１の搭載部に露出している部位が半導体素子３の各電極が半田８を介して接続される電子部品接続用の接続パッド２ｃを、絶縁基体１の下面に露出した部位が外部電気回路基板に半田９を介して接続される外部接続用の接続パッド２ｄを形成している。これらの接続パッド２ｃ、２ｄは、絶縁基板１の搭載部および下面において例えば格子状の並びに配列されており、半導体素子３の電極と接続パッド２ｃとが半田８を介して接続されることにより半導体素子３が絶縁基板１の搭載部にフリップチップ接続により搭載された本発明の半導体装置となり、この半導体装置における接続パッド２ｄを外部電気回路基板の配線導体に半田９を介して接続することによって半導体素子３が外部電気回路基板に電気的に接続されることとなる。なお、本例の半導体装置においては、絶縁基板１の搭載部と半導体素子３との間にアンダーフィルと呼ばれる保護樹脂１０が充填されている例を示している。保護樹脂１０は絶縁基板１の搭載部に半導体素子３を半田８を介してフリップチップ接続により搭載した後に、絶縁基板１と半導体素子３との間に未硬化の熱硬化性樹脂ペーストを注入するとともにそのペーストを熱硬化させることにより充填される。なお、絶縁基板１の搭載部に半導体素子３を半田８を介してフリップチップ接続により搭載するには、接続パッド２ｃに半田粉末とフラックスとを含有する半田ペーストをスクリーン印刷法を採用して印刷塗布し、それを２２０〜２６０℃の温度で加熱して半田粉末を溶融させることにより接続パッド２ｃ上に半田バンプ８を予め形成しておき、この半田バンプ８と半導体素子３の電極とを接触させた状態で半田バンプ８を溶融させる方法が採用される。
そして本発明の配線基板およびこれを用いた半導体装置においては、図２に示すように、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂは、両者の隣接する縁が交互に相手側に入り込む波形をしており、そのことが重要である。このように、本発明の配線基板およびこれを用いた半導体装置は、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁が交互に相手側に入り込む波形とされていることから、配線基板と半導体素子３との熱膨張係数の差に起因する応力が第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁と絶縁層１ｂとの間に集中して作用したとしても、その応力は交互に相手側に入り込んだ波形の縁により良好に分散される。その結果、絶縁層１ｂにクラックが発生することが有効に防止され、半導体素子３と配線基板との電気的な接続信頼性に優れる半導体装置を提供することができる。
なお、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁における波形は、その山と谷とが丸みを帯びた形状であると、導体パターン２ａおよび２ｂの隣接する縁と絶縁層１ｂとの間に作用する応力を丸みにより極めて良好に分散させることができる。したがって、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁における波形は、その山と谷とが丸みを帯びた形状であることが好ましい。
また、絶縁層１ｂの層間に隣接して配置された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁同士の間隔が５０μｍ未満であると、隣接する導体パターン２ａと２ｂとの電気的な絶縁信頼性が低いものとなってしまい、１００μｍを超えると、絶縁層１ｂの層間に十分な面積の導体パターン２ａおよび２ｂを確保することが困難となる。したがって、絶縁層１ｂの層間に隣接して配置された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁同士の間隔は５０〜１００μｍの範囲が好ましい。
さらに、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁における波形の繰り返し長さが１５０μｍ未満であると、隣接する縁を交互に相手側に入り込ませることが困難となり、６００μｍを超えると、交互に相手方に入り込んだ波形の縁により応力を良好に分散することが困難となる。したがって、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁における波形の繰り返し長さは、１５０〜６００μｍの範囲が好ましい。
また、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁における波形の高さが１５０μｍ未満であると、交互に相手方に入り込んだ波形の縁により応力を良好に分散することが困難となり、６００μｍを超えると、第１の導体パターン２ａおよび第２の導体パターン２ｂを効率よく配設することが困難となる。したがって、絶縁層１ｂの層間に隣接して配設された第１の導体パターン２ａおよび第２の導体パターン２ｂの隣接する縁における波形の高さは、１５０〜６００μｍの範囲が好ましい。
なお、本発明の配線基板およびこれを用いた半導体装置は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述の実施の形態例では、互いに隣接して配置された第１の導体パターン２ａおよび第２の導体パターン２ｂの相対向する辺は正弦波形状であったが、これらの辺は三角波形状や矩形波形状等の他の形状であってもよい。また、上述の実施の形態例では、第１の導体パターン２ａを第２の導体パターンが取り囲むように配置されていたが、必ずしも一方の導体パターンが他方の導体パターンを取り囲むように配置される必要はない。また、上述の実施の形態例では、同じ絶縁層１ｂ間に２つの導体パターン２ａ、２ｂを配置したが３つ以上の導体パターンを配置してもよい。
本発明の配線基板およびこれを用いた半導体装置を実施するための最良の形態例を示す断面図である。 図１示した形態例における絶縁層１ｂおよびその上の第１の導体パターン２ａおよび第２の導体パターン２ｂを示す平面図である。
符号の説明
１：絶縁基板
１ｂ：絶縁層
２ａ：第１の導体パターン
２ｂ：第２の導体パターン
３：半導体素子

Claims (2)

  1. 複数の絶縁層が積層されて成り、上面の中央部に半導体素子がフリップチップ接続により搭載される搭載部を有する絶縁基板と、前記絶縁層の層間に隣接して配設された第１の導体パターンおよび第２の導体パターンを有する配線基板であって、前記第１および第２の導体パターンは、両者の隣接する縁が交互に相手側に入り込む波形とされていることを特徴とする配線基板。
  2. 請求項１記載の配線基板の前記搭載部に前記半導体素子がフリップチップ接続により搭載されていることを特徴とする半導体装置。
JP2003396929A 2003-11-27 2003-11-27 配線基板およびこれを用いた半導体装置 Expired - Fee Related JP4227502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003396929A JP4227502B2 (ja) 2003-11-27 2003-11-27 配線基板およびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003396929A JP4227502B2 (ja) 2003-11-27 2003-11-27 配線基板およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005159089A true JP2005159089A (ja) 2005-06-16
JP4227502B2 JP4227502B2 (ja) 2009-02-18

Family

ID=34722228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396929A Expired - Fee Related JP4227502B2 (ja) 2003-11-27 2003-11-27 配線基板およびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4227502B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199426A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199426A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 配線基板

Also Published As

Publication number Publication date
JP4227502B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
US7704548B2 (en) Method for manufacturing wiring board
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2007096273A (ja) 配線基板
JP2008016844A (ja) プリント基板及びその製造方法
TWI618199B (zh) 佈線基板
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
TW201536130A (zh) 內建零件的配線基板及其製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2004179576A (ja) 配線基板及びその製造方法
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JP2010109243A (ja) 配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP4227502B2 (ja) 配線基板およびこれを用いた半導体装置
JP5370883B2 (ja) 配線基板
JP2016127134A (ja) 配線基板
JP2009290044A (ja) 配線基板
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
JP5808055B2 (ja) 配線基板
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
JP4508620B2 (ja) 配線基板
JP2004327633A (ja) 配線基板
JP2007258544A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees