JP2005158058A - 通信システム、該通信システムを有する情報処理装置及び制御 - Google Patents
通信システム、該通信システムを有する情報処理装置及び制御 Download PDFInfo
- Publication number
- JP2005158058A JP2005158058A JP2004322222A JP2004322222A JP2005158058A JP 2005158058 A JP2005158058 A JP 2005158058A JP 2004322222 A JP2004322222 A JP 2004322222A JP 2004322222 A JP2004322222 A JP 2004322222A JP 2005158058 A JP2005158058 A JP 2005158058A
- Authority
- JP
- Japan
- Prior art keywords
- master node
- node
- slave
- transmission
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
【解決手段】 従来ではチップごとにあったチップセレクト信号を、チップごとかつ送信、受信別個に設ける(TXCSi、RXCSi)。すなわち、マスタノードとの信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群を、マスタノードからスレーブノードに対して出力するようにする。
【選択図】 図2
Description
(1) 送信動作、受信動作それぞれにスレーブノードの選択信号(チップセレクト信号)を設ける方法
(2) スレーブノードの選択信号(チップセレクト信号)に加えて、通信の方向を示す選択信号を設ける方法
(a) 例1
通信の方向を示す選択信号=L:受信動作
通信の方向を示す選択信号=H:送信・受信同時動作
(b) 例2
通信の方向を示す選択信号=L:送信動作
通信の方向を示す選択信号=H:送信・受信同時動作
(c) 例3
通信の方向を示す選択信号=L:送信動作
通信の方向を示す選択信号=H:受信動作
(d) 例4
通信の方向を示す選択信号=(H、L):送信動作
通信の方向を示す選択信号=(L,H):受信動作
通信の方向を示す選択信号=(H,H):送信・受信同時動作
図1は、本発明による通信システムの基本的な原理を示す図である。マスタノード100はスレーブノード200−1〜200−nに信号線(SCLK10、TXD11、RXD12、通信選択信号群18)で接続している。TXD11はマスタノード(メインプロセッサ)100からスレーブノード(I/Oプロセッサ)200−1〜200−nへの送信信号、RXD12はスレーブノード(I/Oプロセッサ)200−1〜200−nのいずれかからマスタノード(メインプロセッサ)100への受信信号である。SCLK10はTXD11、RXD12を転送するクロックを示し、例えばSCLK10の立上がりエッジでTXD11、RXD12が出力され、SCLK10の立下りエッジでTXD11、RXD12がラッチされる。あるいはその逆に、SCLK10の立下がりエッジでTXD11、RXD12が出力され、SCLK10の立上がりエッジでTXD11、RXD12がラッチされる。
れる。
また制御系の多くでは、制御対象を制御するために、図20に示すように制御対象またはアクチュエータの状態をフィードバックし、それに応じた適切な出力を得るための演算をMPU111で実行する必要がある。この場合、従来技術では、出力値を演算するのに必要な入力データを得るためには以下の過程が必要である。まず図23(a)に示すように、時刻T2での通信要求に対して通信I/Fが送信・受信の双方を行う通信動作をし、その通信動作が終了してから時刻T4にバッファ109にリードアクセスして、時刻T5に入力データが得られる。これに対して、本発明では図23(b)に示すように、入力データを転送制御回路114によってメモリ113に事前に取りこむことにより、MPU111は入力データをもとに出力値を演算することができ、制御動作を高速化することができる。
Claims (40)
- 1つのマスタノードと複数のスレーブノードを有し、前記マスタノードと前記スレーブノードとの間で通信を行う通信システムにおいて、
前記マスタノードは、
前記複数のスレーブノードにクロック信号を出力するクロック送信手段と、
前記複数のスレーブノードの各々に対して、当該マスタノードとの信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群を出力する手段と
前記クロック信号に同期して前記複数のスレーブノードに向けて伝送データを出力する手段と、
前記クロックに同期してスレーブノードからの伝送データを取り込む手段と、
演算装置と、
記憶装置と、
前記複数のスレーブノードからの伝送データを前記記憶装置に転送する転送手段とを備えることを特徴とする通信システム。 - 請求項1記載の通信システムにおいて、前記通信選択信号群は、各スレーブノードが前記マスタノードからの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、同時に最大で1つのスレーブノードを選択した、各スレーブノードが前記マスタノードへの信号伝送の相手方として選択されているか否かを示す第2の選択信号からなることを特徴とする通信システム。
- 請求項1記載の通信システムにおいて、前記通信選択信号群は、各スレーブノードが前記マスタノードとの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、前記マスタノードとの信号伝送の方向を示す第2の選択信号からなることを特徴とする通信システム。
- 請求項1記載の通信システムにおいて、
前記複数のスレーブノードの各々は、
前記通信選択信号群が当該スレーブノードを前記マスタノードからの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードから出力された伝送データを取り込む手段と、
前記通信選択信号群が当該スレーブノードを前記マスタノードへの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードに伝送データを出力する手段とを備えることを特徴とする通信システム。 - 請求項1記載の通信システムにおいて、
前記転送手段は、前記クロック送信手段と前記通信選択信号群を出力する手段とを起動して前記通信選択信号群により1つのスレーブノードを前記マスタノードへの伝送の相手方として選択し、前記伝送データを取り込む手段により取りこまれた伝送データを前記記憶装置に転送し、
前記演算装置は、前記記憶装置に転送された伝送データを用いて演算を実行することを特徴とする通信システム。 - 請求項1記載の通信システムにおいて、
前記マスタノード及び前記スレーブノードを別々に個々の基板として形成して、該マスタノードの機能を持った基板、及び該スレーブノードの機能を持った基板を信号線で接続して構成したことを特徴とする通信システム。 - 1つのマスタノードと、複数のスレーブノードと、前記スレーブノードにスイッチ手段を介して接続されたアクチュエータと、前記マスタノードとスレーブノードとの間で通信を行う通信システムとを含み、前記マスタノードからの指令によって前記アクチュエータを制御する制御装置において、
前記マスタノードは、
前記複数のスレーブノードにクロック信号を出力するクロック送信手段と、
前記複数のスレーブノードの各々に対して、当該マスタノードとの信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群を出力する手段と、
前記クロック信号に同期して前記複数のスレーブノードに向けて伝送データを出力する手段と、
前記クロックに同期してスレーブノードからの伝送データを取り込む手段と、
演算装置と、
記憶装置と、
前記スレーブノードからの伝送データを前記記憶装置に転送する転送手段を備えることを特徴とする制御装置。 - 請求項7記載の制御装置において、前記通信選択信号群は、各スレーブノードが前記マスタノードからの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、同時に最大で1つのスレーブノードを選択した、各スレーブノードが前記マスタノードへの信号伝送の相手方として選択されているか否かを示す第2の選択信号からなることを特徴とする制御装置。
- 請求項7記載の制御装置において、前記通信選択信号群は、各スレーブノードが前記マスタノードとの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、前記マスタノードとの信号伝送の方向を示す第2の選択信号からなることを特徴とする制御装置。
- 請求項7記載の制御装置において、
前記複数のスレーブノードの各々は、
前記通信選択信号群が当該スレーブノードを前記マスタノードからの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードから出力された伝送データを取り込む手段と、
前記通信選択信号群が当該スレーブノードを前記マスタノードへの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードに伝送データを出力する手段とを備えることを特徴とする制御装置。 - 請求項7記載の制御装置であって、
前記転送手段は、前記クロック送信手段と前記通信選択信号群を出力する手段とを起動して前記通信選択信号群により1つのスレーブノードを前記マスタノードへの伝送の相手方として選択し、前記伝送データを取り込む手段により取りこまれた伝送データを前記記憶装置に転送し、
前記演算装置は前記記憶装置に転送された伝送データを用いて演算を実行することを特徴とする制御装置。 - 請求項7記載の制御装置であって、
前記マスタノード及び前記スレーブノードを別々に個々の基板として形成して、該マスタノードの機能を持った基板、及び該スレーブノードの機能を持った基板を信号線で接続して構成したことを特徴とする制御装置。 - マイクロプロセッサを有し情報処理を行う1つのマスタノードと、それぞれがマイクロプロセッサを有して情報処理を行う複数のスレーブノードと、前記マスタノードとスレーブノードとの間で通信を行う通信システムとを含む情報処理システムにおいて、
前記マスタノードは、
前記複数のスレーブノードにクロック信号を出力するクロック送信手段と、
前記複数のスレーブノードの各々に対して、当該マスタノードとの信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群を出力する手段と、
前記クロック信号に同期して前記複数のスレーブノードに向けて伝送データを出力する手段と、
前記クロックに同期してスレーブノードからの伝送データを取り込む手段と、
演算装置と、
記憶装置と、
前記スレーブノードからの伝送データを前記記憶装置に転送する転送手段とを備えることを特徴とする情報処理システム。 - 請求項13記載の情報処理システムにおいて、前記通信選択信号群は、各スレーブノードが前記マスタノードからの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、同時に最大で1つのスレーブノードを選択した、各スレーブノードが前記マスタノードへの信号伝送の相手方として選択されているか否かを示す第2の選択信号からなることを特徴とする情報処理システム。
- 請求項13記載の情報処理システムにおいて、前記通信選択信号群は、各スレーブノードが前記マスタノードとの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、前記マスタノードとの信号伝送の方向を示す第2の選択信号からなることを特徴とする情報処理システム。
- 請求項13記載の情報処理システムにおいて、
前記複数のスレーブノードの各々は、
前記通信選択信号群が当該スレーブノードを前記マスタノードからの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードから出力された伝送データを取り込む手段と、
前記通信選択信号群が当該スレーブノードを前記マスタノードへの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードに伝送データを出力する手段とを備えることを特徴とする情報処理システム。 - 請求項13記載の情報処理システムであって、
前記転送手段は、前記クロック送信手段と前記通信選択信号群を出力する手段とを起動して前記通信選択信号群により1つのスレーブノードを前記マスタノードへの伝送の相手方として選択し、前記伝送データを取り込む手段により取りこまれた伝送データを前記記憶装置に転送し、
前記演算装置は前記記憶装置に転送された伝送データを用いて演算を実行することを特徴とする情報処理システム。 - 請求項13記載の情報処理システムであって、
前記マスタノード及び前記スレーブノードを別々に個々の基板として形成して、該マスタノードの機能を持った基板、及び該スレーブノードの機能を持った基板を信号線で接続して構成したことを特徴とする情報処理システム。 - 複数のスレーブノードに接続されるマスタノードを構成するマイクロプロセッサにおいて、
前記複数のスレーブノードにクロック信号を出力するクロック送信手段と、
前記複数のスレーブノードの各々に対して、当該マスタノードとの信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群を出力する手段と、
前記クロック信号に同期して前記複数のスレーブノードに向けて伝送データを出力する手段と、
前記クロックに同期してスレーブノードからの伝送データを取り込む手段を備えことを特徴とするマイクロプロセッサ。 - 請求項19記載のマイクロプロセッサにおいて、前記通信選択信号群は、各スレーブノードが前記マスタノードからの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、同時に最大で1つのスレーブノードを選択した、各スレーブノードが前記マスタノードへの信号伝送の相手方として選択されているか否かを示す第2の選択信号からなることを特徴とするマイクロプロセッサ。
- 請求項19記載のマイクロプロセッサにおいて、前記通信選択信号群は、各スレーブノードが前記マスタノードとの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、前記マスタノードとの信号伝送の方向を示す第2の選択信号からなることを特徴とするマイクロプロセッサ。
- 請求項19記載のマイクロプロセッサにおいて、演算装置と、記憶装置と、前記スレーブノードからの伝送データを前記記憶装置に転送する転送手段とを備えることを特徴とするマイクロプロセッサ。
- 請求項22記載のマイクロプロセッサにおいて、
前記転送手段は、前記クロック送信手段と前記通信選択信号群を出力する手段とを起動して前記通信選択信号群により1つのスレーブノードを前記マスタノードへの伝送の相手方として選択し、前記伝送データを取り込む手段により取りこまれた伝送データを前記記憶装置に転送し、
前記演算装置は、前記記憶装置に転送された伝送データを用いて演算を実行することを特徴とするマイクロプロセッサ。 - クロック信号と、各スレーブノードが信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群と、スレーブノードに向けた伝送データとを出力するマスタノードに接続されるスレーブノードであって、
前記通信選択信号群が当該スレーブノードを前記マスタノードからの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードから出力された伝送データを取り込む手段と、
前記通信選択信号群が当該スレーブノードを前記マスタノードへの伝送の相手方として選択しているとき前記クロック信号に同期して前記マスタノードに伝送データを出力する手段とを備えることを特徴とするスレーブノード。 - 請求項24記載のスレーブノードにおいて、出力電力半導体素子を有し、前記マスタノードから出力された伝送データにより前記出力電力半導体素子を制御することを特徴とするスレーブノード。
- 請求項25記載のスレーブノードにおいて、前記伝送データを出力する手段は、前記通信選択信号群が当該スレーブノードを前記マスタノードへの伝送の相手方として選択しているとき、前記出力電力半導体素子にかかる診断結果を前記クロック信号に同期して前記マスタノードに出力することを特徴とするスレーブノード。
- 請求項19記載のスレーブノードにおいて、外部からの信号を取りこむ入力回路を有し、前記伝送データを出力する手段は、前記通信選択信号群が当該スレーブノードを前記マスタノードへの伝送の相手方として選択しているとき、前記入力回路により取りこまれた信号を前記クロック信号に同期して前記マスタノードに出力することを特徴とするスレーブノード。
- 請求項27記載のスレーブノードにおいて、前記マスタノードから出力された伝送データにより前記入力回路が制御されることを特徴とするスレーブノード。
- 請求項27記載のスレーブノードにおいて、前記入力回路がアナログ/デジタル変換回路であることを特徴とするスレーブノード。
- 請求項27記載のスレーブノードにおいて、前記入力回路がラッチ回路であることを特徴とするスレーブノード。
- 請求項27記載のスレーブノードにおいて、前記入力回路がノイズ除去フィルタ回路であることを特徴とするスレーブノード。
- 請求項27記載のスレーブノードにおいて、前記入力回路がマルチプレクサ回路であることを特徴とするスレーブノード。
- 請求項27記載のスレーブノードにおいて、該スレーブノードを1つの基板として形成することを特徴とするスレーブノード。
- 複数のスレーブノードに接続されるマスタノードにおいて、
前記複数のスレーブノードの各々に対して、当該マスタノードとの信号伝送の相手方として選択されているか否かと通信の方向とを示す通信選択信号群を出力する手段を備えことを特徴とするマスタノード。 - 請求項34記載のマスタノードにおいて、
前記複数のスレーブノードにクロック信号を出力するクロック送信手段と、
該クロック信号に同期して前記複数のスレーブノードに向けて伝送データを出力する手段と、
前記クロックに同期してスレーブノードからの伝送データを取り込む手段を備えことを特徴とするマスタノード。 - 請求項35記載のマスタノードにおいて、
前記通信選択信号群は、各スレーブノードが前記マスタノードからの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、同時に最大で1つのスレーブノードを選択した、各スレーブノードが前記マスタノードへの信号伝送の相手方として選択されているか否かを示す第2の選択信号からなることを特徴とするマスタノード。 - 請求項36記載のマスタノードにおいて、
前記通信選択信号群は、各スレーブノードが前記マスタノードとの信号伝送の相手方として選択されているか否かを示す第1の選択信号と、前記マスタノードとの信号伝送の方向を示す第2の選択信号からなることを特徴とするマスタノード。 - 請求項34記載のマスタノードにおいて、
該マスタノードは演算装置と、記憶装置と、前記スレーブノードからの伝送データを前記記憶装置に転送する転送手段を備えることを特徴とするマスタノード。 - 請求項38記載のマスタノードにおいて、
前記転送手段は、前記クロック送信手段と前記通信選択信号群を出力する手段とを起動して前記通信選択信号群により1つのスレーブノードを前記マスタノードへの伝送の相手方として選択し、前記伝送データを取り込む手段により取りこまれた伝送データを前記記憶装置に転送し、
前記演算装置は、前記記憶装置に転送された伝送データを用いて演算を実行することを特徴とするマスタノード。 - 請求項34記載のマスタノードにおいて、該マスタノードを1つの基板として形成することを特徴とするマスタノード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004322222A JP4615965B2 (ja) | 2003-11-05 | 2004-11-05 | 通信システム、該通信システムを有する情報処理装置及び制御 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003376140 | 2003-11-05 | ||
JP2004322222A JP4615965B2 (ja) | 2003-11-05 | 2004-11-05 | 通信システム、該通信システムを有する情報処理装置及び制御 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005158058A true JP2005158058A (ja) | 2005-06-16 |
JP4615965B2 JP4615965B2 (ja) | 2011-01-19 |
Family
ID=34741419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004322222A Expired - Fee Related JP4615965B2 (ja) | 2003-11-05 | 2004-11-05 | 通信システム、該通信システムを有する情報処理装置及び制御 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4615965B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016189578A1 (ja) * | 2015-05-22 | 2016-12-01 | 三菱電機株式会社 | 通信装置、及び電力変換装置 |
JP2016541063A (ja) * | 2013-11-25 | 2016-12-28 | クアルコム,インコーポレイテッド | マルチポイントインターフェース最短パルス幅優先度解決 |
WO2023149028A1 (ja) * | 2022-02-07 | 2023-08-10 | ローム株式会社 | シリアルデータ送信回路、シリアルデータ受信回路、モータドライバ、及び車両 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166244A (ja) * | 1985-01-18 | 1986-07-26 | Sony Corp | システム内通信方式 |
JPS62122354A (ja) * | 1985-11-21 | 1987-06-03 | Iwatsu Electric Co Ltd | デ−タ伝送方法及び装置 |
JPS63236155A (ja) * | 1987-03-24 | 1988-10-03 | Sony Corp | システム内通信方式 |
JP2000259559A (ja) * | 1999-03-11 | 2000-09-22 | Kokusai Electric Co Ltd | シリアルインタフェース回路 |
JP4141373B2 (ja) * | 2003-11-05 | 2008-08-27 | 株式会社日立製作所 | 通信システム、リアルタイム制御装置及び情報処理システム |
-
2004
- 2004-11-05 JP JP2004322222A patent/JP4615965B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61166244A (ja) * | 1985-01-18 | 1986-07-26 | Sony Corp | システム内通信方式 |
JPS62122354A (ja) * | 1985-11-21 | 1987-06-03 | Iwatsu Electric Co Ltd | デ−タ伝送方法及び装置 |
JPS63236155A (ja) * | 1987-03-24 | 1988-10-03 | Sony Corp | システム内通信方式 |
JP2000259559A (ja) * | 1999-03-11 | 2000-09-22 | Kokusai Electric Co Ltd | シリアルインタフェース回路 |
JP4141373B2 (ja) * | 2003-11-05 | 2008-08-27 | 株式会社日立製作所 | 通信システム、リアルタイム制御装置及び情報処理システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016541063A (ja) * | 2013-11-25 | 2016-12-28 | クアルコム,インコーポレイテッド | マルチポイントインターフェース最短パルス幅優先度解決 |
WO2016189578A1 (ja) * | 2015-05-22 | 2016-12-01 | 三菱電機株式会社 | 通信装置、及び電力変換装置 |
JPWO2016189578A1 (ja) * | 2015-05-22 | 2017-08-17 | 三菱電機株式会社 | 通信装置、及び電力変換装置 |
US10496576B2 (en) | 2015-05-22 | 2019-12-03 | Mitsubishi Electric Corporation | Communication apparatus |
WO2023149028A1 (ja) * | 2022-02-07 | 2023-08-10 | ローム株式会社 | シリアルデータ送信回路、シリアルデータ受信回路、モータドライバ、及び車両 |
Also Published As
Publication number | Publication date |
---|---|
JP4615965B2 (ja) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4141373B2 (ja) | 通信システム、リアルタイム制御装置及び情報処理システム | |
CN102023953B (zh) | 具有多路i2c总线的系统的控制方法 | |
CN102981992B (zh) | 基于异步结构的集成电路片上通讯方法及装置 | |
JPH02501245A (ja) | マルチバスコンピュータシステムにおいてバスを相互接続する方法及び装置 | |
JPH0786525B2 (ja) | 診断回路 | |
JP2009507415A (ja) | 非同期のリップルパイプライン | |
JPH0981508A (ja) | 通信方法及び装置 | |
US7765269B2 (en) | Communications system, and information processing device and control device incorporating said communications system | |
TW200423565A (en) | System, method and device for autonegotiation | |
EP1145132A2 (en) | Improved inter-device serial bus protocol | |
JP4615965B2 (ja) | 通信システム、該通信システムを有する情報処理装置及び制御 | |
US5964845A (en) | Processing system having improved bi-directional serial clock communication circuitry | |
JPH11167560A (ja) | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 | |
US20080181242A1 (en) | Communications gateway between two entities | |
US7039750B1 (en) | On-chip switch fabric | |
US20150301976A1 (en) | Bus interface unit and operating method therefor | |
TW387163B (en) | Expandable repeater | |
TWI237764B (en) | Control chip with function for inhibiting bus cycle, circuit and method thereof | |
JP2002044162A (ja) | データ送信装置、データ転送システムおよび方法 | |
JP4928683B2 (ja) | データ処理装置 | |
US7656826B2 (en) | Terminal control system | |
KR101061187B1 (ko) | 버스 시스템 및 그 제어 장치 | |
EP2515443A1 (en) | Data serializer | |
KR100970615B1 (ko) | 동기 입출력 포트 확장 장치 | |
KR100250474B1 (ko) | 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101021 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |