JP2005150559A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005150559A JP2005150559A JP2003388615A JP2003388615A JP2005150559A JP 2005150559 A JP2005150559 A JP 2005150559A JP 2003388615 A JP2003388615 A JP 2003388615A JP 2003388615 A JP2003388615 A JP 2003388615A JP 2005150559 A JP2005150559 A JP 2005150559A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- bumps
- display device
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 以上のように、本発明の半導体装置は、駆動回路を構成する複数のトランジスタのうち、同じ種類および同じサイズのトランジスタ上のみにバンプを形成し、残留応力により起こるトランジスタの特性変動量が、隣接出力端子間で差異を生じないようにすることにより、残留応力により出力信号に変動を起こさないようにすることができ、表示デバイスの表示品質の劣化防止することができる。
【選択図】 図1
Description
図7の断面図に示すように、複数のバンプ2が形成された半導体チップ1が、表示デバイス31の上にフリップチップボンディング方式により接続されている。この時、表示デバイス31上には、複数のバンプ2に相対する位置にそれぞれ電極32が形成されている。半導体チップ1と表示デバイス31の間には、例えばACF34があり、半導体チップ1を固定している。
図8において、ACF34は樹脂36の中に導電粒子35が混合された構成になっている。COG実装の時には、半導体チップ1のバンプ2と表示デバイス31の電極32を互いに位置合わせし、半導体チップ1と表示デバイス31の間にACF34をはさんで、半導体チップ1の裏面から加熱しながら加圧する。この時、バンプ2と電極32にはさまれている導電粒子35は、加圧により押しつぶされ弾性変形する。この導電粒子35の弾性変形が元に戻ろうとする復元力により、導電粒子35とバンプ2、導電粒子35と電極32がそれぞれお互いに強く押しつけられ、電気的な導通が得られる。
請求項3記載の半導体装置は、異方性導電フィルムを介して半導体チップと基板をフリップチップ実装することにより形成される半導体装置であって、前記基板は前記半導体チップと電気的に接続する電極を備え、前記半導体チップは、出力バッファを含む集積回路と、前記出力バッファの最終段のトランジスタを除いた同一トランジスタ領域上に形成され前記基板の電極と電気的に接続する突起電極とを有することを特徴とする。
請求項5記載の半導体装置は、請求項4記載の半導体装置において、前記半導体チップには、表示デバイスのドライバー回路が設けられていることを特徴とする。
以上により、表示デバイスの表示品質の劣化防止することができる。
(実施の形態1)
図1は本発明の実施の形態1における半導体チップを示す平面図、図2は図1のA−A’部分の断面図である。
(実施の形態2)
図3は、本発明の実施の形態2の半導体チップの平面図である。
(実施の形態3)
図5は、本発明の実施の形態3の半導体チップの平面図である。
また具体的には、半導体チップには、液晶表示デバイスのゲートドライバー回路を設けることができる。
さらに、バンプを千鳥配置や一直線上に配置したが、バンプの配置は任意の配置にしても良い。
2 バンプ(突起電極)
3 P+拡散層
4 ゲート酸化膜
5 Nウエル
6 Pチャネルトランジスタ
7 N+拡散層
8 Pウエル
9 Nチャネルトランジスタ
11 ゲート電極
13 配線
14 パッド
21 出力端子
22 Pチャネルトランジスタ
23 Nチャネルトランジスタ
24a Pチャネルトランジスタ
24b Pチャネルトランジスタ
24c Pチャネルトランジスタ
24d Pチャネルトランジスタ
25a Nチャネルトランジスタ
25b Nチャネルトランジスタ
25c Nチャネルトランジスタ
25d Nチャネルトランジスタ
26 ゲート端子
31 表示デバイス
32 電極
34 ACF(異方性導電フィルム)
35 導電粒子
36 樹脂
Claims (6)
- 異方性導電フィルムを介して半導体チップと基板をフリップチップ実装することにより形成される半導体装置であって、
前記基板は前記半導体チップと電気的に接続する電極を備え、
前記半導体チップは、
出力バッファを含む集積回路と、
前記出力バッファの同一トランジスタ領域上に形成され前記基板の電極と電気的に接続する突起電極と
を有することを特徴とする半導体装置。 - 前記突起電極はPチャネルのトランジスタ領域上に形成することを特徴とする請求項1に記載の半導体装置。
- 異方性導電フィルムを介して半導体チップと基板をフリップチップ実装することにより形成される半導体装置であって、
前記基板は前記半導体チップと電気的に接続する電極を備え、
前記半導体チップは、
出力バッファを含む集積回路と、
前記出力バッファの最終段のトランジスタを除いた同一トランジスタ領域上に形成され前記基板の電極と電気的に接続する突起電極と
を有することを特徴とする半導体装置。 - 前記基板が液晶表示デバイスであることを特徴とする請求項1または請求項2または請求項3のいずれかに記載の半導体装置。
- 前記半導体チップの出力バッファは、液晶表示デバイスのドライバー回路の一部であることを特徴とする請求項4記載の半導体装置。
- 前記半導体チップの出力バッファは、液晶表示デバイスのゲートドライバー回路の一部であることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003388615A JP4004456B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003388615A JP4004456B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150559A true JP2005150559A (ja) | 2005-06-09 |
JP4004456B2 JP4004456B2 (ja) | 2007-11-07 |
Family
ID=34695592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003388615A Expired - Fee Related JP4004456B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4004456B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007043029A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007094367A (ja) * | 2005-06-30 | 2007-04-12 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2009194119A (ja) * | 2008-02-14 | 2009-08-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-11-19 JP JP2003388615A patent/JP4004456B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007043029A (ja) * | 2005-06-30 | 2007-02-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007094367A (ja) * | 2005-06-30 | 2007-04-12 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2009194119A (ja) * | 2008-02-14 | 2009-08-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US8421250B2 (en) | 2008-02-14 | 2013-04-16 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US8633603B2 (en) | 2008-02-14 | 2014-01-21 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US8952555B2 (en) | 2008-02-14 | 2015-02-10 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US9281291B2 (en) | 2008-02-14 | 2016-03-08 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US9536839B2 (en) | 2008-02-14 | 2017-01-03 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US9799609B2 (en) | 2008-02-14 | 2017-10-24 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
US10056336B2 (en) | 2008-02-14 | 2018-08-21 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4004456B2 (ja) | 2007-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060108685A1 (en) | Integrated circuit package and assembly thereof | |
US8259247B2 (en) | Liquid crystal display device | |
US20120080789A1 (en) | SEMICONDUCTOR CHIP AND MOUNTING STRUCTURE OF THE SAME (as amended) | |
TW200807119A (en) | Display device with static electricity protecting circuit | |
JP2007048801A (ja) | 実装構造体、電気光学装置及び電子機器 | |
JP2008275894A (ja) | 表示パネル及び表示装置 | |
JP2007139912A (ja) | 駆動素子実装表示装置 | |
US8183693B2 (en) | Electronic device, method of producing the same, and semiconductor device | |
JP2008135468A (ja) | 半導体素子及び該半導体素子を備える表示装置 | |
JP2007123709A (ja) | 半導体装置 | |
JP4004456B2 (ja) | 半導体装置 | |
US7144758B2 (en) | Manufacturing method of semiconductor device, including differently spaced bump electrode arrays | |
JP4396563B2 (ja) | 電気光学装置の製造方法 | |
JP5105103B2 (ja) | 半導体装置 | |
JP2005292505A (ja) | 表示パネル及びicチップ、並びに、これらの製造方法 | |
KR19990016915A (ko) | 더미돌출패드를 구비한 액정구동칩의 칩온글라스 패키지 구조 및 그에 따른 패드형성방법 | |
JP2008116795A (ja) | 表示装置 | |
JPH10308413A (ja) | 電子部品及び電子部品搭載モジュール | |
JP2008277646A (ja) | 電気光学装置用基板、実装構造体及び電子機器 | |
JP2001056479A (ja) | 半導体装置及びその接合構造 | |
JP2006337829A (ja) | 駆動用ic及びそれが実装された表示装置 | |
JP2006278388A (ja) | 実装構造体、電気光学装置及び電子機器 | |
JP2002196298A (ja) | 液晶表示ユニットとその製造方法 | |
JP2001057375A (ja) | 半導体装置の接合構造 | |
JP2000321589A (ja) | 表示パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |