JP2005142595A - 制御基板 - Google Patents

制御基板 Download PDF

Info

Publication number
JP2005142595A
JP2005142595A JP2005034333A JP2005034333A JP2005142595A JP 2005142595 A JP2005142595 A JP 2005142595A JP 2005034333 A JP2005034333 A JP 2005034333A JP 2005034333 A JP2005034333 A JP 2005034333A JP 2005142595 A JP2005142595 A JP 2005142595A
Authority
JP
Japan
Prior art keywords
input
output
board
terminal block
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005034333A
Other languages
English (en)
Other versions
JP3767625B2 (ja
Inventor
Katsushi Ikeda
克司 池田
Yoichi Goto
洋一 五藤
Taro Ando
太郎 安藤
Shigezo Kuriyama
茂三 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005034333A priority Critical patent/JP3767625B2/ja
Publication of JP2005142595A publication Critical patent/JP2005142595A/ja
Application granted granted Critical
Publication of JP3767625B2 publication Critical patent/JP3767625B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 ネジ端子、突っ込み端子など端子台の仕様が異なる場合に容易に対応できるとともに、工作性の良い制御基板を得る。
【解決手段】 この発明に係る制御基板においては、制御部56を実装する制御部実装用プリント基板8と、コネクタ9と、を有する制御用基板7と、端子台3と入力回路部4および出力回路部5とを実装する脱着式端子台基板用プリント基板2と、コネクタ6と、を有する脱着式端子台基板1と、を備え、制御用基板コネクタ9と脱着式端子台基板コネクタ6とを接続するようにした。
【選択図】 図1

Description

この発明は制御機器の制御基板に関する。
図8は従来の制御機器の制御基板を示す図である。図において、51は制御基板、52はプリント基板、53は外部信号を接続する端子台、54は入力回路部、55は出力回路部、56は制御部である。従来の制御機器の制御基板51は、プリント基板52上に端子台53と入力回路部54と出力回路部55と制御部56とが実装された一体のものであった。入力回路部54は、外部信号を絶縁手段(図示せず)を介して制御部56で処理可能な制御信号へ変換し、また出力回路部55は制御部56から出力された制御信号を絶縁手段(図示せず)を介して外部信号へ変換する。
図9は従来の制御機器の制御基板に実装される端子台を示す図である。図において、(a)は日本国内で標準に使用されているネジ端子用端子台であり、(b)は欧州で標準に使用されている突っ込み端子用端子台である。
また、入力回路部54,出力回路部55という入出力回路部においても、シンク仕様/ソース仕様という2種類の入出力仕様がある。図10は従来のシンク仕様の入出力回路部を示す図、図11は従来のソース仕様入出力回路部を示す図である。
図10において、入力1〜入力nは外部信号の入力端子、CGは外部信号のコモン端子、出力1〜出力nは外部信号の出力端子、CCGは外部出力コモン端子、52aはプリント基板、53は端子台、54aはシンク仕様の入力回路部、55aはシンク仕様の出力回路部、61は抵抗、62はフォトカプラ、63は抵抗、64はnpnトランジスタ、65は抵抗、66はフォトカプラ、67は抵抗である。
入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して説明する。
入力nは抵抗61に接続され、抵抗61の一方はフォトカプラ62の入力LEDのカソ−ドに接続される。入力n、CG間に外部信号が入力される(入力nとCGが短絡される)と、入力nから電流が流れ出し、フォトカプラ62がオンする。
また、出力nはnpnトランジスタ64のコレクタとフォトカプラ66の出力のコレクタに接続され、外部出力コモン端子CCGはnpnトランジスタ64のエミッタと抵抗65に接続される。フォトカプラ66のエミッタは抵抗65の一方とnpnトランジスタ64のベースに接続される。
図11において、P24は外部信号の24V端子、入力1〜入力nは外部信号の入力端子、P24Gは外部出力24V端子、出力1〜出力nは外部信号の出力端子、52bはプリント基板、53は端子台、54bはソース仕様の入力回路部、55bはソース仕様の出力回路部、71は抵抗、72はフォトカプラ、73は抵抗、74はpnpトランジスタ、75は抵抗、76はフォトカプラ、77は抵抗である。
入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して説明する。
入力nはフォトカプラ72の入力LEDのアノ−ドに接続され、フォトカプラ72の入力LEDのカソードは抵抗71に接続される。抵抗71の一方は24Vのコモンに接続される。入力nとP24間に外部信号が入力される(入力nとP24間が短絡される)と電流が入力nへ流れ込み、フォトカプラ72がオンして信号を伝える。
出力nはpnpトランジスタ74のコレクタとフォトカプラ76の出力のエミッタに接続されている。外部出力24V端子P24Gは、pnpトランジスタ74のエミッタと抵抗75に接続され、抵抗75の一方はフォトカプラ76の出力のコレクタとpnpトランジスタ74のベ−スに接続されている。
各国で標準に使用されている端子は、日本国内ではネジ端子、欧州では突っ込み端子という様に異なるが、従来の制御基板は端子台と入力回路部と出力回路部と制御部とがプリント基板上に実装されて一体である制御基板であったため、ユーザーが端子台を自由に選択することができなかった。このため、例えば欧州で日本製の制御機器を輸入して使用する場合、端子台がネジ端子のために、普段使い慣れない圧着端子を準備し、配線しなければならないという問題点があった。
また、製造者側においても基板を組み立てる際、制御基板上の部品の面実装化が進んでいるが、端子台やリレーなどはDIP部品のため、面実装部品を自挿機で取付けた後、端子台やリレーなどを手挿入にて取付けねばならず、工程が増えるとなるという問題点があった。
また、制御部は共通であっても、入出力仕様について、シンク仕様/ソ−ス仕様との2種類があり、シンク仕様/ソ−ス仕様それぞれの制御基板を用意しなければならないという問題点があった。
さらに、各国で標準に使用されている端子台と入出力仕様との組み合わせとしては、日本国内ではネジ端子とシンク仕様との組み合わせ、欧州では突っ込み端子とソ−ス仕様との組み合わせであり、ネジ端子とシンク仕様とを組み合わせた制御基板、突っ込み端子とソ−ス仕様とを組み合わせた制御基板など組み合わせが異なる複数種類の制御基板を用意しなければならないという問題点があった。
さらにまた、各国の電源事情に合せて、制御部のプログラムの初期値を設定する必要がある場合、国内向けの初期値を記憶した制御基板と、欧州向けの初期値を記憶した制御基板といった、電源事情に対応した複数種類の制御基板を用意しなければならないという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、第1の目的は、ネジ端子、突っ込み端子など端子台の仕様が異なる場合に容易に対応できるとともに、工作性の良い制御基板を得るものである。
また、第2の目的は、シンク仕様/ソ−ス仕様など入出力仕様が異なる場合に容易に対応できる制御基板を得るものである。
さらに、第3の目的は、端子台の仕様と入出力仕様との組み合わせに容易に対応できる制御基板を得るものである。
この発明に係る制御基板においては、制御部と、この制御部を実装する制御部実装用プリント基板と、コネクタと、を有する制御用基板と、端子台と、シンク仕様またはソ−ス仕様を選択する手段と、を実装する脱着式端子台基板用プリント基板と、コネクタと、を有する脱着式端子台基板と、を備え、前記制御用基板コネクタと前記脱着式端子台基板コネクタとを接続するようにしたものである。
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
制御部と、この制御部を実装する制御部実装用プリント基板と、コネクタと、を有する制御用基板と、端子台と、シンク仕様またはソ−ス仕様を選択する手段と、を実装する脱着式端子台基板用プリント基板と、コネクタと、を有する脱着式端子台基板と、を備え、前記制御用基板コネクタと前記脱着式端子台基板コネクタとを接続するようにしたので、ネジ端子、突っ込み端子など端子台の仕様が異なる場合またはシンク仕様およびソ−ス仕様の入出力仕様が異なる場合に容易に対応できる制御基板を得ることができる。
実施の形態1.
図1はこの発明の一実施の形態による脱着式端子台基板を使用した制御基板を示す図である。図において、1は脱着式端子台基板、2は脱着式端子台基板用プリント基板、3は端子台、4は入力回路部、5は出力回路部、6はコネクタであり、脱着式端子台基板1は脱着式端子台基板用プリント基板2上に端子台3、入力回路部4、出力回路部5およびコネクタ6を実装して構成される。入力回路部4は、外部信号を絶縁手段(図示せず)を介して制御部56で処理可能な制御信号へ変換し、また出力回路部5は制御部56から出力された制御信号を絶縁手段(図示せず)を介して外部信号へ変換する。また、7は制御用基板、8は制御部実装用プリント基板、9はコネクタである。制御用基板7と脱着式端子台基板1とをコネクタ9およびコネクタ6を介して接続することにより制御基板が構成される。
脱着式端子台基板用プリント基板2上に端子台3、入力回路部4、出力回路部5およびコネクタ6を実装するとともに、従来の制御基板に実装されていたDIP部品を全て脱着式端子台基板1側へ移動させることにより、制御用基板7の全ての部品の面実装が可能となり、制御用基板を自挿機で全て実装ができ、工作性を向上させることができる。
上述のように、制御用基板は1種類で脱着式端子台基板を、ネジ端子を備えた脱着式端子台基板または突っ込み端子を備えた脱着式端子台基板に変更することにより、ユーザが好みに応じて端子台の種類(ネジ端子/突っ込み端子)を容易に選択できる。また、脱着式端子台基板1上の入力回路部4、出力回路部5を制御用基板7へ移動させても、上述の目的を達成できることはいうまでもない。
図2はこの発明の一実施の形態によるシンク仕様の入出力回路部を備えた脱着式端子台基板を使用した制御基板を示す図である。図において、1,3,6,7,9,56は図1と同様であり、その説明を省略する。2aは脱着式端子台基板、4aはシンク仕様の入力回路部、5aはシンク仕様の出力回路部、8aは制御用基板、11は5V、12は5V11に対するコモン、13は24V、14は24V13に対するコモン、15は抵抗、16はフォトカプラ、17は抵抗、18はnpnトランジスタ、19は抵抗、20は抵抗である。ここで、5V11、5V11に対するコモン12、24V13および24V13に対するコモン14は、コネクタ6およびコネクタ9を介して制御用基板8aから供給される。入力1〜入力nは外部信号の入力端子、CGは外部信号のコモン端子、出力1〜出力nは外部出力端子、CCGは外部出力コモン端子で、端子台3に設けられている。
入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して説明する。
入力nは抵抗15に接続され、抵抗15の一方はフォトカプラ16の入力LEDのカソ−ドに接続され、入力LEDのアノ−ドは24V13に接続される。フォトカプラ16の出力のエミッタは5Vコモン12に接続され、コレクタはコネクタ6に設けられた入力n’に接続される。外部信号のコモン端子CGは24Vコモン14に接続されている。入力n’はコネクタ6およびコネクタ9を介して制御用基板8aにおいて抵抗17と制御部56に接続され、抵抗17の一方は5V11に接続される。入力nとCG間に外部信号が入力される(入力nとCG間が短絡される)と電流が入力nから流れ出し、フォトカプラ16がオンして制御部56に信号を伝える。
出力nはnpnトランジスタ18のコレクタとフォトカプラ16の出力のコレクタに接続されている。CCGはトランジスタ18のエミッタと抵抗19に接続されている。トランジスタ18のベ−スはフォトカプラ16の出力のエミッタと抵抗19の一方に接続されている。フォトカプラ16の入力LEDのアノ−ドは5V13に接続され、カソ−ドはコネクタ6に設けられた出力n’に接続される。出力n’はコネクタ9を介して制御用基板8aにおいて抵抗20と制御部56に接続される。制御部56より出力n’に信号0Vが出力されるとフォトカプラ16がオンし、トランジスタ18がオンし、出力nとCCG間が短絡される(出力される)。
図3はこの発明の一実施の形態によるソ−ス仕様の入出力回路部を備えた脱着式端子台基板を使用した制御基板を示す図である。図において、1,3,6,7,9,56は図1と同様であり、その説明を省略する。2bは脱着式端子台基板、4bはソ−ス仕様の入力回路部、5bはシンク仕様の出力回路部、8aは制御用基板、11は5V、12は5V11に対するコモン、13は24V、14は24V13に対するコモン、15は抵抗、16はフォトカプラ、17は抵抗、19は抵抗、20は抵抗、21はpnpトランジスタである。ここで、5V11、5V11に対するコモン12、24V13および24V13に対するコモン14は、コネクタ6およびコネクタ9を介して制御用基板8aから供給される。入力1〜入力nは外部信号の入力端子、P24は外部信号の24V端子、出力1〜出力nは外部出力端子、P24Gは外部出力24V端子で端子台3に設けられている。
入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して説明する。入力nは抵抗15に接続され、抵抗15の一方はフォトカプラ16の入力LEDのアノ−ドに接続され、入力LEDのカソ−ドは24Vコモン14に接続される。フォトカプラ16の出力のエミッタは5Vコモン12に接続され、コレクタはコネクタ2に設けられた入力n’に接続される。外部信号の24V端子P24は、24V13に接続されている。入力n’はコネクタ6およびコネクタ9を介して制御用基板8aにおいて抵抗17と制御部56に接続され、抵抗17の一方は5V11に接続される。入力nとP24間に外部信号が入力される(入力nとP24間が短絡される)と電流が入力nへ流れ込み、フォトカプラ16がオンして入力n’に信号を伝える。
出力nはpnpトランジスタ21のコレクタとフォトカプラ16の出力のエミッタに接続されている。外部出力24V端子P24Gはトランジスタ21のエミッタと抵抗19に接続され、抵抗19の一方はフォトカプラ16の出力のコレクタとトランジスタ21のベ−スに接続されている。フォトカプラ16の入力LEDのアノ−ドは5V13に接続され、カソ−ドはコネクタ6に設けられた出力n’に接続される。出力n’はコネクタ6およびコネクタ9を介して制御用基板8aにおいて抵抗20と制御部56に接続される。制御部56より出力n’に信号0Vが出力されるとフォトカプラ16がオンし、トランジスタ21がオンし、出力nとP24G間が短絡される(出力される)。
上述のように、制御用基板は1種類で脱着式端子台基板を、シンク仕様の入出力回路部を備えた脱着式端子台基板、またはソース仕様の入出力回路部を備えた脱着式端子台基板に変更することにより、ユーザが好みに応じて入出力仕様を容易に選択できる。
実施の形態2.
図4はこの発明の一実施の形態に係るシンク/ソース切り替え入出力回路部を備えた脱着式端子台基板を使用した制御基板を示す図である。図において、3,6,7,9,56は図1と同様であり、その説明を省略する。2cは脱着式端子台基板、8bは制御用基板、11は5V、12は5V11に対するコモン、13は24V、14は24V13に対するコモン、16はフォトカプラ、17は抵抗、18はnpnトランジスタ、19,20は抵抗、23は入力回路部、24は出力回路部、25,26はダイオード、27,28はフォトカプラ駆動抵抗、29,30はゼロオーム抵抗、31,32,33,34はダイオード、35,36はゼロオーム抵抗である。ここで、5V11、5V11に対するコモン12、24V13および24V13に対するコモン14は、コネクタ6およびコネクタ9を介して制御用基板8bから供給される。
入力1〜入力nは外部信号の入力端子、P24/CGは外部信号の電源/コモン用端子、出力1〜出力nは外部出力端子、P24G/CCGは外部出力電源/コモン用端子で端子台3に設けられている。入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して説明する。
入力回路部23において、外部入力端子入力nはダイオード25のアノード、ダイオード26のカソードに接続される。ダイオード25のカソードはフォトカプラ16の入力LEDのアノ−ドとフォトカプラ駆動抵抗27に接続され、駆動抵抗27の一方は24V13とゼロオーム抵抗30と他の入力回路部の駆動抵抗27に接続され、ゼロオーム抵抗30の一方は端子台3に設けられたP24/CG端子に接続される。ダイオード26のアノードはフォトカプラ16の入力LEDのカソードとフォトカプラ駆動抵抗28に接続され、駆動抵抗28の一方は24Vコモン14とゼロオーム抵抗29と他の入力回路部の駆動抵抗28に接続され、ゼロオーム抵抗29の一方はP24/CG端子に接続される。フォトカプラ16の出力のコレクタはコネクタ6に設けられた入力n’接続され、エミッタは他の入力回路部のフォトカプラ16のエミッタと5Vコモン12に接続される。入力端子n’はコネクタ6およびコネクタ9を介して制御用基板において負荷抵抗17と制御部6へ接続される。
出力回路部24において、外部出力端子出力nはダイオード32のアノードとダイオード33のカソードとゼロオーム抵抗35、36に接続される。ゼロオーム抵抗35の一方はダイオード32のカソードとダイオード31のカソードとnpnトランジスタのコレクタとフォトカプラ16の出力のコレクタに接続される。ゼロオーム抵抗36の一方はダイオード33のアノードとダイオード34のアノードとnpnトランジスタのエミッタと抵抗19とに接続される。P24G/CCGは全ての出力回路部のダイオード31のアノードとダイオード34のカソードに接続される。トランジスタ18のべ−スは抵抗19の一方とフォトカプラ16の出力のエミッタに接続される。フォトカプラ16の入力LEDのアノ−ドは5V11に接続され、カソ−ドはコネクタ6に設けられた出力n’に接続される。出力n’はコネクタ6およびコネクタ9を介して制御用基板において駆動抵抗20に接続され、抵抗20の一方は制御部56に接続される。
図5はこの発明の一実施の形態に係るシンク仕様時の入出力回路を内蔵した脱着式端子台基板を使用した制御基板を示す図である。図において、3,6〜
9,11〜14,16〜20,23〜27,29,33〜35、56は、図4と同様であり、その説明を省略する。2dは脱着式端子台基板である。図5はシンク仕様時の部品を実装したものであり、図4の入出力回路部の全ての部品を実装した脱着式端子台基板から、フォトカプラ駆動抵抗28、ゼロオーム抵抗30、36とダイオード31、32を実装しない場合と等価である。
入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して動作の説明する。
入力回路23において、入力nとCG間に外部信号が入力される(入力nとP24/CG間が短絡される)と電流が24V13からフォトカプラ駆動抵抗27、フォトカプラ16の入力LED、ダイオ−ド26を通って入力nから流れ出し、フォトカプラ16がオンして入力n’に信号を伝える。
出力回路部24の場合は動作時、図4における入力回路部4aと機能的に等価な回路が接続されることであるから、入力回路部4aの入力n端子と出力回路部24の出力nが接続され、入力回路部4aのCG端子と出力回路部24のP24G/CCG端子が接続される。制御部56より信号が出力され出力回路部24のトランジスタ18がオンすると出力n端子より電流が流れ込み、ゼロオーム抵抗35、npnトランジスタ18、ダイオ−ド34を通ってP24G/CCG端子より電流が流れ出す。
図6はこの発明の一実施の形態に係るソース仕様時の入出力回路部を内蔵した脱着式端子台基板を使用した制御基板を示す図である。図において、3,6〜9,11〜14,16〜20,23〜26,28,30〜32、36、56は、図4と同様であり、その説明を省略する。2eは脱着式端子台基板である。図6はソース仕様時の部品を実装したものであり、図4の入出力回路部の全ての部品を実装した脱着式端子台基板から、フォトカプラ駆動抵抗27、ゼロオーム抵抗29、35とダイオード33、34を実装しない場合と等価である。
入力1〜入力n、また出力1〜出力nは同様の機能であり、以下入力n、また出力nで代表して動作の説明する。
入力回路部23において、入力nとCG間に外部信号が入力される(入力nとP24/CG間が短絡される)とP24/CG端子から流れ出した電流が入力n端子に流れ込み、ダイオード25、フォトカプラ16の入力LED、フォトカプラ駆動抵抗28を流れる。これによりフォトカプラ16がオンして入力n’に信号を伝える。
出力回路部24の場合は動作時、図5における入力回路部4bと機能的に等価な回路が接続されることであるから、入力回路部4bの入力n端子と出力回路部24の出力nが接続され、入力回路部4bのP24端子と出力回路部24のP24G/CCG端子が接続される。制御部56より信号が出力され出力回路部24のトランジスタ18がオンするとP24G/CCG端子より電流が流れ込み、ダイオ−ド31、npnトランジスタ18、ゼロオーム抵抗36を通って出力n端子より電流が流れ出す。
上述のように、制御用基板は1種類で脱着式端子台基板を、シンク仕様の入出力回路部を備えた脱着式端子台基板またはソース仕様の入出力回路部を備えた脱着式端子台基板に変更することができるので、製造者が1枚の端子台基板で入出力仕様のシンク仕様/ソース仕様の端子台基板の用意が容易となる。
また、図4の構成とすることにより、1種類の脱着式端子台基板で、上述の図5,図6に示すように抵抗、ダイオード等の部品の実装状態を変更することで、シンク仕様/ソース仕様との入出力仕様の切り換えができる。
実施の形態3.
図7はこの発明の一実施の形態に係る脱着式端子台基板を使用した制御基板を示す図である。図において、2fは脱着端子台基板、3は端子台、6はコネクタ、8cは制御用基板、9はコネクタ、37はコネクタ6に設けられている端子台基板の識別信号、38,39は端子仕様または入出力仕様の少なくとも一つを識別するための識別用抵抗、56aは識別用抵抗38,39の接続状況を判断して端子仕様または入出力仕様を識別する制御部である。識別信号37は制御用基板8cにおいてはコネクタ9から制御部56aへと接続され、脱着端子台基板2f上ではコネクタ6から抵抗38、抵抗39に接続され、抵抗38の一方は5V
11に、抵抗39の一方は5Vコモン12に接続されている。
この実施の形態の制御基板は、脱着式端子台基板用プリント基板に、端子仕様または入出力仕様の少なくとも一つを識別する識別用抵抗を接続可能とし、制御部がこの識別用抵抗の接続状況を判断して端子仕様または入出力仕様を識別するようにしたものである。
脱着端子台基板2fの端子台3がネジ端子または入出力回路がシンク仕様の時は抵抗38を実装し抵抗39は実装しない。一方、脱着端子台基板2fの端子台3が突っ込み端子または入出力回路部がソース仕様の時は抵抗39を実装し抵抗38は実装しない。
次に動作の説明をする。識別信号37が5Vの場合、制御部56はネジ端子またはシンク仕様と識別し、0Vの場合は突っ込み端子またはソース仕様であると識別する。
一般に国内ではネジ端子台が使用され、入出力の仕様はシンク仕様である。一方、欧州では突っ込み端子が使用され、入出力の仕様はソースである。従って制御基板は脱着式端子台基板の仕様を識別信号37により国内仕様か、欧州仕様か識別できる。
国内、欧州それぞれの電源事情に合せて制御部56aのプログラムの初期値を変更しなければならないが、上述の識別信号を用いることにより、脱着式端子台基板を切り替えた場合に、制御部56aで脱着式端子台基板の種類を判断して、電源事情にあったプログラムのデータの初期値を自動的に選択するので、自動的にプログラムのデ−タの初期値を国内または欧州の電源事情にあわせて変更でき、制御プログラムは1種類ですむ。
以上のように、この発明の制御基板は、ネジ端子、突っ込み端子など端子台の仕様が異なる場合、シンク仕様/ソ−ス仕様など入出力仕様が異なる場合、さらに端子台の仕様と入出力仕様との組み合わせに容易に対応できるので、端子台の仕様、入出力仕様が異なる海外向けに適している。
この発明の一実施の形態による脱着式端子台基板を使用した制御基板を示す図である。 この発明の一実施の形態によるシンク仕様の入出力回路部を備えた脱着式端子台基板を使用した制御基板を示す図である。 この発明の一実施の形態によるソ−ス仕様の入出力回路部を備えた脱着式端子台基板を使用した制御基板を示す図である。 この発明の一実施の形態に係るシンク/ソース切り替え入出力回路部を備えた脱着式端子台基板を使用した制御基板を示す図である。 この発明の一実施の形態に係るシンク仕様時の入出力回路部を内蔵した脱着式端子台基板を使用した制御基板を示す図である。 この発明の一実施の形態に係るソース仕様時の入出力回路部を内蔵した脱着式端子台基板を使用した制御基板を示す図である。 この発明の一実施の形態に係る脱着式端子台基板を使用した制御基板を示す図である。 従来の制御機器の制御基板を示す図である。 従来の制御機器の制御基板に実装される端子台を示す図である。 従来のシンク仕様の入出力回路部を示す図である。 従来のソース仕様入出力回路部を示す図である。
符号の説明
1 脱着式端子台基板、 2,2a,2b,2c,2d,2e,2f 脱着式端子台基板用プリント基板、 3 端子台、 4,4a,4b 入力回路部、 5,5a,5b 出力回路部、 6 コネクタ、 7 制御用基板、 8,8a,8c 制御部実装用プリント基板、 9 コネクタ、 11 5V、 12 5Vに対するコモン、 13 24V、 14 24Vに対するコモン、 15 抵抗、 16 フォトカプラ、 17 抵抗、 18 npnトランジスタ、 19 抵抗、 20 抵抗、 21 pnpトランジスタ、 23 入力回路部、 24 出力回路部、 25,26 ダイオード、 27,28 フォトカプラ駆動抵抗、 29,30 ゼロオーム抵抗、 31,32,33,34 ダイオード、 35,36 ゼロオーム抵抗、 37 端子台基板の識別信号、 38,39 識別用抵抗、 56,56a 制御部。

Claims (1)

  1. 制御部と、この制御部を実装する制御部実装用プリント基板と、コネクタと、を有する制御用基板と、
    端子台と、シンク仕様またはソ−ス仕様を選択する手段と、を実装する脱着式端子台基板用プリント基板と、コネクタと、を有する脱着式端子台基板と、
    を備え、前記制御用基板コネクタと前記脱着式端子台基板コネクタとを接続することにより構成したことを特徴とする制御基板。
JP2005034333A 2005-02-10 2005-02-10 制御基板 Expired - Fee Related JP3767625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005034333A JP3767625B2 (ja) 2005-02-10 2005-02-10 制御基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005034333A JP3767625B2 (ja) 2005-02-10 2005-02-10 制御基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05616397A Division JP3700315B2 (ja) 1997-03-11 1997-03-11 制御基板

Publications (2)

Publication Number Publication Date
JP2005142595A true JP2005142595A (ja) 2005-06-02
JP3767625B2 JP3767625B2 (ja) 2006-04-19

Family

ID=34698258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005034333A Expired - Fee Related JP3767625B2 (ja) 2005-02-10 2005-02-10 制御基板

Country Status (1)

Country Link
JP (1) JP3767625B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012070266A (ja) * 2010-09-24 2012-04-05 Brother Ind Ltd 入力回路及び入力装置
JPWO2017085821A1 (ja) * 2015-11-19 2018-07-05 株式会社日立産機システム 電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012070266A (ja) * 2010-09-24 2012-04-05 Brother Ind Ltd 入力回路及び入力装置
JPWO2017085821A1 (ja) * 2015-11-19 2018-07-05 株式会社日立産機システム 電力変換装置

Also Published As

Publication number Publication date
JP3767625B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
JP3700315B2 (ja) 制御基板
US20060138967A1 (en) Drive circuit of computer system for driving a mode indicator
KR101186701B1 (ko) 디지털 출력 회로
JP4807431B2 (ja) 入力インタフェース回路
JP3767625B2 (ja) 制御基板
US20060139064A1 (en) Drive circuit of computer system for driving a mode indicator
JP5621900B2 (ja) 入力回路および当該入力回路の集積回路
JP2006041956A (ja) 遠隔監視制御システム用端末器
JP6065853B2 (ja) リレーモジュール装置
JP2005143002A (ja) 入力回路
JP4862912B2 (ja) 出力インタフェース回路
JP2012205001A (ja) 信号出力装置及びロボットコントローラー
JP4878971B2 (ja) オープンコレクタ型入出力インターフェース回路及びモータ駆動装置
KR20100003060U (ko) 온도 레인지 변경이 용이한 다이얼 설정형 온도 조절기
JP6766352B2 (ja) インタフェース回路
JP2000266795A (ja) 電圧変動試験システム
JP3646763B2 (ja) 回路形成方法および回路装置
JP2005025613A (ja) 信号処理回路モジュール
JP4744940B2 (ja) ブラシレスモータ制御用電子回路装置およびブラシレスモータ制御用電子回路装置を製造する方法。
JP2004040920A (ja) 洗濯機のモータ制御装置
JP2005229264A (ja) 信号入力回路及びリレーユニット回路
KR20080001358A (ko) 위치 변경이 가능한 잭 연결 장치
JP2002258917A (ja) 入力切換え機能付きAS−i用スレーブ
KR100418706B1 (ko) 컴퓨터 시스템
JP2008034160A (ja) 電子回路基板および電子回路基板を備えた電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees