KR20110058730A - 디지털 출력 회로 - Google Patents

디지털 출력 회로 Download PDF

Info

Publication number
KR20110058730A
KR20110058730A KR1020100118193A KR20100118193A KR20110058730A KR 20110058730 A KR20110058730 A KR 20110058730A KR 1020100118193 A KR1020100118193 A KR 1020100118193A KR 20100118193 A KR20100118193 A KR 20100118193A KR 20110058730 A KR20110058730 A KR 20110058730A
Authority
KR
South Korea
Prior art keywords
terminal
phototransistor
output
photocoupler
load
Prior art date
Application number
KR1020100118193A
Other languages
English (en)
Other versions
KR101186701B1 (ko
Inventor
히로유키 오노
다카히로 요시다
구니아키 마츠우라
Original Assignee
파나소닉 덴코 에스유엔엑스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 덴코 에스유엔엑스 가부시키가이샤 filed Critical 파나소닉 덴코 에스유엔엑스 가부시키가이샤
Publication of KR20110058730A publication Critical patent/KR20110058730A/ko
Application granted granted Critical
Publication of KR101186701B1 publication Critical patent/KR101186701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1102—Speed up I-O manipulation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1105—I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1182—I-O isolation, optical
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15133—Opto isolation, optical separation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 저비용으로 응답 속도의 고속화를 도모할 수 있고 또한 신뢰성이 높은 디지털 출력 회로를 제공한다. 마이컴(10)의 출력 포트(T1)로부터의 출력 신호를 부하(Ｌ)측에 전달하는 범용의 포토커플러(PC5)와, 부하(L)에 포토커플러(PC5)로부터의 출력 신호를 전달하는 트랜지스터(TR13)을 구비하고, 포토커플러(PC5)의 발광 다이오드(LD6)가 전원(Vcc)과 출력 포트(T1) 사이에 접속되고, 포토커플러(PC5)의 포토트랜지스터(PT8)의 콜렉터 단자가 전원 단자(T3)에 저항(R3)을 사이에 두고 접속되고, 에미터 단자가 트랜지스터(TR13)의 베이스 단자에 접속되어 있고, 트랜지스터(TR13)의 베이스 단자와 에미터 단자 사이에 저항(R2)이 접속되고, 트랜지스터(TR13)의 에미터 단자가 공통 단자(T5)에 접속되고, 콜렉터 단자가 출력 단자(T4)에 접속되어 있고, 포토트랜지스터(PT8)의 콜렉터 단자와 공통 단자(T5) 사이에 접속된 콘덴서(C1)을 마련하고 있다.

Description

디지털 출력 회로{DIGITAL OUTPUT CIRCUIT}
본 발명은, 예를 들면, 프로그래머블 로직 컨트롤러(Programmable Logic Controller)(이하, PLC로 약칭함) 등에 사용되는 디지털 출력 회로에 관한 것이다.
일반적으로, PLC는 각종 외부 기기의 제어에 널리 이용되고 있으며, 최근에는, 제어 대상으로 되는 외부 기기의 구성이 복잡화되어 있으므로, 입력 신호 및 출력 신호를 고속으로 처리하는 것이 요구되고 있다.
이러한 PLC의 범용 유닛으로서, 예를 들면, 도 3에 나타내는 바와 같이, 제어 대상으로 되는 외부 기기가 접속되는 외부 커넥터(15')와, 시퀀스 프로그램(sequence program)을 실행하는 CPU를 구비한 CPU 유닛이 접속되는 접속 커넥터(16')와, 상기 CPU가 실행한 시퀀스 프로그램에 의거하여 제어 대상으로 되는 외부 기기의 시퀀스 제어를 실행하는 프로그래머블 로직 디바이스(Programmable Logic Device)(이하, PLD로 약칭함)(17')와, 범용 유닛의 동작 상태를 표시하는 복수의 발광 다이오드 등으로 구성되는 표시부(18')와, 외부 커넥터(15')와 PLD(17')의 사이에 마련되고, 양자의 사이를 전기적으로 절연한 상태에서 입력 신호 및 출력 신호를 전달하는 복수의 포토커플러(photocoupler)에 의해 구성되는 절연부(19')와, PLD(17')의 동작 상태를 설정하는 설정 스위치(20')와, PLD(17'), 표시부(18'), 절연부(19') 및 설정 스위치(20')에 전력을 공급하는 전원부(21')를 구비한 것이 알려져 있다(특허문헌 1 참조). 또한, PLD(17')에는 제어 대상으로 되는 외부 기기로부터의 입력 신호를 검지하거나, 외부 기기로 출력 신호를 출력하는 마이크로 컴퓨터(이하, 마이컴으로 약칭함) 등이 마련되어 있다.
그런데, 도 3에 나타낸 구성을 갖는 PLC의 범용 유닛에서는 디지털 출력 회로 및 디지털 입력 회로로서 기능하는 절연부(19')의 포토커플러로서, 1개의 발광 다이오드와 1개의 포토트랜지스터(phototransistor)로 구성되는 범용의 포토커플러에 비해 고속 응답이 가능한 포토커플러를 사용함으로써, PLD(17')로부터 출력되는 출력 신호의 전압 레벨의 변화(하이(high) 레벨과 로우(low) 레벨의 변화)가, 예컨대, 고속으로 반복되는 경우에도 대응할 수 있지만, 범용의 포토커플러를 사용한 경우에 비하면 부품 비용이 높아져, 디지털 출력 회로 및 디지털 입력 회로의 저비용화가 곤란하다.
이에 대해, 범용의 포토커플러를 이용한 디지털 출력 회로(1)로서, 예를 들면, 도 4에 나타내는 바와 같이, 부하인 출력기기(외부 기기)(L1)로의 출력 신호를 처리하는 PLC(2)의 내부 회로(11)에 접속된 범용의 포토커플러의 발광 다이오드(LD6)과, 발광 다이오드(LD6)의 점멸에 의해 온/오프하는 범용의 포토커플러의 포토트랜지스터(PT8)과, 포토트랜지스터(PT8)로부터 출력되는 출력 신호를 출력 기기(L1)에 전달하는 트랜지스터(TR13)을 구비한 것이 알려져 있다(특허문헌 2 참조). 또한, 상술한 포토커플러는 발광 다이오드(LD6)과, 발광 다이오드(LD6)에 대향한 포토트랜지스터(PT8)가 1개의 패키지 내에 배치되어 있다.
상술한 디지털 출력 회로(1)는 포토트랜지스터(PT8)의 콜렉터(collector) 단자가 전원(V1)의 플러스(+)측에 접속된 전원 단자(T3)에 접속되고, 에미터(emitter) 단자가, 저항(R4)과 저항(R2)의 직렬 회로를 사이에 두고, 전원(V1)의 마이너스(-)측에 접속된 공통 단자(T5)에 접속되어 있다. 또한, 포토트랜지스터(PT8)의 에미터 단자에 접속된 저항(R4)과 저항(R2)의 접속점이 트랜지스터(TR13)의 베이스(base) 단자에 접속되고, 트랜지스터(TR13)의 콜렉터 단자가 출력기기(L1)에 출력 신호를 출력하는 출력 단자(T4)에 접속되고, 에미터 단자가 저항(R2)과 공통 단자(T5)의 접속점에 접속되어 있다. 또한, 출력 단자(T4)와 공통 단자(T5)의 사이에 출력기기(L1)과 전원(V1)의 직렬 회로가 접속되어 있고, 출력기기(L1)와 전원(V1)의 플러스측의 접속점이 전원 단자(T3)에 접속되어 있다.
이하, 도 4에 나타낸 회로구성을 갖는 디지털 출력 회로의 동작에 대해 설명한다.
예를 들면, 내부 회로(11)로부터 출력된 출력 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변화하면, 상기 포토커플러의 발광 다이오드(LD6)에 전류(I1)가 흘러, 발광 다이오드(LD6)가 점등하여, 포토트랜지스터(PT8)가 온(ON)되고(즉, 온(ON) 상태가 되고), 저항(R4)과 저항(R2)의 접속점의 전위에 의해, 트랜지스터(TR13)의 베이스-에미터 사이가 바이어스되어, 트랜지스터(TR13)가 온 상태가 되며, 전원(V1)으로부터 출력기기(L1)에 전류(I2)가 흐른다.
한편, 내부 회로(11)로부터 출력된 출력 신호의 전압 레벨이 하이 레벨에서 로우 레벨로 변화하면, 발광 다이오드(LD6)가 소등하고, 상기 포토커플러의 발광 다이오드(LD6)에 전류(I1)가 흐르지 않게 되어, 포토트랜지스터(PT8)가 오프(OFF)된다(즉, 오프(OFF) 상태로 된다). 따라서, 트랜지스터(TR13)의 베이스-에미터 사이가 바이어스되지 않게 되어, 트랜지스터(TR13)도 오프 상태로 되고, 전원(V1)으로부터 출력기기(L1)에 전류(I2)가 흐르지 않게 된다.
또한, 범용의 포토커플러를 이용한 다른 디지털 출력 회로로서, 예를 들면, 도 5에 나타내는 바와 같이, 전원(마이크로 컴퓨터(10)의 제어 전원) (Vcc)의 플러스(+)측과 PLC에 구비된 마이크로 컴퓨터(10)의 출력 포트(T1) 사이에 접속된 범용의 포토커플러(PC5)의 발광 다이오드(LD6)와, 발광 다이오드(LD6)의 점멸에 의해 온/오프하는 범용의 포토커플러(PC5)의 포토트랜지스터(PT8)와, 포토트랜지스터(PT8)로부터 출력되는 출력 신호를 부하(L)에 전달하는 트랜지스터(TR13)를 구비한 것이 제안되어 있다. 또한, 상술한 포토커플러(PC5)는 발광 다이오드(LD6)와, 발광 다이오드(LD6)에 대향한 포토트랜지스터(PT8)가 1개의 패키지 내에 배치되어 있다.
상술한 디지털 출력 회로는 포토커플러(PC5)의 발광 다이오드(LD6)의 애노드(anode) 단자가 전원(Vcc)의 플러스(+)측에 접속되고, 발광 다이오드(LD6)의 캐소드(cathode) 단자가 저항(R1)을 사이에 두고 마이크로 컴퓨터(10)의 출력 포트(T1)에 접속되어 있다. 또한, 포토커플러(PC5)의 포토트랜지스터(PT8)의 콜렉터 단자가, 트랜지스터(TR13)의 베이스 바이어스용의 저항(R3)을 사이에 두고, 전원(V1)의 플러스(+)측에 접속된 전원 단자(T3)에 접속되고, 포토트랜지스터(PT8)의 에미터 단자가, 트랜지스터(TR13)의 베이스 단자에 접속되고, 트랜지스터(TR13)의 베이스 단자와 에미터 단자 사이에 저항(R2)이 접속되어 있다. 또한, 트랜지스터(TR13)의 콜렉터 단자가, 부하(L)에 출력 신호를 출력하는 출력 단자(T4)에 접속되고, 에미터 단자가, 전원(V1)의 마이너스(-)측에 접속된 공통 단자(T5)에 접속되어 있다. 또한, 출력 단자(T4)와 공통 단자(T5) 사이에, 부하(L)와 부하용의 전원(V2)의 직렬 회로가 접속되어 있다.
이하, 도 5에 나타낸 회로구성을 갖는 디지털 출력 회로의 동작에 대해 설명한다.
예를 들면, 마이크로 컴퓨터(10)로부터 출력된 출력 신호의 전압 레벨이 하이 레벨에서 로우 레벨(마이크로 컴퓨터(10)의 출력 포트(T1)의 전압 레벨이 로우 레벨에서 액티브(active) 상태)로 변화하면, 발광 다이오드(LD6)가 점등하고, 포토커플러(PC5)의 발광 다이오드(LD6)에 전류(I1)가 흘러, 포토트랜지스터(PT8)가 온(ON)되고(즉, 온(ON) 상태로 되고), 포토트랜지스터(PT8)의 에미터 단자와 저항(R2)의 접속점의 전위로, 트랜지스터(TR13)의 베이스-에미터 사이가 바이어스되어, 트랜지스터(TR13)가 온 상태가 되며, 부하용의 전원(V2)으로부터 부하(L)에 전류(I2)가 흐른다.
한편, 마이크로 컴퓨터(10)로부터 출력된 출력 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변화하면, 발광 다이오드(LD6)가 소등하고, 포토커플러(PC5)의 발광 다이오드(LD6)에 전류(I1)가 흐르지 않게 되어, 포토트랜지스터(PT8)가 오프(OFF)된다(즉, 오프(OFF) 상태로 된다). 따라서, 트랜지스터(TR13)의 베이스-에미터 사이가 바이어스되지 않게 되어, 트랜지스터(TR13)도 오프 상태로 되므로, 부하용의 전원(V2)으로부터 부하(L)에 전류(I2)가 흐르지 않게 된다.
일본 특허공개공보 제2002-222003호 일본 특허공개공보 제2000-224021호
그런데, 도 4 및 도 5에 나타낸 회로 구성을 갖는 디지털 출력 회로에서는 포토트랜지스터(PT8)가 온(ON) 되었을 때에, 포토트랜지스터(PT8)가 포화 상태가 되어 버리기 때문에, 포토트랜지스터(PT8)가 온(ON) 상태에서 오프(OFF) 상태로 전환될 때에, 포토트랜지스터(PT8)의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터(PT8)의 미러 효과에 의해서 응답 지연이 발생한다. 이 때문에, 마이크로 컴퓨터(10)로부터 출력되는 출력 신호의 전압 레벨의 변화가 고속으로 반복되는 경우(고속 펄스 출력의 경우)에, 상기 PLC로부터의 출력 신호의 전압 레벨의 변화(하이 레벨과 로우 레벨의 변화)를 정확하게 전환하는 것은 곤란하게 되어 버린다. 그래서, 고속 펄스 출력에도 대응할 수 있도록, 범용의 포토커플러에 비해 고속 응답이 가능한 포토커플러를 이용하는 것이 고려되지만, 회로의 저비용화를 도모하는 것이 곤란하였다.
또한, 범용의 포토커플러를 이용하면서 고속 응답을 가능하게 하기 위해, 도 6에 나타내는 바와 같이, 도 5에서 나타낸 회로 구성을 갖는 디지털 출력 회로에서 트랜지스터(TR13)의 베이스 바이어스용의 저항(R3)(도 5 참조)을 제거하고, 포토트랜지스터(PT8)의 콜렉터 단자에 전원(V1)을 직접 접속하는 것이 고려된다. 도 6에 나타낸 회로 구성을 갖는 디지털 출력 회로에서는 포토트랜지스터(PT8)의 콜렉터 단자의 전위가 포토트랜지스터(PT8)에 공급되는 전원(V1)의 전압 레벨로 고정되는 한편, 포토트랜지스터(PT8)의 에미터 단자가 트랜지스터(TR13)의 베이스 단자에 접속되어 있으므로, 포토트랜지스터(PT8)가 온(ON) 상태일 때, 포토트랜지스터(PT8)의 에미터 단자의 전위도 고정된다. 그 결과, 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 0V로 되지 않기 때문에, 포토트랜지스터(PT8)가 포화 상태로 되지 않는다. 또한, 포토트랜지스터(PT8)의 콜렉터-에미터간 전압의 변화 폭이 작기 때문에, 포토트랜지스터(PT8)의 미러 효과가 거의 생기지 않는다. 따라서, 포토트랜지스터(PT8)가 포화 상태로 되지 않고 또한 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 스위칭 동작이 가능하게 되기 때문에, 포토트랜지스터(PT8)를 온(ON) 상태로부터 오프(OFF) 상태로 했을 때의 축적 시간과 미러 효과에 의한 응답 지연이 짧아지고, 신호 전달 소자로서 고속 응답이 가능한 포토커플러를 사용하지 않아도, 1개의 발광 다이오드(LD6)과 1개의 포토트랜지스터(PT8)로 구성되는 범용의 포토커플러(PC5)를 이용하여, 마이크로 컴퓨터(10)로부터의 고속 펄스 출력 신호의 전압 레벨의 변화(하이 레벨과 로우 레벨의 변화)를 정확하게 전환하는 것이 가능하게 되고, 디지털 출력 회로에 있어서의 회로 부품의 수를 적게 할 수 있는 효과도 있다.
그러나, 도 6에 나타낸 회로 구성을 갖는 디지털 출력 회로에서는 트랜지스터(TR13)의 베이스 바이어스용의 저항(R3)(도 5 참조)이 없으므로, 포토트랜지스터(PT8)에 공급되는 전원(V1)의 전압 레벨이 높은 경우, 포토커플러(PC5)의 발열량이 많아져, 과열로 포토커플러(PC5)가 파열되거나, 포토커플러(PC5)의 특성(예를 들면, 전류 전달비 등)이 저하할 우려가 있고, 신뢰성이 저하하는 경우가 있다. 이에 대해, 도 5에 나타낸 회로 구성을 갖는 디지털 출력 회로와 같이, 포토트랜지스터(PT8)의 콜렉터 단자와 전원 단자(T3)의 사이에 저항(R3)을 추가하면 발열을 분산시키는 것이 가능하게 된다.
그러나, 도 5에 나타낸 회로 구성을 갖는 디지털 출력 회로에서는 상술한 바와 같이 포토트랜지스터(PT8)가 온(ON) 상태와 오프(OFF) 상태의 사이에서 전환될 때에, 포토트랜지스터(PT8)의 콜렉터 단자의 전위가 변동되기 때문에, 포토트랜지스터(PT8)에 미러 효과가 발생하고, 포토트랜지스터(PT8)을 온(ON) 상태에서 오프(OFF) 상태로 했을 때의 응답 시간이 길어져 버린다.
본 발명은 상기의 사유를 감안해서 이루어진 것으로, 저비용으로 응답 속도의 고속화를 도모할 수 있고 또한 신뢰성이 높은 디지털 출력 회로를 제공한다.
본 발명의 제 1 형태에 따른 디지털 출력 회로는, 마이크로 컴퓨터의 출력 포트로부터 출력되는 디지털 전압 신호로 이루어지는 출력 신호를 부하측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 포토커플러와, 상기 포토커플러의 상기 포토트랜지스터의 스위칭 동작에 연동하여, 상기 부하에 상기 포토트랜지스터로부터의 출력 신호를 전달하는 바이폴라(bipolar)형의 npn형 트랜지스터를 구비하고, 상기 포토커플러의 상기 발광 다이오드의 애노드 단자가 제 1 전원의 플러스(+)측에 접속됨과 아울러, 상기 발광 다이오드의 캐소드 단자가 상기 출력 포트에 접속되고, 상기 포토커플러의 상기 포토트랜지스터의 콜렉터 단자가 제 2 전원의 플러스(+)측에 접속되는 전원 단자에 제 1 저항을 사이에 두고 접속됨과 아울러, 상기 포토트랜지스너의 에미터 단자가 상기 npn형 트랜지스터의 베이스 단자에 접속되고, 상기 npn형 트랜지스터의 상기 베이스 단자와 상기 npn형 트랜지스터의 에미터 단자의 사이에 제 2 저항이 접속됨과 아울러, 상기 npn형 트랜지스터의 상기 에미터 단자가 상기 제 2 전원의 마이너스(-)측에 접속되는 공통 단자에 접속되고, 상기 npn형 트랜지스터의 콜렉터 단자가, 상기 부하에 상기 npn형 트랜지스터로부터의 출력 신호를 출력하는 출력 단자에 접속되고, 상기 출력 단자와 상기 공통 단자의 사이에 상기 부하와 부하용의 전원의 직렬 회로가 접속되고, 상기 포토트랜지스터의 상기 콜렉터 단자와 상기 공통 단자의 사이에 접속된 콘덴서가 마련되어 이루어지는 것을 특징으로 한다.
상기 제 1 형태에 의하면, 포토커플러의 포토트랜지스터의 콜렉터 단자와 공통 단자의 사이에 콘덴서를 마련해서 이루어지는 것에 의해, 포토트랜지스터가 온 상태와 오프 상태의 사이에서 전환될 때, 예를 들면, 마이크로 컴퓨터의 출력 포트로부터의 출력 신호가 고속 펄스의 출력 신호의 경우, 콘덴서의 평활 작용에 의해서, 포토트랜지스터의 콜렉터 단자의 전위를 대략 일정하게 유지하기 때문에, 포토트랜지스터의 콜렉터-에미터간 전압이 대략 일정하게 유지되므로, 포토트랜지스터가 온 상태일 때에 포화 상태로 되지 않고 또한 포토트랜지스터의 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 바이폴라형의 npn형 트랜지스터를 스위칭 동작시키는 것이 가능하게 되기 때문에, 포토트랜지스터를 온 상태에서 오프 상태로 했을 때의 포토트랜지스터의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터의 미러 효과(mirror effect)에 의한 응답 지연이 짧아지고, 신호 전달 소자로서 고속응답이 가능한 포토커플러를 사용하지 않아도, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 포토커플러를 이용하여, 마이크로 컴퓨터로부터의 고속 펄스 출력 신호의 전압 레벨의 변화(하이 레벨과 로우 레벨의 변화)를 정확하게 전환하는 것이 가능하게 된다.
따라서, 콘덴서와 같은 범용의 저렴한 회로 부품의 추가로 응답 속도의 고속화를 도모할 수 있고 더욱 신뢰성이 높은 디지털 출력 회로를 구성할 수 있다.
본 발명의 제 2 형태에 따른 디지털 출력 회로는, 마이크로 컴퓨터의 출력 포트로부터 출력되는 디지털 전압 신호로 이루어지는 출력 신호를 부하측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 포토커플러와, 상기 포토커플러의 상기 포토트랜지스터의 스위칭 동작에 연동하여, 상기 부하에 상기 포토트랜지스터로부터의 출력 신호를 전달하는 바이폴라형의 pnp형의 트랜지스터를 구비하고, 상기 포토커플러의 상기 발광 다이오드의 애노드 단자가 제 1 전원의 플러스(+)측에 접속됨과 아울러, 상기 발광 다이오드의 캐소드 단자가 상기 출력 포트에 접속되고, 상기 포토커플러의 상기 포토트랜지스터의 에미터 단자가 제 2 전원의 마이너스(-)측이 접속되는 전원 단자에 제 1 저항을 사이에 두고 접속됨과 아울러, 상기 포토트랜지스터의 콜렉터 단자가 상기 pnp형 트랜지스터의 베이스 단자에 접속되고, 상기 pnp형 트랜지스터의 상기 베이스 단자와 상기 pnp형 트랜지스터의 에미터 단자 사이에 제 2 저항이 접속되어 있고, 상기 pnp형 트랜지스터의 상기 에미터 단자가 상기 제 2 전원의 플러스(+)측을 접속하는 공통 단자에 접속됨과 아울러, 상기 pnp형 트랜지스터의 콜렉터 단자가, 상기 부하에 상기 pnp형 트랜지스터로부터의 출력 신호를 출력하는 출력 단자에 접속되고, 상기 출력 단자와 상기 공통 단자의 사이에 상기 부하와 부하용의 전원의 직렬 회로가 접속되고, 상기 포토트랜지스터의 상기 에미터 단자와 상기 공통 단자의 사이에 접속된 콘덴서가 마련되어 이루어지는 것을 특징으로 한다.
상기 제 2 형태에 의하면, 포토커플러의 포토트랜지스터의 에미터 단자와 공통 단자의 사이에 콘덴서를 마련하는 것에 의해, 포토트랜지스터가 온 상태와 오프 상태의 사이에서 전환될 때, 예를 들면, 마이크로 컴퓨터의 출력 포트로부터의 출력 신호가 고속 펄스의 출력 신호의 경우, 콘덴서의 평활 작용에 의해서, 포토트랜지스터의 에미터 단자의 전위를 대략 일정하게 유지하기 때문에, 포토트랜지스터의 콜렉터-에미터간 전압이 대략 일정하게 유지되므로, 포토트랜지스터가 온 상태일 때에 포화 상태로 되지 않고 또한 포토트랜지스터의 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 바이폴라형의 pnp형 트랜지스터를 스위칭 동작시키는 것이 가능하게 되기 때문에, 포토트랜지스터를 온 상태에서 오프 상태로 했을 때의 포토트랜지스터의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터의 미러 효과에 의한 응답 지연이 짧아지고, 신호 전달 소자로서 고속 응답이 가능한 포토커플러를 사용하지 않아도, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 포토커플러를 이용하여, 마이크로 컴퓨터로부터의 고속 펄스 출력 신호의 전압 레벨의 변화(하이 레벨과 로우 레벨의 변화)를 정확하게 전환하는 것이 가능하게 된다.
따라서, 콘덴서와 같은 범용의 저렴한 회로 부품의 추가로 응답 속도의 고속화를 도모할 수 있고 더욱 신뢰성이 높은 디지털 출력 회로를 구성할 수 있다.
본 발명에 의하면, 저비용으로 응답 속도의 고속화를 도모할 수 있고 더욱 신뢰성이 높은 디지털 출력 회로를 제공할 수 있다.
도 1은 본 발명의 제 1 실시형태에 따른 디지털 출력 회로를 나타내는 회로도,
도 2는 본 발명의 제 2 실시형태에 따른 디지털 출력 회로를 나타내 회로도,
도 3은 종래예를 나타내는 PLC의 범용 유닛의 블록도,
도 4는 종래예를 나타내는 디지털 출력 회로의 회로도,
도 5는 별도의 종래예를 나타내는 디지털 출력 회로의 회로도,
도 6은 또 다른 종래예를 나타내는 디지털 출력 회로의 회로도이다.
(실시형태 1)
본 실시형태의 디지털 출력 회로는, 예를 들면, 도 3에 나타내는 프로그래머블 로직 컨트롤러(이하, PLC로 약칭함)의 절연부(19') 등에서 사용되는 것이며, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 범용의 포토커플러를 신호 전달 소자로서 이용하고 있다. 상술한 디지털 출력 회로는 도 1에 나타내는 바와 같이, PLC의 마이크로 컴퓨터(이하, 마이컴으로 약칭함)(10)로부터의 디지털 전압 신호로 이루어지는 출력 신호를 부하(Ｌ)측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드(LD6)와 1개의 포토트랜지스터(PT8)로 구성되는 범용의 포토커플러(PC5)와, 포토커플러(PC5)의 포토트랜지스터(PT8)의 스위칭 동작에 연동해서, 부하(L)에 포토트랜지스터(PT8)로부터의 출력 신호를 전달하는 범용의 바이폴라(bipolar)형의 트랜지스터(TR13)을 구비하고, 포토트랜지스터(PT8)의 콜렉터 단자와 전원(V1)의 마이너스(-)측에 접속된 공통 단자(T5)의 사이에 포토트랜지스터(PT8)의 콜렉터 단자에서의 전위의 변동을 평활화하는 콘덴서(capacitor)(C1)(예를 들면, 알루미늄 전해 콘덴서, 적층 세라믹 콘덴서 등)가 마련되어 있다. 또, 마이크로 컴퓨터(10)는 부하(L)로의 출력 신호를 출력하는 출력 포트(T1)를 구비하고 있다. 또한, 상술한 포토커플러(PC5)는 발광 소자인 발광 다이오드(LD6)와, 발광 다이오드(LD6)에 대향한 수광 소자인 포토트랜지스터(PT8)가 1개의 패키지(예를 들면, 수지 패키지 등)내에 배치되어 있고, 양자 사이를 전기적으로 절연한 상태에서 출력 신호를 전달한다.
상술한 디지털 출력 회로에서는 포토커플러(PC5)의 발광 다이오드(LD6)의 애노드 단자를 전원(Vcc)의 플러스(+)측에 접속하고, 캐소드 단자를 마이컴(10)의 출력 포트(T1)에 저항(R1)을 거쳐서 접속하고 있다. 포토커플러(PC5)의 포토트랜지스터(PT8)의 콜렉터 단자가, 전원(V1)의 플러스(+)측에 접속되는 전원 단자(T3)에, npn형인 트랜지스터(TR13)의 베이스 바이어스용의 저항(R3)을 사이에 두고 접속되고, 포토트랜지스터(PT8)의 콜렉터 단자와 공통 단자(T5)의 사이에 콘덴서(C1)가 접속되어 있다. 또한, 포토트랜지스터(PT8)의 에미터 단자가 트랜지스터(TR13)의 베이스 단자에 접속되고, 트랜지스터(TR13)의 베이스 단자와 에미터 단자의 사이에 저항(R2)이 접속되어 있고, 트랜지스터(TR13)의 콜렉터 단자가, 부하(L)에 트랜지스터(TR13)으로부터의 출력 신호를 출력하는 출력 단자(T4)에 접속되고, 트랜지스터(TR13)의 에미터 단자가 공통 단자(T5)에 접속되어 있다. 또한, 출력 단자(T4)와 공통 단자(T5)의 사이에, 부하(L)와 부하용의 전원(V2)의 직렬 회로가 접속되어 있다. 또, 본 실시형태에서는 전원(Vcc)이 제 1 전원을 구성하고, 전원(V1)이 제 2 전원을 구성하고 있으며, 저항(R3)이 제 1 저항을 구성하고, 저항(R2)가 제 2 저항을 구성하고 있다.
이하, 본 실시형태의 디지털 출력 회로의 동작에 대해 설명한다.
예를 들면, 마이컴(10)의 출력 포트(T1)로부터 출력되는 출력 신호의 전압 레벨이 하이 레벨에서 로우 레벨(마이컴(10)의 출력 포트(T1)의 전압 레벨이 로우 레벨에서 액티브 상태)로 변화하면, 발광 다이오드(LD6)가 점등하고, 포토커플러(PC5)의 발광 다이오드(LD6)에 전류(I1)가 흘러, 포토트랜지스터(PT8)가 온(ON)되며, 포토트랜지스터(PT8)의 에미터 단자와 저항(R2)의 접속점의 전위로, 트랜지스터(TR13)의 베이스-에미터간이 바이어스되어, 트랜지스터(TR13)가 온(ON) 상태가 되며, 부하용의 전원(V2)으로부터 부하(L)에 전류(I2)가 흐른다.
한편, 마이컴(10)의 출력 포트(T1)로부터 출력되는 출력 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변화하면, 발광 다이오드(LD6)가 소등하고, 포토커플러(PC5)의 발광 다이오드(LD6)에 전류(I1)가 흐르지 않게 되어, 포토트랜지스터(PT8)가 오프(OFF) 상태로 된다. 여기서, 포토트랜지스터(PT8)가 오프(OFF) 상태가 되면, 트랜지스터(TR13)의 베이스-에미터 사이가 바이어스되지 않게 되고, 트랜지스터(TR13)도 오프 상태로 되므로, 부하용의 전원(V2)으로부터 부하(L)에 전류(I2)가 흐르지 않게 된다.
상술한 디지털 출력 회로는 포토커플러(PC5)의 포토트랜지스터(PT8)의 콜렉터 단자와 공통 단자(T5)의 사이에 접속된 콘덴서(C1)를 마련하여 이루어지는 것에 의해, 포토트랜지스터(PT8)가 온(ON) 상태와 오프(OFF) 상태의 사이에서 전환될 때, 예를 들면, 마이컴(10)의 출력 포트(T1)로부터 출력되는 출력 신호의 전압 레벨의 변화가 고속으로 반복되는 경우(고속 펄스 출력의 경우), 콘덴서(C1)의 평활 작용에 의해서, 포토트랜지스터(PT8)의 콜렉터 단자의 전위를 대략 일정하게 유지되고, 이에 따라, 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 대략 일정하게 유지되므로, 포토트랜지스터(PT8)가 온(ON) 상태일 때에 포화 상태로 되지 않고, 또한 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 바이폴라형 트랜지스터(TR13)를 스위칭 동작시키는 것이 가능하게 된다. 그 결과, 포토트랜지스터(PT8)를 온(ON) 상태로부터 오프(OFF) 상태로 했을 때의 포토트랜지스터(PT8)의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터(PT8)의 미러 효과에 의한 응답 지연이 짧아진다.
이상 설명한 본 실시형태의 디지털 출력 회로에서는 포토트랜지스터(PT8)가 포화 상태로 되지 않고, 또한 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 스위칭 동작이 가능하게 되기 때문에, 포토트랜지스터(PT8)를 온(ON) 상태에서 오프(OFF) 상태로 했을 때의 포토트랜지스터(PT8)의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터(PT8)의 미러 효과에 의한 응답 지연이 짧아지고, 신호 전달 소자로서 고속 응답이 가능한 포토커플러를 사용하지 않아도, 1개의 발광 다이오드(LD6)과 1개의 포토트랜지스터(PT8)로 구성되는 범용의 포토커플러(PC5)를 이용하여, 마이컴(10)으로부터의 고속 펄스 출력 신호의 전압 레벨의 변화(하이 레벨과 로우 레벨의 변화)를 정확하게 전환하는 것이 가능하게 된다. 따라서, 콘덴서(C1)과 같은 범용의 저렴한 회로 부품의 추가로 응답 속도의 고속화를 도모할 수 있고, 더욱 신뢰성이 높은 디지털 출력 회로를 구성할 수 있다.
(실시형태 2)
본 실시형태의 디지털 출력 회로는, 예를 들면, 도 3에 나타내는 PLC의 절연부(19')등에서 사용되는 것이며, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 범용의 포토커플러를 신호 전달 소자로서 이용하고 있다. 본 디지털 출력 회로에서는 도 2에 나타내는 바와 같이, PLC의 마이컴(10)으로부터의 디지털 전압 신호로 이루어지는 출력 신호를 부하(Ｌ)측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드(LD6)와 1개의 포토트랜지스터(PT8)로 구성되는 범용의 포토커플러(PC5)와, 포토커플러(PC5)의 포토트랜지스터(PT8)의 스위칭 동작에 연동하여, 부하(L)에 포토트랜지스터(PT8)로부터의 출력 신호를 전달하는 범용의 바이폴라형 트랜지스터(TR14)를 구비하고, 포토트랜지스터(PT8)는 에미터 단자와 전원(V1)의 플러스(+)측에 접속된 공통 단자(T5)의 사이에 에미터 단자에 있어서의 전위의 변동을 평활하게 하는 콘덴서(C2)(예를 들면, 알루미늄 전해 콘덴서, 적층 세라믹 콘덴서등)가 마련되어 있다. 또한, 마이컴(10)은 부하(L)로의 출력 신호를 출력하는 출력 포트(T1)를 구비하고 있다. 또한, 상술한 포토커플러(PC5)는 발광 소자인 발광 다이오드(LD6)와, 발광 다이오드(LD6)에 대향한 수광 소자인 포토트랜지스터(PT8)가 1개의 패키지(예를 들면, 수지 패키지 등)내에 배치되어 있고, 양자 사이를 전기적으로 절연한 상태에서 출력 신호를 전달한다.
본 디지털 출력 회로에서는 포토커플러(PC5)의 발광 다이오드(LD6)의 애노드 단자를 전원(Vcc)의 플러스측(+)에 접속하고, 캐소드 단자를 마이컴(10)의 출력 포트(T1)에 저항(R1)을 거쳐서 접속하고 있다. 또한, 포토커플러(PC5)의 포토트랜지스터(PT8)의 에미터 단자가, 전원(V1)의 마이너스(-)측이 접속되는 전원 단자(T3)에, pnp형 트랜지스터(TR14)의 베이스 바이어스용 저항(R5)을 사이에 두고 접속되고, 포토트랜지스터(PT8)의 에미터 단자와 공통 단자(T5)의 사이에 콘덴서(C2)가 접속되어 있다. 또한, 포토트랜지스터(PT8)의 콜렉터 단자가 트랜지스터(TR14)의 베이스 단자에 접속되고, 트랜지스터(TR14)의 베이스 단자와 에미터 단자의 사이에 저항(R4)이 접속되어 있고, 트랜지스터(TR14)의 콜렉터 단자가, 부하(L)에 트랜지스터(TR14)로부터의 출력 신호를 출력하는 출력 단자(T4)에 접속되고, 트랜지스터(TR14)의 에미터 단자가 공통 단자(T5)에 접속되어 있다. 또한, 출력 단자(T4)와 공통 단자(T5)의 사이에, 부하(L)와 부하용의 전원(V2)의 직렬 회로가 접속되어 있다. 또한, 본 실시형태에서는 전원(Vcc)이 제 1 전원을 구성하고, 전원(V1)이 제 2 전원을 구성하고 있으며, 저항(R5)이 제 1 저항을 구성하고, 저항(R4)이 제 2 저항을 구성하고 있다.
이하, 본 실시형태의 디지털 출력 회로의 동작에 대해 설명한다.
예를 들면, 마이컴(10)의 출력 포트(T1)로부터 출력되는 출력 신호의 전압 레벨이 하이 레벨에서 로우 레벨(마이컴(10)의 출력 포트(T1)의 전압 레벨이 로우 레벨에서 액티브 상태)로 변화하면, 발광 다이오드(LD6)가 점등하고, 포토커플러(PC5)의 발광 다이오드(LD6)에 전류(I1)가 흘러, 포토트랜지스터(PT8)가 온(ON)되고, 이에 따라 포토트랜지스터(PT8)의 콜렉터 단자와 저항(R4)의 접속점의 전위로, 트랜지스터(TR14)의 베이스-에미터간이 바이어스되어, 트랜지스터(TR14)가 온 상태가 되며, 부하용의 전원(V2)로부터 부하(L)에 전류(I2)가 흐른다.
한편, 마이컴(10)의 출력 포트(T1)로부터 출력되는 출력 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 변화하면, 발광 다이오드(LD6)가 소등하고, 포토커플러(PC5)의 발광 다이오드(LD6)에 전류(I1)이 흐르지 않게 되어, 포토트랜지스터(PT8)가 오프(OFF) 상태로 된다. 포토트랜지스터(PT8)가 오프 상태가 되면, 트랜지스터(TR14)의 베이스-에미터 사이가 바이어스되지 않게 되어, 트랜지스터(TR14)도 오프 상태로 되므로, 부하용의 전원(V2)로부터 부하(L)에 전류(I2)가 흐르지 않게 된다.
상술한 디지털 출력 회로는 포토커플러(PC5)의 포토트랜지스터(PT8)의 에미터 단자와 공통 단자(T5)의 사이에 접속된 콘덴서(C2)를 마련해서 이루어지는 것에 의해, 포토트랜지스터(PT8)가 온(ON) 상태와 오프(OFF) 상태의 사이에서 전환될 때, 예를 들면, 마이컴(10)의 출력 포트(T1)로부터 출력되는 출력 신호가 고속 펄스 출력의 경우, 콘덴서(C2)의 평활 작용에 의해서, 포토트랜지스터(PT8)의 에미터 단자의 전위가 대략 일정하게 유지되고, 이에 따라, 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 대략 일정하게 유지되므로, 포토트랜지스터(PT8)가 온(ON) 상태일 때에 포화 상태로 되지 않고, 또한, 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 바이폴라형의 트랜지스터(TR14)를 스위칭 동작시키는 것이 가능하게 된다. 그 결과, 포토트랜지스터(PT8)을 온(ON) 상태에서 오프(OFF) 상태로 했을 때의 포토트랜지스터(PT8)의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터(PT8)의 미러 효과에 의한 응답 지연이 짧아진다.
이상 설명한 본 실시형태의 디지털 출력 회로에서는 포토트랜지스터(PT8)이 포화 상태로 되지 않고 또한 포토트랜지스터(PT8)의 콜렉터-에미터간 전압이 크게 변화하지 않는 범위에서 스위칭 동작이 가능하게 되기 때문에, 포토트랜지스터(PT8)을 온(ON) 상태에서 오프(OFF) 상태로 했을 때의 포토트랜지스터(PT8)의 베이스-에미터간 용량의 축적 시간 및 포토트랜지스터(PT8)의 미러 효과에 의한 응답 지연이 짧아지고, 신호 전달 소자로서 고속 응답이 가능한 포토커플러를 사용하지 않아도, 1개의 발광 다이오드(LD6)과 1개의 포토트랜지스터(PT8)로 구성되는 범용의 포토커플러(PC5)를 이용하여, 마이컴(10)으로부터의 고속 펄스 출력 신호의 전압 레벨의 변화(하이 레벨과 로우 레벨의 변화)를 정확하게 전환하는 것이 가능하게 된다. 따라서, 콘덴서(C2)와 같은 범용의 저렴한 회로 부품의 추가로 응답 속도의 고속화를 도모할 수 있고 더욱 신뢰성이 높은 디지털 출력 회로를 구성할 수 있다.
10: 마이크로 컴퓨터 T1: 출력 포트
T3: 전원 단자 T4: 출력 단자
T5: 공통 단자 PC5: 포토커플러
LD6: 발광 다이오드 PT8: 포토트랜지스터
TR13: npn형의 트랜지스터 TR14: pnp형의 트랜지스터
R3, R5: 저항(제 1 저항) R2,R4: 저항(제 2 저항)
C1: 콘덴서 C2: 콘덴서
L: 부하 Vcc: 전원(제 1 전원)
V1: 전원(제 2 전원) V2: 부하용의 전원

Claims (4)

  1. 마이크로 컴퓨터의 출력 포트로부터 출력되는 디지털 전압 신호로 이루어지는 출력 신호를 부하측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 포토커플러와,
    상기 포토커플러의 상기 포토트랜지스터의 스위칭 동작에 연동하여, 상기 부하에 상기 포토트랜지스터로부터의 출력 신호를 전달하는 바이폴라형의 npn형 트랜지스터
    를 구비하고,
    상기 포토커플러의 상기 발광 다이오드의 애노드 단자가 제 1 전원의 플러스(+)측에 접속됨과 아울러, 상기 발광 다이오드의 캐소드 단자가 상기 출력 포트에 접속되고,
    상기 포토커플러의 상기 포토트랜지스터의 콜렉터 단자가 제 2 전원의 플러스(+)측에 접속되는 전원 단자에 제 1 저항을 사이에 두고 접속됨과 아울러, 상기 포토트랜지스너의 에미터 단자가 상기 npn형 트랜지스터의 베이스 단자에 접속되고,
    상기 npn형 트랜지스터의 상기 베이스 단자와 상기 npn형 트랜지스터의 에미터 단자의 사이에 제 2 저항이 접속됨과 아울러, 상기 npn형 트랜지스터의 상기 에미터 단자가 상기 제 2 전원의 마이너스(-)측에 접속되는 공통 단자에 접속되고, 상기 npn형 트랜지스터의 콜렉터 단자가, 상기 부하에 상기 npn형 트랜지스터로부터의 출력 신호를 출력하는 출력 단자에 접속되고,
    상기 출력 단자와 상기 공통 단자의 사이에 상기 부하와 부하용의 전원의 직렬 회로가 접속되고, 상기 포토트랜지스터의 상기 콜렉터 단자와 상기 공통 단자의 사이에 접속된 콘덴서가 마련되어 이루어지는 것을 특징으로 하는
    디지털 출력 회로.
  2. 마이크로 컴퓨터의 출력 포트로부터 출력되는 디지털 전압 신호로 이루어지는 출력 신호를 부하측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드와 1개의 포토트랜지스터로 구성되는 포토커플러와,
    상기 포토커플러의 상기 포토트랜지스터의 스위칭 동작에 연동하여, 상기 부하에 상기 포토트랜지스터로부터의 출력 신호를 전달하는 바이폴라형의 pnp형의 트랜지스터
    를 구비하고,
    상기 포토커플러의 상기 발광 다이오드의 애노드 단자가 제 1 전원의 플러스(+)측에 접속됨과 아울러, 상기 발광 다이오드의 캐소드 단자가 상기 출력 포트에 접속되고,
    상기 포토커플러의 상기 포토트랜지스터의 에미터 단자가 제 2 전원의 마이너스(-)측이 접속되는 전원 단자에 제 1 저항을 사이에 두고 접속됨과 아울러, 상기 포토트랜지스터의 콜렉터 단자가 상기 pnp형 트랜지스터의 베이스 단자에 접속되고,
    상기 pnp형 트랜지스터의 상기 베이스 단자와 상기 pnp형 트랜지스터의 에미터 단자 사이에 제 2 저항이 접속되어 있고, 상기 pnp형 트랜지스터의 상기 에미터 단자가 상기 제 2 전원의 플러스(+)측을 접속하는 공통 단자에 접속됨과 아울러, 상기 pnp형 트랜지스터의 콜렉터 단자가, 상기 부하에 상기 pnp형 트랜지스터로부터의 출력 신호를 출력하는 출력 단자에 접속되고,
    상기 출력 단자와 상기 공통 단자의 사이에 상기 부하와 부하용의 전원의 직렬 회로가 접속되고, 상기 포토트랜지스터의 상기 에미터 단자와 상기 공통 단자의 사이에 접속된 콘덴서가 마련되어 이루어지는 것을 특징으로 하는
    디지털 출력 회로.
  3. 부하에 출력신호를 출력하는 출력단자와 전원에 연결된 전원단자 및 공통단자를 갖는 디지털 출력회로에 있어서,
    디지털 전압 신호로 이루어지는 상기 출력 신호를 부하측에 전달하는 신호 전달 소자로서, 1개의 발광 다이오드와 제 1 단자 및 제 2 단자를 갖는 1개의 포토트랜지스터로 구성되는 포토커플러와,
    상기 포토커플러의 상기 포토트랜지스터의 스위칭 동작에 연동하여, 상기 부하에 상기 포토트랜지스터로부터의 출력 신호를 전달하며, 제어단자, 제 1 단자 및 제 2 단자를 갖는 출력 트랜지스터 및 전압 평활 유닛
    을 구비하고,
    상기 포토트랜지스터의 상기 제 1 단자가 상기 전원 단자에 제 1 저항을 사이에 두고 접속되고, 상기 포토트랜지스터의 상기 제 2 단자가 상기 출력 트랜지스터의 상기 제어 단자에 접속되고,
    상기 출력 트랜지스터의 상기 제어 단자와 상기 출력 트랜지스터의 상기 제 1 단자의 사이에 제 2 저항이 접속되어 있고, 상기 출력 트랜지스터의 상기 제 1 단자가 상기 공통 단자에 접속되어 이루어지고, 상기 출력 트랜지스터의 상기 제 2 단자가 상기 출력 단자에 접속되고,
    상기 포토트랜지스터의 상기 제 1 단자와 상기 공통 단자의 사이에 상기 전압 평활 유닛이 마련되어 이루어지는 것을 특징으로 하는
    디지털 출력 회로.
  4. 제 3 항에 있어서,
    상기 전압 평활 유닛은 콘덴서인 것을 특징으로 하는 디지털 출력 회로.
KR1020100118193A 2009-11-25 2010-11-25 디지털 출력 회로 KR101186701B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-268063 2009-11-25
JP2009268063A JP4944939B2 (ja) 2009-11-25 2009-11-25 デジタル出力回路

Publications (2)

Publication Number Publication Date
KR20110058730A true KR20110058730A (ko) 2011-06-01
KR101186701B1 KR101186701B1 (ko) 2012-09-27

Family

ID=44061413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118193A KR101186701B1 (ko) 2009-11-25 2010-11-25 디지털 출력 회로

Country Status (5)

Country Link
US (1) US20110121210A1 (ko)
JP (1) JP4944939B2 (ko)
KR (1) KR101186701B1 (ko)
CN (1) CN102142834A (ko)
TW (1) TWI448080B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297505B1 (ko) * 2011-11-30 2013-08-16 엘에스산전 주식회사 Ｐｌｃ 출력 모듈
US8798206B2 (en) * 2012-01-11 2014-08-05 Thales Canada Inc. Vital digital input
KR101622017B1 (ko) 2014-01-20 2016-05-17 엘에스산전 주식회사 인버터의 단자 회로
CN104516307B (zh) * 2014-12-19 2019-03-29 深圳市合信自动化技术有限公司 一种可配置电平信号输出模式的plc
JP6191592B2 (ja) * 2014-12-25 2017-09-06 オンキヨー＆パイオニアテクノロジー株式会社 保護装置
KR102189479B1 (ko) 2015-06-02 2020-12-11 엘에스일렉트릭(주) 전원 공급 장치
CN108205286B (zh) * 2016-12-19 2020-08-04 施耐德电气工业公司 可编程逻辑控制器及其输出电路和方法
JP7281679B2 (ja) * 2018-06-05 2023-05-26 パナソニックＩｐマネジメント株式会社 入出力回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116346A (ja) * 1981-12-28 1983-07-11 株式会社島津製作所 超音波診断装置
JPS58116346U (ja) * 1982-02-01 1983-08-09 横河電機株式会社 フオトカプラによるパルス伝送回路
JPH01270117A (ja) * 1988-04-22 1989-10-27 Fanuc Ltd 出力回路
JPH08162931A (ja) * 1994-11-29 1996-06-21 Nippondenso Co Ltd スイッチング装置
JP2948502B2 (ja) * 1995-03-30 1999-09-13 三菱電機株式会社 マルチ式空気調和機の運転制御装置
JP2000059197A (ja) * 1998-08-10 2000-02-25 Yokogawa Electric Corp 半導体接点出力回路
JP2000224021A (ja) * 1999-01-28 2000-08-11 Omron Corp トランジスタ出力回路およびプログラマブルコントローラ
JP2002222003A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Works Ltd プログラマブルコントローラの汎用ユニット
TW539931B (en) * 2000-11-30 2003-07-01 Matsushita Electric Works Ltd General-purpose functional circuit and general-purpose unit for programmable controller
TW548900B (en) * 2001-09-27 2003-08-21 Tai-He Yang Driving circuit for converting optical energy into electric energy of transistor
US7699044B2 (en) * 2008-08-05 2010-04-20 Altronic, Llc Silicon-controlled rectifier shut-off circuit for capacitive discharge ignition system

Also Published As

Publication number Publication date
US20110121210A1 (en) 2011-05-26
JP2011113225A (ja) 2011-06-09
TWI448080B (zh) 2014-08-01
JP4944939B2 (ja) 2012-06-06
CN102142834A (zh) 2011-08-03
TW201136162A (en) 2011-10-16
KR101186701B1 (ko) 2012-09-27

Similar Documents

Publication Publication Date Title
KR101186701B1 (ko) 디지털 출력 회로
CN103529723B (zh) 一种零静态功耗防触发抖动定时开关电路
CN111009878A (zh) 一种多路输出短路保护电路
KR101186385B1 (ko) 디지털 입력 회로
CN101312328A (zh) 靴带电容充电电路及使用该充电电路的驱动集成电路
EP2639668A2 (en) Voltage stabilizing circuit and electronic device
CN216160989U (zh) 启动电路和启动装置
JP2009044012A (ja) Ｌｅｄ点灯装置及びｌｅｄ基板モジュール
JP2005143002A (ja) 入力回路
JP2615890B2 (ja) 制御機器の入力装置
JP3823583B2 (ja) プログラマブルコントローラおよびプリント配線基板
CN210985632U (zh) 一种多路输出短路保护电路
CN214504162U (zh) 隔离dio干湿节点输入电路
US6373320B1 (en) Circuit configuration for operating point stabilization of a transistor
CN217985036U (zh) 一种开关控制的光电耦合器
CN216596235U (zh) Io口扩展提示电路
JP2012205001A (ja) 信号出力装置及びロボットコントローラー
JPH10233668A (ja) 電子装置のディジタル信号入力装置
CN107017872B (zh) 输入电路
TWI632580B (zh) 電源開關模組
KR100461948B1 (ko) 공작기계의트랜지스터를이용한스위칭회로
CN204652724U (zh) 一种共阴极双管led灯切换控制电路
JPH0537328A (ja) ホトカプラを使用した入力回路
JPS6227001Y2 (ko)
JPH1074104A (ja) 制御装置の入力回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 8