JP2005142490A - 半導体装置、電気光学装置及び電子機器 - Google Patents

半導体装置、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2005142490A
JP2005142490A JP2003379903A JP2003379903A JP2005142490A JP 2005142490 A JP2005142490 A JP 2005142490A JP 2003379903 A JP2003379903 A JP 2003379903A JP 2003379903 A JP2003379903 A JP 2003379903A JP 2005142490 A JP2005142490 A JP 2005142490A
Authority
JP
Japan
Prior art keywords
bump electrodes
semiconductor device
substrate
electrodes
bump electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003379903A
Other languages
English (en)
Inventor
Hiroyuki Onodera
広幸 小野寺
浩明 ▲降▼旗
Hiroaki Furuhata
Masahiko Nakazawa
政彦 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003379903A priority Critical patent/JP2005142490A/ja
Publication of JP2005142490A publication Critical patent/JP2005142490A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】
バンプ電極間の電気的短絡を防ぎ、かつ、接着強度を向上させることができる半導体装置、この半導体装置を搭載した電気光学装置、電子機器及び半導体装置の製造方法を提供すること。
【解決手段】
ＸドライバＩＣ７を基板２上に熱圧着する際に、導電粒子１１及び樹脂１０が出力バンプ電極７ｂの側面に堰き止められて出力バンプ電極７ｂの周りに滞留することなく、出力バンプ電極７ｂの傾斜面７ｄ、７ｅに沿って流動することが可能となる。これにより、出力バンプ電極７ｂ間の電気的短絡を防止することができ、かつ、内部応力の発生を抑えて接着強度を向上させることができる。
【選択図】 図３

Description

本発明は、例えば携帯電話、携帯情報端末等の電子機器、これら電子機器に用いられる電気光学装置、及び半導体装置に関する。
携帯電話や携帯情報端末等の電子機器の表示部には、電気光学装置として例えば液晶装置等が用いられる。液晶装置は、例えばガラス基板間に液晶材料が保持された液晶パネルがこのガラス基板上に搭載された液晶駆動用ＩＣと電気的に接続されて構成される（ＣＯＧ方式：Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）。ＣＯＧ方式では、例えばガラス基板上に形成された端子と液晶駆動用ＩＣに形成されたバンプ電極との間に異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を介在させて熱圧着することで接続が行われている（特許文献１参照）。
特開２００３−８６６３４号公報
しかしながら、圧着時に接着剤が液晶駆動用ＩＣの外側に流出する際にバンプ電極の側面に堰き止められることがあり、その場合は凝固したときに接着剤の分布が偏り、内部応力が発生し接着強度が低下するという問題がある。また特に、異方性導電膜を介在させ熱圧着により接続する場合には、異方性導電膜が溶解して液晶駆動用ＩＣの外側に流出する際に、導電粒子やＡＣＦ樹脂がバンプ電極の側面に堰き止められることがある。各バンプ電極で導電粒子が堰き止められて滞留していくと、異なるバンプ電極同士が導電粒子により導通し、電気的短絡が生じるという問題がある。また、ＡＣＦ樹脂の流出が堰き止められると、凝固したときにＡＣＦ樹脂の分布が偏り、内部応力が発生し接着強度が低下するという問題がある。
図１６は、そのような場合の液晶駆動用ＩＣ７の一部を実装面から見た図である。
例えば、出力バンプ電極７ｂのＸ方向の側面が、Ｙ方向に平行な平面Ｆにより形成される場合には、熱圧着の際、平面Ｆにより導電粒子１１及び樹脂１０が堰き止められることがある。この結果、例えば導電粒子１１が滞留すると、隣接する出力バンプ電極７ｂ同士が導通し、電気信号を出力する際に電気的短絡が生じることがある。また、樹脂１０が堰き止められると、出力バンプ電極７ｂ間に偏って分布することになり、熱圧着工程が終了したとき、凝固した樹脂１０に内部応力が生じて接着力が弱くなってしまう。
本発明は上記事情に鑑みてなされたものであり、接着強度を向上させ、かつ、バンプ電極間の電気的短絡を防ぐことができる半導体装置、この半導体装置を搭載した電気光学装置、電子機器を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、複数のバンプ電極がＮ列に配列されている半導体素子と、前記複数のバンプ電極と対向するように配列された端子電極を備えた基板と、前記半導体素子及び前記基板の間に介在された接着剤とを備えた半導体装置において、前記バンプ電極の側面に、Ｎ＋１の個数の前記複数のバンプ電極を結ぶ線分に対して傾斜し、角部を形成する傾斜面を有することを特徴とする。
本発明では、バンプ電極の側面が傾斜面を有しているので、半導体装置を基板上に圧着する際に、バンプ電極の側面で樹脂の流出が堰き止められ滞留することなく、バンプ電極の側面の傾斜面に沿って流動することが可能となる。これにより、凝固したときに樹脂が偏りなく分布し、内部応力の発生を抑えて接着強度を向上させることができる。
特に、異方性導電膜を介在させ熱圧着により接続する場合には、異方性導電膜内の導電粒子及び異方性導電膜を形成する樹脂がバンプ電極の一側面に堰き止められてバンプ電極の周りに滞留することなく、バンプ電極の一側面の傾斜面に沿って流動することが可能となる。これにより、バンプ電極間の電気的短絡を防止することができ、かつ、内部応力の発生を抑えて接着強度を向上させることができる。
ここで、側面とは、例えば図４における７ｄ，７ｅ，Ｈ，Ｇの全ての面を指し、傾斜面とは、バンプ電極の中心部Ｊに対して傾斜している面７ｄ，７ｅを指す。また、本発明における、線分とは、例えばＮ＝２の場合、２列（Ｎ列）である前記複数のバンプ電極の配列に対して、３個（Ｎ＋１）以上の前記複数のバンプ電極を結ぶ直線であり、複数のバンプ電極の中心部を結ぶ線分である。例えば図１４（ａ）に示すように、バンプ電極が２列配列されているので、少なくとも３個のバンプ電極の中心部を結ぶ線分を意味する。また、（ｂ）でも同様であり、バンプ電極が１列配列されているので、２個以上のバンプ電極の中心部を結ぶ線分を意味する。
また、傾斜面が接着剤又は導電粒子及び樹脂がバンプ電極間から流出する際の下流側に設けられている場合は、下流側の側面が傾斜面を有することで、この下流側のバンプ電極間の間隔を広げることができる。これにより、圧着の際、接着剤又は導電粒子及び樹脂がバンプ電極間の下流側からスムーズに流出することができる。また、下流側のバンプ電極間の領域で接着剤等が上流から中流への間のバンプ電極間の領域より低圧となるので、バンプ電極間の詰まりやすい領域から接着剤が下流側へ引かれることになり、流速が早くなる。その結果、流動性が向上されるので、導電粒子の滞留及び樹脂の分布の偏りを抑制することができる。
傾斜面が接着剤又は導電粒子及び樹脂がバンプ電極間から流出する際の上流側に設けられている場合は、上流側の側面が傾斜面を有することで、この上流側のバンプ電極間の間隔を広げることができる。これにより、圧着の際、接着剤又は導電粒子及び樹脂がバンプ電極間の上流側からスムーズに流入することができるので、導電粒子の滞留及び樹脂の分布の偏りを抑制することができる。
本発明の別の観点に係る半導体装置は、複数のバンプ電極がＮ列に配列されている半導体素子と、前記複数のバンプ電極と対向するように配列された端子電極を備えた基板と、前記半導体素子及び前記基板の間に介在された接着剤とを備えた半導体装置において、前記複数のバンプ電極の側面に、Ｎ＋１の個数の前記複数のバンプ電極を結ぶ線分に対して傾斜し、角部を形成する傾斜面を有し、前記傾斜面は湾曲した形状を有していることを特徴とする。
このような構成によれば、傾斜面によりバンプ電極の角部を形成し、又はバンプ電極の傾斜面が楕円形状とすることにより、傾斜面の角部をより鋭角にすることができるので、電気的接続の安定性を確保しつつ、接着剤の流動性を向上させることができる。
本発明の一の形態によれば、前記バンプ電極は、その中心を挟んで前記傾斜面の反対側にも傾斜面を有することを特徴とする。
このような構成によれば、接着剤は出力バンプ電極により堰き止められることなく、かつ、広くなった下流側からスムーズに流出することができる。これにより、導電粒子の滞留及び樹脂の分布の偏りを一層抑制することができる。
本発明の一の形態によれば、前記複数のバンプ電極は、近接した少なくとも２列以上の配列からなることを特徴とする。
このような構成によれば、例えば、出力バンプ電極が一方向に沿って２列以上形成される場合のように、一の端子電極に対して２以上の出力バンプ電極が接続されるので、接続の安定性が確保される。
本発明の一の形態によれば、前記出力バンプ電極は千鳥状に配列されていることを特徴とする。
このような構成によれば、熱圧着の際、導電粒子及び樹脂が千鳥状の手前側の出力バンプ電極間を流出し、奥側の出力バンプ電極に向けて集中して流れたときであっても、奥側の出力バンプ電極の傾斜面に沿って流れることができるので、スムーズに半導体素子の外側に流出することができる。また、下流側に傾斜面を有する場合では、導電粒子及び樹脂が傾斜面に沿って拡散されるように流れるので、奥側の出力バンプ電極に集中して流れることを抑制することができる。これにより、出力バンプ電極間の電気的短絡を抑制し、接着強度の向上を図ることができる。なお、傾斜面を有しない構成だと、手前側の出力バンプ電極間を流出した導電粒子及び樹脂が奥側の出力バンプ電極に集中して流れ、当該奥側の出力バンプ電極の一側面に滞留しやすくなるので、出力バンプ電極を千鳥に配列したときに一側面が傾斜面を有するように構成するのは特に効果的である。
本発明の一の形態によれば、前記バンプ電極は、前記半導体素子の一辺側に配列された入力バンプ電極と、前記一辺と対向する他辺側に配列された出力バンプ電極とを有し、前記出力バンプ電極の前記一側面が前記傾斜面を有することを特徴とする。
このような構成によれば、入力バンプ電極と比べて特に狭い間隔で配列される出力バンプ電極の一側面が傾斜面を有するので、出力バンプ電極の周りに導電粒子及び樹脂が滞留するのを抑制することができ、電気的短絡及び接着強度向上を図ることができる。
本発明の別の観点に係る半導体装置は、複数のバンプ電極が配列された半導体素子と、前記複数のバンプ電極と対向するように配列された端子電極を備えた基板と、前記半導体素子及び前記基板の間に介在された接着剤とを備えた半導体装置において、前記バンプ電極はその中心を通る短手方向の幅と長手方向の幅との比率が、１：２〜１：１２である楕円形状であることを特徴とする。
このような構成によれば、バンプ電極が接着剤の流れる方向に向かって延びる形状であり、その側面がより急に湾曲しているので、接着剤が側面に沿って流れやすくなる。
本発明の一の形態によれば、前記接着剤は異方性導電膜であり、隣接する前記バンプ電極間の距離が、前記異方性導電膜内に散在する導電粒子の直径の３倍〜５００倍の長さであることを特徴とする。
このような構成によれば、出力バンプ電極間の距離が十分に確保されるので、導電粒子及び樹脂がスムーズに流れることができる。３倍以上としたのは、出力バンプ電極間に導電粒子が詰まらないための距離を十分に確保できるからであり、５００倍以下としたのは、端子電極の本数を十分に確保できるからである。
また、これらの半導体装置が用いられる本発明に係る電気光学装置は、上記の半導体装置と、半導体装置用基板と対向するように設けられた対向基板と、前記半導体装置用基板と前記対向基板との間に挟持された電気光学物質とを具備することを特徴とする。
さらに、本発明に係る電子機器は、上記の半導体装置又は上記の電気光学装置を搭載したことを特徴とする。
本発明の別の観点に係る半導体装置の製造方法は、一方向に沿って端子電極が配列された基板と、前記各端子電極と対向するようにバンプ電極が配列された各バンプ電極の前記一方向と略直交する方向の一側面が傾斜面を有する半導体素子との間に異方性導電膜を介挿する工程と、前記異方性導電膜が介挿された前記半導体素子と前記基板とを熱圧着する工程とを具備することを特徴とする。
このような構成によれば、異方性導電膜内の導電粒子及び異方性導電膜を形成する樹脂が一側面に堰き止められることなく傾斜面に沿って流動し、あるいは広げられたバンプ電極の下流側からスムーズに流出するように熱圧着を行うことができる。これにより、例えば熱圧着の工程に要する時間の短縮が可能となる。
以下、本発明の実施の形態を図面に基づき説明する。
（第１実施形態）
図１は、本発明の一実施形態に係る液晶装置の斜視図である。
液晶装置１は、シール材４を介して対向するように貼り合わされた一対の基板２及び基板３と、両基板の間隙にシール材４により封止された液晶（図示省略）とを有する。必要に応じてバックライト等の照明装置やその他の付帯機器が付設される（図示省略）。ここで、液晶装置１としては、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アクティブマトリクス型、パッシブマトリクス型、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｒｄ）アクティブマトリクス型の液晶装置などのいずれであってもよい。
以下、液晶装置１としてＴＦＴアクティブマトリクス型を例にあげて説明する。
基板２及び基板３は、例えばガラスや合成樹脂といった透光性を有する材料からなる板状部材である。基板２の内側（液晶側）表面にはＸ方向にゲート電極５が形成され、Ｙ方向にソース電極６が形成されている。また、図示しない画素電極が画素ごとに形成されている。ゲート電極５及びソース電極６は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）などの透明導電材料によって形成される。ソース電極６は、例えば図１に示すように上半分が左側に、下半分が右側に引き廻されて形成される。また、各画素ごとに、ゲート電極５、ソース電極６及び画素電極に３端子のそれぞれが接続されたトランジスタＴが設けられる。一方、基板３の内側表面には共通電極３ａが形成されている。
また、基板２は、基板３の外周縁から張り出した領域（以下、「張り出し部」と表記する）２ａを有する。張り出し部２ａの面上には、出力端子５ａ、６ａや入力端子５ｂ、６ｂ等の配線パターンが形成され、液晶駆動用のＸドライバＩＣ７及びＹドライバＩＣ８が実装されている。出力端子５ａ、６ａはそれぞれゲート電極５、ソース電極６に接続され、例えば１３μｍ〜１５μｍの間隔をおいて配列される。入力端子５ｂ、６ｂは、例えばフレキシブル基板Ｐ等を介して図示しない回路基板等の外部機器に接続される。
図２は、図１に示した液晶装置１におけるＡ−Ａ断面図である。以下、出力端子５ａ、入力端子５ｂ及びＸドライバＩＣ７の構成を中心に述べ、ほぼ同様の構成である出力端子６ａ、入力端子６ｂ及びＹドライバＩＣ８の構成については説明を省略する。
ＸドライバＩＣ７の裏面（実装面）７ａには、張り出し部２ａの面上の各配線パターンに接続される複数のバンプ電極（出力バンプ電極７ｂ及び入力バンプ電極７ｃ）が設けられている。ＸドライバＩＣ７は、例えば、エポキシまたはアクリルを主成分とする樹脂１０内部に、球状の樹脂コアの周りにＮｉ／Ａｕメッキされた導電粒子１１を分散させた異方性導電膜（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）９を介して基板２に接合される。導電粒子１１を介して、出力バンプ電極７ｂは出力端子５ａと、また入力バンプ電極７ｃは入力端子５ｂとそれぞれ電気的に接続されている。
図３は、基板２に実装されたＸドライバＩＣ７を実装面から見た図である。
出力バンプ電極７ｂは、例えばＸドライバＩＣ７の一辺に沿って２列に配列され、各出力電極５ａに１個ずつ接続される。なお、出力端子１個に対してバンプ電極７ｂが２個ずつ接続されるように形成しても良い。出力バンプ電極７ｂはＸ方向の両端にそれぞれ傾斜面７ｄ、７ｅを有する。傾斜面７ｄ、７ｅは、例えば出力バンプ電極７ｂ両端のＹ方向の中央部から両側面に向かって形成される。入力バンプ電極７ｃは、出力バンプ電極７ｂと対向する側に例えば１列に配列される。
図４は出力バンプ電極７ｂの拡大図である。
出力バンプ電極７ｂのＹ方向の長さｅ１は５〜１００μｍ、Ｘ方向の長さｅ２は５〜２００μｍとすることが好ましい。最大値をそれぞれ１００μｍ又は２００μｍとしたのは、出力バンプ電極７ｂのＹ方向の長さがこの値よりも大きいと、出力バンプ電極７ｂ間のＹ方向の距離を確保することが困難となるからである。また、最小値をそれぞれ５μｍとしたのは、出力バンプ電極７ｂのＹ方向の長さがこの値よりも小さいと、出力端子５ａとの接続が不安定になる虞があり、また、出力バンプ電極７ｂを形成すること自体が困難となるからである。本実施形態では、例えばｅ１は２２μｍ、ｅ２は１２５μｍとしている。傾斜面７ｄ、７ｅは、角部Ｉの角度θが例えば９０度である直角二等辺三角形の一辺であるが、流動性の向上の観点から、この角度θを９０度よりも小さくしても構わない。このように形成されることで、圧着の際、樹脂１０又は導電粒子１１が出力バンプ電極７ｂ間の上流側から下流側にスムーズに流れることができるので、導電粒子１１の滞留及び樹脂１０の分布の偏りを抑制することができる。
Ｘ方向における出力バンプ電極７ｂの距離ｄ１は、例えば導電粒子１１の径の３倍〜５００倍、好ましくは導電粒子１１の径の３．２倍〜３．３倍となるように配列する。具体的には、導電粒子１１の径４μｍに対して、距離ｄ１はＹ方向では１２．８〜１３．２μｍ、Ｘ方向では５０μｍであることが好ましい。出力バンプ電極７ｂ間の距離とは、出力バンプ電極７ｂの外周部間の最短距離をいう。３倍以上としたのは、出力バンプ電極７ｂ間に導電粒子１１が詰まらないために必要な距離を確保できるからであり、５００倍以下としたのは、必要な出力端子５ａの本数を確保するためである。
ここで、図５は、出力バンプ電極７ｂ間の距離と電気的短絡の発生率との関係を示すグラフであり、本発明者らが実験により求めたものである。図５より、出力バンプ電極７ｂ間の距離が導電粒子１１の径の３倍以上のとき電気的短絡の発生率がほぼ０になっていることがわかる。
次に、ＸドライバＩＣ７を基板２に実装する工程を図６のフローチャートに基づいて説明する。
実装工程は、基板２とＸドライバＩＣ７とを位置合わせする工程と（ステップ６０１）、ＸドライバＩＣ７と基板２とをＡＣＦ９を介して熱圧着する工程と（ステップ６０２）を有する。
ステップ６０１では、まず、ＡＣＦ９を基板２の接合部分に貼り付け、例えば図示しないＣＣＤカメラ等により、基板２側から、例えば予め基板２及びＸドライバＩＣに付しておいたアライメントマークの位置を撮像しつつ、両者のアライメントマークが一致するように位置を調整する。なお、この後に基板２とＸドライバＩＣ７とを仮固定しても良い。
ステップ６０２では、基板２及びＸドライバＩＣの位置を合わせた状態で、例えば図示しない加熱ヘッド等をＸドライバＩＣ７に接触させて基板２の方向に圧力を加える。加熱ヘッドからＸドライバＩＣ７を伝わる熱によりＡＣＦ９が軟化し、出力バンプ電極７ｂには出力端子５ａ、入力バンプ電極７ｃには入力端子５ｂがそれぞれ導電粒子１１を介して電気的に接続されるように、ＸドライバＩＣ７が基板２に接着される。
図７は、熱圧着工程（ステップ６０２）でのＸドライバＩＣ７及びＡＣＦ９の様子を実装面から見た図である。
ＡＣＦ９が熱により軟化している状態で圧力をかけると、樹脂１０がＸドライバＩＣ７の外側（Ｘ方向）に向けて流れ、樹脂１０に含まれる導電粒子１１も樹脂の流れに従って同様に流れる。１列目の出力バンプ電極７ｂに到達すると、傾斜面７ｄに沿って出力バンプ電極７ｂの側面に流れ、さらに側面から傾斜面７ｅに沿って拡散するように流れる。２列目の出力バンプ電極７ｂに到達した場合にも同様に傾斜面７ｄ、７ｅに沿って流れ、ＸドライバＩＣ７の外側に流出する。この際に、出力バンプ電極７ｂ間の中央部分の流速は、出力バンプ電極７ｂの側面付近の流速に比べて速くなる。
本実施形態によれば、ＸドライバＩＣ７を基板２上に熱圧着する際に、導電粒子１１及び樹脂１０が出力バンプ電極７ｂの側面に堰き止められて出力バンプ電極７ｂの周りに滞留することなく、出力バンプ電極７ｂの傾斜面７ｄ、７ｅに沿って流動することが可能となる。これにより、出力バンプ電極７ｂ間の電気的短絡を防止することができ、かつ、内部応力の発生を抑えて接着強度を向上させることができる。
（第２実施形態）
図８は、本発明の第２の実施形態に係る基板に実装されたＸドライバＩＣを実装面から見た図である。この図は第１の実施形態における図３に相当するものであるが、異方性導電膜については省略している。この実施形態におけるＸドライバＩＣが第１の実施形態のそれと重複する部分については同一の符号を付して説明を省略する。
本実施形態において、傾斜面７ｄ及び７ｅを有する出力バンプ電極７ｂは、例えばＸドライバＩＣ７の一辺に沿って千鳥状に配列されている。このとき、隣接する出力バンプ電極７ｂの距離ｄ２が導電粒子１１の径の３倍〜５００倍、好ましくは導電粒子１１の径の３．２倍〜３．３倍となるようにする。
このように傾斜面７ｄ及び７ｅを有する出力バンプ電極７ｂを千鳥状に配列することにより、熱圧着の際、導電粒子１１及び樹脂１０が千鳥状の手前側の出力バンプ電極７ｆ間を流出し、奥側の出力バンプ電極７ｇに向けて集中して流れ込んだときであっても、奥側の出力バンプ電極７ｇの傾斜面７ｄ及び７ｅに沿って流れることができるので、スムーズにＸドライバＩＣ７の外側に流出することができる。これにより、出力バンプ電極７ｂ間の電気的短絡を抑制し、接着強度の向上を図ることができる。なお、傾斜面７ｄ又は７ｅを有しない構成だと、手前側の出力バンプ電極７ｆ間を流出した導電粒子１１及び樹脂１０が奥側の出力バンプ電極７ｇに集中して流れ、当該奥側の出力バンプ電極７ｆの一側面に滞留しやすくなるので、出力バンプ電極７ｂを千鳥状に配列したときに、傾斜面７ｄ、７ｅを設けることはとくに有効である。
（第３実施形態）
図９は、本発明の第３の実施形態に係る基板に実装されたＸドライバＩＣを実装面から見た図である。第２実施形態の場合と同様、異方性導電膜については図示を省略し、第１の実施形態の構成要素と重複する部分については同一の符号を付して説明を省略する。
本実施形態のように、傾斜面７ｄ及び７ｅを有する出力バンプ電極７ｂを、例えばＸドライバＩＣ７の一辺に沿ってＹ方向に一列に配列させてもよい。このような構成により、ＸドライバＩＣ７をＹ方向に２列に配列させたときよりも導電粒子１１及び樹脂１０の停留が軽減される。
（第４実施形態）
図１０は、本発明の第４の実施形態に係る基板に実装されたＸドライバＩＣを実装面から見た図である。異方性導電膜については図示を省略し、第１の実施形態の構成要素と重複する部分については同一の符号を付して説明を省略する。
本実施形態では、傾斜面７ｄ及び７ｅを有する出力バンプ電極７ｂが、例えばＸドライバＩＣ７の一辺に沿って、外側が一列に、内側が千鳥状になるように配列されている。これにより、一の出力端子５ａに対して２以上の出力バンプ電極７ｂを接続することが可能となるので、接続の安定性が確保される。なお、このような接続の安定性の観点から、ＸドライバＩＣ７の一辺に沿って、傾斜面７ｄ、７ｆを有する出力バンプ電極７ｂを平行に３列以上配列してもよい（図示省略）。
（第５実施形態）
図１１は、本発明の第５の実施形態に係る基板に実装されたＸドライバＩＣを実装面から見た図である。異方性導電膜については図示を省略し、第１の実施形態の構成要素と重複する部分については同一の符号を付して説明を省略する。
本実施形態では、出力バンプ電極７ｂがＸドライバＩＣ７の一辺に沿って２列に配列されているが、傾斜面７ｄ、７ｅが外側に凸になるように湾曲するように形成されており、実装面から見て例えば楕円形となっている点で、第１の実施形態とは異なっている。この場合、出力バンプ電極７ｂの短軸（Ｙ方向）の長さは、例えば２１〜１００μｍ、具体的には２２μｍとするのが好ましい。最大値を１００μｍとしたのは、出力バンプ電極７ｂの短軸の長さが１００μｍよりも大きいと、出力バンプ電極７ｂ間の距離を確保することが困難となるからである。また、最小値を２１μｍとしたのは、出力バンプ電極７ｂの短軸の長さが２１μｍよりも小さいと、出力端子５ａとの接続が不安定になる虞があり、また、出力バンプ電極７ｂを形成すること自体が困難となるからである。
また、出力バンプ電極７ｂの長軸（Ｘ方向）の長さは、例えば５０〜２４０μｍ、具体的には、１６９μｍとするのが好ましい。流動性の向上の観点から、樹脂１０又はＡＣＦ９の流れる方向に向かって延びる形状である方が好ましく、さらに、その側面がより急な湾曲を描いている方が好ましいからである。従って、短軸方向の幅と長軸方向の幅との比率は、１：２〜１：１２の範囲であることが好ましい。
ここで、出力バンプ電極７ｂの形状を単なる円状ではなく楕円状としたのは、導電粒子１１が引っかかりにくく、樹脂１０又は導電粒子１１の流動性が向上するからである。この場合、安定した導通を確保するため、上記のように出力バンプ電極７ｂに一定の幅を持たせる必要がある。
図１２及び図１３は、実装面から見たときの出力バンプ電極７ｂの形状を示したものである。
上記のように出力バンプ電極７ｂの形状としては、楕円形の他にも様々な形状が考えられる。例えば、一方の側面に、Ｙ方向の中央から両側面にかけて傾斜面７ｄを有する形状（図１２（ａ））、この形状よりさらに急峻に傾斜し、他方の側面に至るまで傾斜面７ｄを有する形状（図１２（ｂ））、一方の側面に、一の側面から他の側面にかけて傾斜面７ｄを有する形状（図１２（ｃ））、さらに急峻に傾斜し、他方の側面に至るまで傾斜面７ｄを有する形状（図１２（ｄ））、例えば図１２（ｃ）の形状において、傾斜面７ｄが外側に凸になるように湾曲した形状（図１２（ｅ））、湾曲部分が他方の側面にかけて形成される形状（図１２（ｆ））、両方の側面に形成された傾斜面７ｄ、７ｅが、それぞれ一方の側面から、他方の側面のＸ方向の中央にかけて形成された形状（図１２（ｇ））、Ｙ方向に延びる平面７ｈを備え、この平面の両端から両側面にかけて傾斜面７ｄを有する形状（図１２（ｈ））、又は、平面７ｈの一端から一の側面にかけて傾斜面７ｄを有する形状（図１２（ｉ））等としても構わない。
また、例えば、隣接する一対の出力バンプ電極７ｂの傾斜面７ｄ同士又は傾斜面７ｅ同士が向き合うように配置されていてもよい（図１３（ａ）（ｂ））。これにより、上流側又は下流側の少なくとも一方がより広くなるので、接着剤の流動性が向上する。
また、隣接する出力バンプ電極７ｂの形状が異なるように例えば傾斜面７ｄについては中央から両側面にかけて傾斜面を有する形状とし、傾斜面７ｅを一の側面から他の側面にかけて傾斜面を有する形状又は外側に湾曲した形状としても良い（図１３（ｃ））。さらに、隣接する出力バンプ電極７ｂの傾斜面の形状が異なるように例えば傾斜面７ｄ１を外側に湾曲した形状とし、隣接する出力バンプ電極７ｂの傾斜面７ｄ２を一の側面から他の側面にかけて傾斜面を有する形状としても良い（図１３（ｄ））。
なお、上記に示した出力バンプ電極７ｂの各形状においては傾斜面、平面及び側面の境界が角部となって形成されるが、熱圧着の際には、この角部が流動する樹脂１０及び導電粒子１１を側面側に掻き分けることにより、樹脂１０及び導電粒子１１が傾斜面に沿って流れるように促進されるので、樹脂１０及び導電粒子１１の滞留を抑制することができる。
上記のように傾斜面７ｄ、７ｅを形成しても、熱圧着の際、樹脂１０及び導電粒子１１が傾斜面７ｄ、７ｅに沿って流れるので、滞留を抑制することができ、出力バンプ電極７ｂ間の電気的短絡を防止することにより、接着強度の向上を図ることができる。
なお、図１２及び図１３に示した形状及び配列形態は例示に過ぎず、これらの他にも様々な形状および配列形態が考えられる。
本発明は、以上説明した実施形態には限定されるものではなく、種々の変形が可能である。
図１４は、上記実施形態に係る基板に実装されたＸドライバＩＣ７を実装面から見た図である。
例えば矩形等に形成された出力バンプ電極７ｂが、それぞれの出力バンプ電極７ｂの中心部を結んだ線分に対して斜めに配置されて配列している場合（図１４（ａ））であっても、樹脂１０及び導電粒子１１の流動性を向上することが可能である。
また、例えば端部の出力バンプ電極７ｂには傾斜面７ｄ、７ｅを設けず、中央部の出力バンプ電極７ｂに傾斜面７ｄ、７ｅを設ける場合（図１４（ｃ））のように、一つの面７ａ上に、互いに異なる形状を有する出力バンプ電極７ｂが配列されている場合であっても、樹脂１０及び導電粒子１１の流動性を向上することが可能である。この場合、出力バンプ電極７ｂが密に配置されている中央部において樹脂１０及び導電粒子１１の流動性を向上させることが可能となる。
さらに、上記実施形態においては、出力バンプ電極７ｂを対象として説明したが、出力バンプ電極７ｂと対向するように配列された出力端子５ａが傾斜部を有する場合であっても本発明の適用が可能であり、樹脂１０及び導電粒子１１の流動性を向上させることができる。また、出力バンプ電極７ｂと出力端子５ａの双方に傾斜部を設けることにより流動性を一層向上させることも可能である。
また、上記の実施形態においては、樹脂１０及び導電粒子１１の流動する上流側の出力バンプ電極７ｂの側面Ｅ及び下流側の側面Ｆの、それぞれの中央部から両側面Ｇ、Ｈに向かう傾斜面７ｄ、７ｅが形成されているが、例えば、中央部ではなくどちらかの側面方向に寄った点を頂点としても良い。
なお、上記の実施形態においては、ＴＦＴアクティブマトリクス型液晶装置を例にあげて説明したが、本発明は、パッシブマトリクス型、ＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）アクティブマトリクス型の液晶装置などのいずれであってもよい。更に、液晶装置に限らず他の電気光学装置、例えば無機あるいは有機のエレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置などにも適用可能である。
（電子機器）
図１５は、本発明に係る電子機器の一実施形態である携帯電話を示す。この携帯電話６００は、操作部６０１と、表示部６０２とを有する。操作部６０１の前面には複数の操作ボタンが配列され、送話部の内部にマイクが内蔵されている。また、表示部６０２の受話部の内部にはスピーカが配置されている。
上記の表示部６０２においては、ケース体の内部に上述の液晶装置１が実装されている。ケース体内に設置された液晶装置１は、表示窓６０Ａを通して表示面を視認することができるように構成されている。
なお、本発明に係る液晶装置を適用可能な他の電子機器としては、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置，ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
本発明に係る液晶装置の実施形態の全体構成を示す概略斜視図である。 図１の線Ａ−Ａで切断したときの矢視方向の断面構造を模式的に示す縦断面図である。 図１に示したＸドライバＩＣの実装面を示す概念的な平面図である。 出力バンプ電極を拡大して示した平面図である。 出力バンプ電極間の距離と電気的短絡の発生率との関係を示したグラフである。 図１に示した基板上にＸドライバＩＣを実装する工程を示すフローチャートである。 熱圧着時のＸドライバＩＣの様子を示す平面図である。 本発明の第２の実施形態に係るＸドライバＩＣの実装面を概略的に示す平面図である。 本発明の第３の実施形態に係るＸドライバＩＣの実装面を概略的に示す平面図である。 本発明の第４の実施形態に係るＸドライバＩＣの実装面を概略的に示す平面図である。 本発明の第５の実施形態に係るＸドライバＩＣの実装面を概略的に示す平面図である。 出力バンプ電極の形状を例示的に示す平面図である。 出力バンプ電極の形状を例示的に示す平面図である。 出力バンプ電極の形状及び配列を例示的に示す平面図である。 本発明に係る電子機器の一例である携帯電話の外観を示す概略斜視図である。 傾斜面を有しない出力バンプ電極が形成されたＸドライバＩＣの構成を示す平面図である。
符号の説明
１…液晶装置 ２…基板 ５ａ、６ａ…出力端子 ５ｂ、６ｂ…入力端子 ７…ＸドライバＩＣ ７ａ…裏面 ７ｂ…出力バンプ電極 ７ｄ、７ｅ…傾斜面 ７ｆ、７ｇ…出力バンプ電極群 ９…ＡＣＦ １０…樹脂 １１…導電粒子 ６００…携帯電話

Claims (11)

  1. 複数のバンプ電極がＮ列に配列されている半導体素子と、
    前記複数のバンプ電極と対向するように配列された端子電極を備えた基板と、
    前記半導体素子及び前記基板の間に介在された接着剤とを備えた半導体装置において、
    前記バンプ電極の側面に、Ｎ＋１の個数の前記複数のバンプ電極を結ぶ線分に対して傾斜し、角部を形成する傾斜面を有することを特徴とする半導体装置。
  2. 複数のバンプ電極がＮ列に配列されている半導体素子と、
    前記複数のバンプ電極と対向するように配列された端子電極を備えた基板と、
    前記半導体素子及び前記基板の間に介在された接着剤とを備えた半導体装置において、
    前記複数のバンプ電極の側面に、Ｎ＋１の個数の前記複数のバンプ電極を結ぶ線分に対して傾斜し、角部を形成する傾斜面を有し、
    前記傾斜面は湾曲した形状を有していることを特徴とする半導体装置。
  3. 前記バンプ電極は、その中心を挟んで前記傾斜面の反対側にも傾斜面を有することを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記複数のバンプ電極は、近接した少なくとも２列以上の配列からなることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 前記複数のバンプ電極は、千鳥状に配列されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記複数のバンプ電極は、前記半導体素子の一辺側に配列された入力バンプ電極と、前記一辺と対向する他辺側に配列された出力バンプ電極とを有し、前記出力バンプ電極の前記一側面が前記傾斜面を有することを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
  7. 複数のバンプ電極が配列された半導体素子と、
    前記複数のバンプ電極と対向するように配列された端子電極を備えた基板と、
    前記半導体素子及び前記基板の間に介在された接着剤とを備えた半導体装置において、
    前記バンプ電極はその中心を通る短手方向の幅と長手方向の幅との比率が、１：２〜１：１２である楕円形状であることを特徴とする半導体装置。
  8. 前記接着剤は異方性導電膜であり、
    隣接する前記バンプ電極間の距離が、前記異方性導電膜内に散在する導電粒子の直径の３倍〜５００倍の長さであることを特徴とする請求項１乃至請求項７のいずれかに記載の半導体装置。
  9. 複数のバンプ電極が配列された半導体素子と、
    前記複数のバンプ電極と対向するように配列され、側面が傾斜面を有する端子電極を備えた基板と、前記半導体素子及び前記基板の間に介在された接着剤とを具備することを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれに記載の半導体装置と、
    前記基板及び前記基板に対向するように設けられた対向基板の間に挟持された電気光学物質とを具備することを特徴とする電気光学装置。
  11. 請求項１乃至請求項９のいずれかに記載の半導体装置、又は請求項１０に記載の電気光学装置を搭載したことを特徴とする電子機器。
JP2003379903A 2003-11-10 2003-11-10 半導体装置、電気光学装置及び電子機器 Withdrawn JP2005142490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003379903A JP2005142490A (ja) 2003-11-10 2003-11-10 半導体装置、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003379903A JP2005142490A (ja) 2003-11-10 2003-11-10 半導体装置、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2005142490A true JP2005142490A (ja) 2005-06-02

Family

ID=34689804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379903A Withdrawn JP2005142490A (ja) 2003-11-10 2003-11-10 半導体装置、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2005142490A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041413A (ja) * 2004-07-30 2006-02-09 Seiko Instruments Inc 半導体装置
JP2007103439A (ja) * 2005-09-30 2007-04-19 Optrex Corp 半導体集積回路
US20110139501A1 (en) * 2009-12-16 2011-06-16 Lin Ching-San Electronic chip and substrate with shaped conductor
JP2013201351A (ja) * 2012-03-26 2013-10-03 Dexerials Corp 接続体の製造方法、接続部材の接続方法及び接続体
KR20190115163A (ko) * 2018-03-30 2019-10-11 삼성디스플레이 주식회사 표시 장치
JP2019197900A (ja) * 2014-09-02 2019-11-14 デクセリアルズ株式会社 接続体、接続体の製造方法、電子部品の接続方法、及び電子部品
US20220336398A1 (en) * 2021-04-06 2022-10-20 Sitronix Technology Corp. Bump structure of chip

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041413A (ja) * 2004-07-30 2006-02-09 Seiko Instruments Inc 半導体装置
JP2007103439A (ja) * 2005-09-30 2007-04-19 Optrex Corp 半導体集積回路
JP4739895B2 (ja) * 2005-09-30 2011-08-03 オプトレックス株式会社 半導体集積回路
US20110139501A1 (en) * 2009-12-16 2011-06-16 Lin Ching-San Electronic chip and substrate with shaped conductor
JP2013201351A (ja) * 2012-03-26 2013-10-03 Dexerials Corp 接続体の製造方法、接続部材の接続方法及び接続体
JP2019197900A (ja) * 2014-09-02 2019-11-14 デクセリアルズ株式会社 接続体、接続体の製造方法、電子部品の接続方法、及び電子部品
JP2022095802A (ja) * 2014-09-02 2022-06-28 デクセリアルズ株式会社 プラスチック基板接続用電子部品、接続体、接続体の製造方法、及び電子部品の接続方法
JP7096210B2 (ja) 2014-09-02 2022-07-05 デクセリアルズ株式会社 接続体、接続体の製造方法、電子部品の接続方法、及び電子部品
JP7324334B2 (ja) 2014-09-02 2023-08-09 デクセリアルズ株式会社 プラスチック基板接続用電子部品、接続体、接続体の製造方法、及び電子部品の接続方法
KR20190115163A (ko) * 2018-03-30 2019-10-11 삼성디스플레이 주식회사 표시 장치
KR102519126B1 (ko) 2018-03-30 2023-04-06 삼성디스플레이 주식회사 표시 장치
US20220336398A1 (en) * 2021-04-06 2022-10-20 Sitronix Technology Corp. Bump structure of chip

Similar Documents

Publication Publication Date Title
JP5274564B2 (ja) フレキシブル基板および電気回路構造体
JP4603522B2 (ja) 実装構造体、電気光学装置及び電子機器
TWI538074B (zh) 可撓性電路板及其製造方法，以及半導體封裝
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
US20020015127A1 (en) Electro-optic device and electronic apparatus
JP2008203590A (ja) 電気光学装置、及びその製造方法、並びに電子機器
JP2009186707A (ja) 電気光学装置の製造方法、電気光学装置
JP2002258311A (ja) 液晶表示装置
JP2005142490A (ja) 半導体装置、電気光学装置及び電子機器
JP2005234335A (ja) 液晶表示装置
US20120170242A1 (en) Circuit board, connecting structure of circuit boards, and display panel assembly
WO2017035881A1 (zh) 驱动器芯片结构及液晶显示装置
WO2022120783A1 (zh) 像素电极、像素结构、显示面板及显示装置
JP3365305B2 (ja) 半導体チップ、その実装構造および液晶表示装置
JP2009016578A (ja) フレキシブル配線基板、該フレキシブル配線基板を用いた半導体装置、および該半導体装置を備えた表示装置
WO2000028373A1 (fr) Dispositif d'affichage a cristaux liquides
JP2003303852A (ja) 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
JP2007086627A (ja) 液晶表示モジュール
JP2000284261A (ja) 液晶装置及び電子機器
JP2000111939A (ja) 液晶表示素子
JPH11258618A (ja) 液晶表示素子およびその製法
JP4577375B2 (ja) 電気光学装置及び電子機器
JP3674424B2 (ja) 実装構造体、電気光学装置および電子機器
JP4075642B2 (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4617694B2 (ja) 実装構造体、電気光学装置、および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080327