JP2005142280A - モジュール基板およびその製造方法 - Google Patents

モジュール基板およびその製造方法 Download PDF

Info

Publication number
JP2005142280A
JP2005142280A JP2003375636A JP2003375636A JP2005142280A JP 2005142280 A JP2005142280 A JP 2005142280A JP 2003375636 A JP2003375636 A JP 2003375636A JP 2003375636 A JP2003375636 A JP 2003375636A JP 2005142280 A JP2005142280 A JP 2005142280A
Authority
JP
Japan
Prior art keywords
wiring pattern
mounting
layer
module
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003375636A
Other languages
English (en)
Inventor
Yoshifumi Miyazawa
美文 宮澤
Motoo Asai
元雄 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2003375636A priority Critical patent/JP2005142280A/ja
Publication of JP2005142280A publication Critical patent/JP2005142280A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 実装密度を高め得るモジュール基板を提供する。
【解決手段】 上側表面にパッド76a、76bのみを配置し、パッド76a、76bへ接続する配線パターン54a,34aを内層に配置してある。このため、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。
【選択図】 図1

Description

本発明は、電子部品を表面に実装して電子モジュールを構成するモジュール基板及びその製造方法に関するものである。
携帯電話、テレビ、ビデオ、ビデオカメラ等に内蔵されるプリント配線板上には、複数の能動素子、受動素子を一体化させたモジュールが配置される。このモジュールとしては、VCO(電子制御型発信回路)、PLL(フェーズロックループ)、PA、フロントエンド、ダイプレクサ、ディプレクサ、SAWフィルタ、バンドパスフィルタ、ローパスフィルタ等の種々のモジュールが用いられている。
モジュールは、IC等の能動素子、コンデンサ、抵抗、コイル等の受動素子を小型のモジュール基板に表面実装してなる。モジュール基板としては、セラミック、樹脂基板を積層してなる多層基板が用いられており、モジュール基板の表層には、上記素子を実装するためのパッドと、パッドへの配線パターンが設けられ、内層には、配線パターンが設けられ、裏面には、プリント配線板側に接続するためのパッド、該パッドへの配線パターンが設けられている。内層の配線パターンと外装の配線パターンとは、バイアホール又はスルーホールにより接続が取られている。
特許文献1、特許文献2には、モジュールの内層に部分的にコンデンサを形成する方法が開示されている。
特開2000−208945号公報 特開2002−367858号公報
通信機器、電子機器の小型化に伴い、これらに用いられるモジュールの小型化が求められている。このモジュールを小型化するためには、モジュールを構成するモジュール基板への電子部品の実装密度を高める必要がある。
外層パターンは従来の多層プリント配線板と同じように導体パターンの引き回しを行い、必要な場合は内層パターンを使用して引き回し(パターン設計)を行い、受動部品を内層に形成している。即ち、外形サイズを小さくするためのパターン設計の検討が具体的に行われていないため、モジュール基板の外形サイズが大きくなっている。しかしながら、外層に実装される部品、外層の導電パターン、外層と内層の導電パターンの接続方法に関して何ら提案がない。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、実装密度を高め外形サイズを小さくし得るモジュール基板及びその製造方法を提供することにある。
上記した目的を達成するため請求項1は、電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板であって、前記電子部品を実装するための実装用パッドと、該実装用パッドに接続する配線パターンとを備えるモジュール基板において、
表面に前記実装用パッドのみを配置し、実装用パッドへ接続する配線パターンは内層に配置したことを技術的特徴とする。
請求項2は、電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板であって、前記電子部品を実装するための表面の実装用パッド及び内層の接続用パッドと、該実装用パッドを接続する表面の配線パターン及び内層の配線パターンとを備えるモジュール基板において、
表面の配線パターンにより接続された隣合わない実装用パッドの数が、表面の配線パターンにより接続された隣合う実装用パッドを除いた実装用パッドの数の半分以下であることを技術的特徴とする。
請求項3は、電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板であって、前記電子部品を実装するための表面の実装用パッド及び内層の接続用パッドと、該実装用パッドを接続する表面の配線パターン及び内層の配線パターンとを備えるモジュール基板において、
表面の配線パターンにより接続された隣合わない実装用パッドの数が、表面の配線パターンにより接続された隣合う実装用パッドを除いた実装用パッドの数の4割以下であることを技術的特徴とする。
また、請求項9は、少なくとも(a)〜(f)の工程を備える、電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板の製造方法を技術的特徴とする。:
(a)コア基板の両面に配線パターンを形成する工程;
(b)前記コア基板に、片面に導体箔を設けた内層用樹脂層を貼り付ける工程;
(c)前記内層用樹脂層の前記導体箔をエッチングして配線パターンを形成する工程;
(d)前記内層用樹脂層に最外層用樹脂層を貼り付ける工程;
(e)前記最外層用樹脂層にレーザでバイアホール用開口を穿設する工程;
(f)前記バイアホール用開口に導体層を形成することで、表面に前記パッドのみを配置する工程。
請求項1のモジュール基板では、表面にパッドのみを配置し、パッドへ接続する配線パターンを内層に配置したため、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。消費電力、及び、発振出力の変動が減り、発振効率が向上する。
請求項2のモジュール基板では、表面の配線パターンにより接続された隣合わない実装用パッドの数が、表面の配線パターンにより接続された隣合う実装用パッドを除いた実装用パッドの数の半分以下であるため、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。消費電力、及び、発振出力の変動が減り、発振効率が向上する。
請求項3のモジュール基板では、表面の配線パターンにより接続された隣合わない実装用パッドの数が、表面の配線パターンにより接続された隣合う実装用パッドを除いた実装用パッドの数の4割以下であるため、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。消費電力、及び、発振出力の変動が減り、発振効率が向上する。
請求項4では、他の実装用パッドと表面の配線パターンにより接続されていない実装用パッドは、最外層の樹脂層に設けられたバイアホールのランド又はスルーホールのランド、或いは、最外層の樹脂層に設けられたバイアホールのランド又はスルーホールのランドに表面の配線パターンで接続された実装用ランドからなるため、表面の実装用パッドの実装密度を高め、モジュールの小型化が可能になる。
請求項5では、他の実装用パッドと表面の配線パターンにより接続されていない実装用パッドは、最外層の樹脂層に設けられたバイアホールのランドから成り、或いは、最外層の樹脂層に設けられたバイアホールのランドに表面の配線パターンで接続された実装用ランドからなるため、表面の実装用パッドの実装密度を高め、モジュールの小型化が可能になる。
請求項6のモジュール基板では、パッドは、最外層の樹脂層に設けられたバイアホールのランドから成り、該バイアホールを介して下層の配線パターンのランドに接続されているため、表面にパッドのみを配置し、パッドへ接続する配線パターンを内層に配置することが可能になる。
請求項7のモジュール基板では、内層の樹脂層に受動部品を配置したため、表面に実装する電子部品の数を減らすことができ、モジュールの小型化が可能になる。また、内層に受動部品を配置することで、配線長を短くすることができ、高性能化が可能になる。
請求項8のモジュール基板では、コア基板に層間樹脂絶縁層を構成する樹脂層を設けてなる。このため、複数の基板(コア基板)を積層してなるモジュール基板よりも薄く構成でき、パッドへ接続する配線パターンを内層に配置したことと相まって、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。
請求項9のモジュール基板の製造方法では、表面にパッドのみを配置し、パッドへ接続する配線パターンを内層に配置したため、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。また、モジュール基板がコア基板に層間樹脂絶縁層を構成する樹脂層を設けてなるため、複数の基板(コア基板)を積層してなるモジュール基板よりも薄く構成できる。このため、パッドへ接続する配線パターンは内層に配置したことと相まって、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。また、レーザにより、バイアホール用開口を穿設するため、微細な孔が開けられ、高密度化できる。
先ず、本発明の第1実施例に係るモジュール基板の構成について図1,図2を参照して説明する。
図2(A)は、VCO回路を構成する第1実施例に係るモジュール基板10の平面図であり、図2(B)は、図2(A)に示すモジュール基板10のパッド76にコンデンサC1〜C4、インダクタンスL1〜L3、ダイオードD1,D2、D3、ICチップQを表面実装してなるモジュールの平面図である。図1は、図2(A)のA−A断面を示している。図示しないが、内層には、インダクタンス1個、コンデンサ10個、抵抗8個が収容されている。
モジュール基板10は、配線パターン34a及びランド34bが形成されたコア基板30の両面に、配線パターン54a及びランド54bが形成された内層樹脂絶縁層50、バイアホール76A、76Bの形成された外層樹脂絶縁層60を配設した多層プリント配線板からなる。コア基板30には、スルーホール36が形成されている。また、モジュール基板を貫通するスルーホール86が形成されている。上側のバイアホール76Aのランド76a、バイアホール76Bのランド76bは、図2(B)を参照して上述した電子部品を実装するパッドを形成している。外層樹脂絶縁層60の表面には、ソルダーレジスト層90が設けられている。下側のソルダーレジスト層90から露出するバイアホール76Aのランド76aは、プリント配線板へモジュール基板を実装する際のパッドを構成する。
コア基板30上面には内蔵用の抵抗43が、下面にはコンデンサ48が配置されている。抵抗43は、配線パターン34a、34a間にカーボンペースト層42を配置することで構成されている。コンデンサ48は、コア基板30上に設けられた第1電極34cと、高誘電体ペースト層44と、該高誘電体ペースト層44上に設けられた第2電極層34dから成る。
第1実施例のモジュール基板10では、上側表面にパッド76a、76bのみを配置し、パッド76a、76bへ接続する配線パターン54a、34aを内層に配置してある。このため、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。また、消費電力、及び、発振出力の変動が減り、発振効率が向上する。
また、第1実施例に係るモジュール基板10では、パッド76a、76bは、最外層の樹脂層に設けられたバイアホール76A、76Bのランド76a、76bから成り、該バイアホール76A、76Bを介して下層の配線パターンのランド34b、54bに接続されているため、表面にパッド76a、76bのみを配置し、パッド76a、76bへ接続する配線パターン54a、34aを内層に配置することが可能になる。
更に、内層に抵抗43及びコンデンサ48等の受動部品を配置したため、表面に実装する電子部品の数を減らすことができ、モジュールの小型化が可能になる。また、内層に受動部品43,48を配置することで、配線長を短くすることができ、高性能化が可能になる。
また更に、第1実施例のモジュール基板は、コア基板30に層間樹脂絶縁層を構成する樹脂層50,60を設けてなる。このため、複数の基板(コア基板)を積層してなるモジュール基板よりも薄く構成でき、パッドへ接続する配線パターンを内層に配置したことと相まって、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。
なお、図2(A)中に示すように、パッド76a、76b内にあるバイアホール76A、76Bは、1個でも複数でもよい。また、パッド内のバイアホールの位置は、パッド内であれば、どの位置でも良く下層のパターン配置から最適な位置にバイアホールを形成すればよい。更に、形状は4角に限らず、円形、楕円形、多角形形状のどんな形状であってもよい。
更に、ランドの大きさは、図2中では、素子の電極よりも大きく形成されているが、図8(B)に示すようにランド76bを素子D3の電極と同じ大きさに形成することも、また、8(C)に示すようにランド76bを素子D3の電極よりも小さく形成することも可能である。なお、図1中では、貫通スルーホール86が形成されているが、モジュール基板のサイズを小さくするために全てバイアホールで構成することも可能である。
また、内層のコンデンサ48は、図1中で第1電極層34c及び第2電極層34dが、共にコア基板30側の配線パターンに接続されていたが、図7中に示すようにコア基板に高誘電体ペースト層44を介して配置される第2電極層34dを、コア基板側の配線パターンを介さずバイアホール76Bを介して接続させることも可能である。なお、内層にインダクタンスを配置する場合には、スパイラルコイル、櫛形形状コイル等を配線パターンにより形成することで構成可能である。
引き続き、図3〜図6を参照して該モジュール基板の製造方法について説明する。
なお、本実施例のモジュール基板は、サブトラック法、RFC法、ビルドアップ法等種々の方法で形成でき、パターン形成方法は、エッチング法、セミアディティブ法、フルアディティブ法等どんな方法をも用いることができる。
(1) 厚さ0.8mmのガラスエポキシ樹脂、FR4,FR5,又はBT(ビスマレイミドトリアジン)樹脂からなる基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図3(A))。
(2)まず、この銅張積層板30Aをドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板30の両面に配線パターン34a、ランド34b、第1電極34c、スルーホール36を形成する(図3(B))。
(3)スルーホール36内に樹脂充填剤40を充填し、乾燥炉内の温度100 ℃,20分間乾燥させる(図3(C))。
ここで、樹脂充填剤としては、下記の原料組成物を用いることができる。
〔樹脂組成物(i)〕
ビスフェノールF型エポキシモノマー(油化シェル製、分子量310 、YL983U) 100重量部、表面にシランカップリング剤がコーティングされた平均粒径 1.6μmのSiO2 球状粒子(アドマテック製、CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み(15μm)以下とする) 170重量部、レベリング剤(サンノプコ製、ペレノールS4)1.5 重量部を攪拌混合することにより、その混合物の粘度を23±1℃で36000〜49,000cps に調整して得た。
〔硬化剤組成物(ii)〕
イミダゾール硬化剤(四国化成製、2E4MZ-CN)6.5 重量部。
(4)前記(3) の処理を終えた基板の片面を、スルーホール36の開口からはみ出した樹脂充填剤40の表面を平滑化するように研磨し、次いで、研磨による傷を取り除くためのバフ研磨やベルトサンダーによる研磨を行う。このような一連の研磨を基板の他方の面についても同様に行う。研磨の際、半硬化状態にして行っているが、完全に硬化した後行ってもよい。
次いで、100 ℃で1時間、 150℃で1時間の加熱処理を行って樹脂充填剤を完全に硬化した。
樹脂充填材を構成する樹脂は、エポキシ樹脂、フェノール樹脂、フッ素樹脂、トリアジン樹脂、ポリオレフィン樹脂、ポリフェニレンエーテル樹脂などを意味して、熱硬化性樹脂、熱可塑性樹脂あるいは、それぞれの複合体でもよく、樹脂内にシリカ、アルミナなどの無機フィラーなどを含有させて熱膨張率などを整えたものでもよい。また、導電性樹脂、金、銀、銅などの導電性のある金属フィラーを主とするペーストを用いてもよい。更に、上記のもので各々の複合体でもよい。
(5)コア基板30の上面側所定の配線パターン34a間にカーボンペースト層42を設け、抵抗43を構成する。また、下面側の第1電極層34c上に高誘電体ペースト層44を設ける(図4(A))。
(6)高誘電体ペースト層44の上に銅めっきにより第2電極層34dを設け、コンデンサ48を形成する(図4(B))。
(7)基板30を水洗いした後、第二銅錯体と有機酸とを含有するエッチング液を、スプレーやバブリング等の酸素共存条件で作用させて、配線パターンの銅導体を溶解させボイドを形成する処理により、配線パターン34a、ランド34bの表面に粗化層を設ける。
それ以外にも、酸化−還元処理や無電解めっきの合金によって粗化層を設けてもよい。形成される粗化層は、0.1〜5μmの範囲にあるものが望ましい。その範囲であれば、配線パターンと層間樹脂絶縁層の剥離が起きにくく、エッチングで金属層を除去しても残留しにくいからである。
第二銅錯体は、アゾール類の第二銅錯体がよい。このアゾール類の第二銅錯体は、金属銅等を酸化する酸化剤として作用する。アゾール類としては、ジアゾール、トリアゾール、テトラゾールがよい。中でも、イミダゾール、2−メチルイミダゾール、2−エチレイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−ウンデシルイミダゾール等がよい。アゾール類の第二銅錯体の添加量は、1〜15重量%がよい。溶解性及び安定性に優れるからである。
また、酸化銅を溶解させるために、有機酸をアゾール類の第二銅錯体に配合する。具体例としては、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、アクリル酸、クロトン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、マレイン酸、安息香酸、グリコール酸、乳酸、リンゴ酸、スルファミン酸からなる群より選ばれる少なくとも1種がよい。有機酸の含有量は、0.1 〜30重量%がよい。酸化された銅の溶解性を維持し、かつ溶解安定性を確保するためである。
発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。
また、銅の溶解やアゾール類の酸化作用を補助するために、ハロゲンイオン、例えば、フッ素イオン、塩素イオン、臭素イオン等をエッチング液に加えてもよい。本発明では、塩酸、塩化ナトリウム等を添加して、ハロゲンイオンを供給することができる。ハロゲンイオン量は、0.01〜20重量%がよい。形成された粗化面と層間樹脂絶縁層との密着性に優れるからである。
アゾール類の第二銅錯体と有機酸(必要に応じてハロゲンイオン)を、水に溶解してエッチング液を調整する。また、市販のエッチング液、例えば、メック社製、商品名「メック エッチボンド」を使用し、本発明にかかる粗化面を形成することができる。
(8)該コア基板の表面に、片面に銅箔52が貼り付けられた下層層間樹脂絶縁層となる半硬化状態にした樹脂フィルム50αを、温度50〜150℃まで昇温しながら圧力5kgf/cm2で真空圧着ラミネートして貼り付ける(図4(C))。もしくは、予め粘度を調整し、塗布できる状態にした樹脂を、ロールコーター、カテーンコーターなどで塗布して形成してもよい。
該樹脂フィルムとしては、難溶性樹脂、可溶性樹脂粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
本発明の製造方法において使用する樹脂フィルムは、酸または酸化剤に可溶性の粒子(以下、可溶性粒子という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、0.1〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性粒子と平均粒径が1〜3μmの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、配線パターンとの密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリエーテルスルフォン、フェノキシ樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、2種以上併用してもよい。
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
上記可溶性粒子を、2種以上混合して用いる場合、混合する2種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と配線パターンとの間で剥離が発生しないからである。
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ポリエーテルスルフォン、フェノキシ樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、2種以上を併用してもよい。
さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する配線パターンの金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した配線パターン間の絶縁性が確実に保たれる。
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、3〜40重量%が望ましい。可溶性粒子の配合量が3重量%未満では、所望の凹凸を有する粗化面を形成することができない場合があり、40重量%を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した配線パターン間の絶縁性を維持できず、短絡の原因となる場合がある。
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
上記硬化剤の含有量は、樹脂フィルムに対して0.05〜10重量%であることが望ましい。0.05重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りモジュール基板の性能を向上させることができる。
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。
(9)フィルム50αを加熱して硬化させ、内層の樹脂絶縁層50とした後、銅箔52をエッチングし、配線パターン54a及びパッド54bを形成する(図5(A))。
(10)下層の樹脂絶縁層50の表面に、片面に銅箔62が貼り付けられた外層樹脂絶縁層となる半硬化状態にした樹脂フィルム60αを、温度50〜150℃まで昇温しながら圧力5kgf/cm2で真空圧着ラミネートして貼り付ける(図5(B))。
(11)フィルム60αを加熱して硬化させ、外層の樹脂絶縁層60とした後、銅箔62をエッチングし、中央に開口を有するパッド64b、開口を有しないパッド64cを形成する(図5(C))。
(12)炭酸、エキシマ、YAG、又はUVレーザにより、開口を有するパッド64bをコンフォーマルマスクとして用い、内層樹脂絶縁層50上のパッド54bに至る開口66、コア基板上のパッド34bに至る直径50μm〜100μmの開口68を穿設する。また、ドリルにより、開口を有しないパッド64cに、全体を貫通する通孔72を穿設する。本実施例では、レーザによりバイアホール用開口を穿設するため、開口66、68を小径に穿設でき、高密度化が可能である。
(13)次に、クロム酸、又は、過マンガン酸塩(過マンガン酸カリウム、過マンガン酸ナトリウム)から成る酸化剤により、開口66,68のデスミヤ処理を行うと同時に、樹脂絶縁層60の表面の粗化処理を行い粗化層を形成する。
(14)バイアホール76Aを開口66に、バイアホール68を開口68に、また、通孔72にスルーホール86を形成する(図6(B))。ここでは、表面を粗化した樹脂絶縁層の表面に、パラジウム触媒を付与し、無電解めっき水溶液中で、0.6〜3.0μmの無電解銅めっき膜を形成する。無電解銅めっき膜を形成した基板を水洗いした後、所定パターンのめっきレジストを形成する。そして、基板を電解めっき液中に浸漬し、無電解銅めっき膜を介して電流を流し、電解銅めっき膜を形成する。その後、レジストを剥離し、めっきレジスト下の無電解銅めっき膜をライトエッチングにより剥離することで、無電解銅めっき膜及び電解銅めっき膜からなるバイアホール76A、バイアホール68、スルーホール86を形成する。
(15)バイアホール76A、76B及びスルーホール86に、酸化―還元処理により粗化層を形成する。この酸化―還元処理の代わりに、エッチングにより(例 第二銅錯体と有機酸塩とを配合した液によってスプレーや浸積することでエッチングさせている)、又は、粗化層(Cu−Ni−Pからなる合金)を無電解めっきにより粗化層を形成することも可能である。
(16)バイアホール76A、バイアホール76B及びスルーホール86内に、上記(3)と同じ樹脂充填材88を充填する(図6(C))。
(17)引き続き、ソルダーレジスト層90を形成する(図1)。ソルダーレジストの原料組成物は以下からなる。
DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、2E4MZ-CN)1.6 g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604 )3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A ) 1.5g、分散系消泡剤(サンノプコ社製、S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を 0.2g加えて、粘度を25℃で 2.0Pa・sに調整したソルダーレジスト組成物を得る。
ソルダーレジスト層としては、種々の樹脂を使用でき、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールA型エポキシ樹脂のアクリレート、ノボラック型エポキシ樹脂、ノボラック型エポキシ樹脂のアクリレートをアミン系硬化剤やイミダゾール硬化剤などで硬化させた樹脂を使用できる。
特に、ソルダーレジスト層に開口を設けて半田バンプを形成する場合には、「ノボラック型エポキシ樹脂もしくはノボラック型エポキシ樹脂のアクリレート」からなり「イミダゾール硬化剤」を硬化剤として含むものが好ましい。
上記(16)で得られたモジュール基板の両面に、上記ソルダーレジスト組成物を30μmの厚さで塗布する。また、市販されているソルダーレジスト層を用いることもできる。
(18)次いで、80℃で20分間、100℃で30分間の乾燥処理を行った後、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルムを密着させて載置し、1000mJ/cm2の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で1時間、 100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理し、開口部71を有する(開口径 200μm)ソルダーレジスト層90(厚み20μm)を形成する(図1)。
(19)そして、ソルダーレジスト層90の開口部91に、半田ペーストを印刷して電子部品を表面実装することでモジュールを完成する(図2(B))。
図8は、VCO回路を構成する第2実施例のモジュール基板を示している。第1実施例では、モジュール基板10の表面に配線パターンを形成していなかった。これに対して、第2実施例では、モジュール基板表面のバイアホール76A、76B及び貫通スルーホール86に表面の配線パターン92を介してランド76cが接続されている。なお、この第2実施例でも、第1実施例と同様に、配線パターンを介してパッドとパッドとが接続されていない。なお、円D中には、異形形状のパッド76bを示している。この場合に、ランドの四角形のみを露出させ、バイアホール76Bの上側にはソルダーレジストを被覆してもよい。更に、円E中には、バイアホール76Aとバイアホール76Bとが表層の配線パターン92を介して接続されている状態を示している。
引き続き、本発明の第3〜第5実施例に係るモジュール基板について説明する。
第3実施例〜第5実施例のモジュール基板は、第1、第2実施例と同様にVOC回路として構成されている。図9に、第3実施例〜第5実施例及び比較例のVCO回路の構成を示している。この構成部品は、Tr(集積回路)1個、ダイオード2個、インダクタンス3個、コンデンサ8個、抵抗6個からなる。図10に第3実施例のモジュール基板を、図11に第4実施例のモジュール基板を、図12に第5実施例のモジュール基板を、図13に比較例のモジュール基板の平面図を示している。第3実施例〜第5実施例及び比較例のモジュール基板では、抵抗6個、コンデンサ6個を内蔵部品とし、Tr1個、ダイオード2個、インダクタンス3個、コンデンサ2個を表面実装した。なお、内蔵の抵抗6個は、図1を参照して上述した第1実施例と同様にカーボンペーストにより、コンデンサ6個は、一対の電極層の間に高誘電体ペースト層を設けることで構成した。
図18は、比較のための従来技術に係る全ての構成部品を表面実装したモジュール基板(2層構造)を示している。構成部品として、Tr(1.5×1.5mm)が1個、ダイオード(1.0×0.5)が2個、インダクタンス(1.6×0.8mm)が3個、コンデンサ(1.0×0.5mm)が6個、抵抗(1.0×0.5mm)が6個である。側面に設けた断面スルーホールによりマザーボードに実装している電子部品が一般的であり、その場合の基板外形寸法は10.7×5.6mmになった。ここで、断面スルーホールを裏面パッドで実装する(半田ペースト印刷に直接マウントしてリフローする。または、半田バンプを形成しておく)構造、即ち、断面スルーホールを貫通スルーホールに代えることにより、基板外形寸法は9.7×4.6mmまで小型化できる。
図10は第3実施例のモジュール基板(8層)の平面図を示している。外寸は2.8×4.0mmに構成できた。表面実装した構成部品として、Tr(1.5×1.5mm)が1個、ダイオード(1.0×0.5)が2個、インダクタンス(1.6×0.8mm)が3個、コンデンサ(1.0×0.5mm)が2個である。即ち、図18を参照して上述した従来技術と同じ外形の部品を用いている。基板の最小ライン/スペースは100μm/100μmである。ここで、
表層(最外層)の全パッド数:20個
隣合うパッドとパッドとの配線パターン接続があるパッド:8個
隣合わないパッドとパッドとの配線パターン接続があるパッド:0個
従って、
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(隣合うパッドとパッドとの配線パターン接続があるパッドを除いた表層のパッド数)=0/12=0%
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(表層の全パッド数)=0/20=0%
図11は第4実施例のモジュール基板(8層)の平面図を示している。外寸は3.3×4.5mmに構成できた。表面実装した構成部品として、図18を参照して上述した従来技術と同じ外形の部品を用いている。基板の最小ライン/スペースは100μm/100μmである。ここで、
表層(最外層)の全パッド数:20個
隣合うパッドとパッドとの配線パターン接続があるパッド:8個
隣合わないパッドとパッドとの配線パターン接続があるパッド:4個
従って、
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(隣合うパッドとパッドとの配線パターン接続があるパッドを除いた表層のパッド数)=4/12=33%
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(表層の全パッド数)=4/20=20%
図12は第5実施例のモジュール基板(8層)の平面図を示している。外寸は3.8×5.0mmに構成できた。表面実装した構成部品として、図18を参照して上述した従来技術と同じ外形の部品を用いている。基板の最小ライン/スペースは100μm/100μmである。ここで、
表層(最外層)の全パッド数:20個
隣合うパッドとパッドとの配線パターン接続があるパッド:8個
隣合わないパッドとパッドとの配線パターン接続があるパッド:6個
従って、
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(隣合うパッドとパッドとの配線パターン接続があるパッドを除いた表層のパッド数)=6/12=50%
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(表層の全パッド数)=6/20=33%
図13は比較例のモジュール基板(8層)の平面図を示している。外寸は4.3×5.5mmになった。表面実装した構成部品として、図18を参照して上述した従来技術と同じ外形の部品を用いている。ここで、
表層(最外層)の全パッド数:20個
隣合うパッドとパッドとの配線パターン接続があるパッド:8個
隣合わないパッドとパッドとの配線パターン接続があるパッド:8個
従って、
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(隣合うパッドとパッドとの配線パターン接続があるパッドを除いた表層のパッド数)=8/12=67%
(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(表層の全パッド数)=8/20=40%
図14は、従来技術と、第3〜第5実施例と、比較例との比較表である。第3実施例では、(隣合わないパッドとパッドとの配線パターン接続があるパッド)/(隣合うパッドとパッドとの配線パターン接続があるパッドを除いた表層のパッド数)=0%にすることで、基板の面積を従来技術品との比較で25.1%にできた。また、第4実施例では、比率を33%にすることで、基板の面積を従来技術品との比較で33.3%にできた。また、第5実施例では、比率を50%にすることで、基板の面積を従来技術品との比較で42.6%にできた。一方、比較例では、比率が67%と50%を越えたため、基板の面積を従来技術品との比較で53.0%と半分以下にできなかった。
携帯電話用発振器、測定機用発振器、オーディオ機器用発振器のVOCでは、(a)発振周波数、(b)高周波数、(c)発振出力、(d)位相ノイズ、(e)チューニングセンシビティー(感度)が重要な特性となる。特に、携帯電話用発振器では(1)プッシング、(2)プリング、(3)消費電力も重要になる。
携帯電話用発振器のために重要な項目である以下の(1)〜(5)について、従来技術品及び第3実施例のモジュール基板について測定を行った。ここで、(1)〜(4)に関ついては、アンリツ製スペクトラムアナライザー(MS2663C)を用い、サンプル基板の裏面のパッドにプローブが当たるように治具をセットして測定を行った。また、(5)については、電流計で測定した。
(1)発振周波数(Vt(Tuning Voltage)が1V、3.5V時)
(2)高周波数(Vtが1V、3.5V時の2次、3次、4次高周波)
(3)発振出力(Vtが1V、3.5V時の発振周波数と、2次、3次、4次高周波出力)
(4)チューニングセンシビティー
(5)消費電力
図15中に(1)発振周波数及び(3)発振出力の測定結果を示し、図16中に(1)発振周波数、(3)2次高周波出力、(4)チューニングセンシビティー、位相ノイズ、(5)消費電力を示す。図16中で、規格とは市販されているVCOを参考にして決めた目標値である。発振周波数は、規格以上又は規格以下であれば問題がない。チューニングボルテージ(VCO発振出力、2次高周波出力、チューニングセンシビティー)は、1V〜3.5Vでの最大値又は最小値が規格以下で、各項目の値はほぼ直線性を示すため、1V又は3.5Vのときの値を測定して測定結果とした。位相ノイズは、Vt=1Vの1850MHzとVt=3.5Vの1919MHzとのセンター値である1880MHzのVCO発振出力と20MHzオフセット(2000MHz)時のVOC発振出力の差を意味している。位相ノイズは、VOC発振周波数から次式で求めた。
((Vt=3.5V)−(Vt=1V))/2.5V
図17は、第3実施例の変化割合を示している。図17中の5項目に関して、第1実施例は従来技術品とほぼ同じ測定結果(±5%以下)となり、VOCとしての実用性に問題がなことが確認できた。本実施例のモジュール基板は、モジュール基板への電子部品の実装密度を高め、モジュールの小型化が可能になる。また、消費電力、及び、発振出力の変動が減り、発振効率が向上した。
第1実施例に係るモジュール基板の断面図である。 図2(A)はモジュール基板の平面図で、図2(B)は、図2(A)のモジュール基板に電子部品を実装したモジュールの平面図である。 (A)〜(C)は、第1実施例に係るモジュール基板を作製する工程の一部を模式的に示す断面図である。 (A)〜(C)は、第1実施例に係るモジュール基板を作製する工程の一部を模式的に示す断面図である。 (A)〜(C)は、第1実施例に係るモジュール基板を作製する工程の一部を模式的に示す断面図である。 (A)〜(C)は、第1実施例に係るモジュール基板を作製する工程の一部を模式的に示す断面図である。 第1実施例の改変例に係るモジュール基板の断面図である。 図8(A)は第2実施例に係るモジュール基板の平面図であり、図8(B)、図8(C)はランドの説明図である。 第3〜第5実施例、比較例、従来技術に係るモジュール基板の回路図である。 第3実施例に係るモジュール基板の平面図である。 第4実施例に係るモジュール基板の平面図である。 第5実施例に係るモジュール基板の平面図である。 比較例に係るモジュール基板の平面図である。 従来技術と、第3〜第5実施例と、比較例との比較表である。 第3実施例のモジュール基板の発振周波数を測定した結果を示す図表である。 第3実施例のモジュール基板の発振出力及び消費電力を測定した結果を示す図表である。 第3実施例のモジュール基板を測定した変化割合の結果を示す図表である。 従来技術に係るモジュール基板の平面図である。
符号の説明
30 コア基板
34a 配線パターン
34b パッド
36 バイアホール
50 内層樹脂絶縁層
54a 配線パターン
54b パッド
60 外層樹脂絶縁層
76A、76B バイアホール
76a、76b ランド(パッド)

Claims (9)

  1. 電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板であって、前記電子部品を実装するための実装用パッドと、該実装用パッドに接続する配線パターンとを備えるモジュール基板において、
    表面に前記実装用パッドのみを配置し、実装用パッドへ接続する配線パターンは内層に配置したことを特徴とするモジュール基板。
  2. 電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板であって、前記電子部品を実装するための表面の実装用パッド及び内層の接続用パッドと、該実装用パッドを接続する表面の配線パターン及び内層の配線パターンとを備えるモジュール基板において、
    表面の配線パターンにより接続された隣合わない実装用パッドの数が、表面の配線パターンにより接続された隣合う実装用パッドを除いた実装用パッドの数の半分以下であることを特徴とするモジュール基板。
  3. 電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板であって、前記電子部品を実装するための表面の実装用パッド及び内層の接続用パッドと、該実装用パッドを接続する表面の配線パターン及び内層の配線パターンとを備えるモジュール基板において、
    表面の配線パターンにより接続された隣合わない実装用パッドの数が、表面の配線パターンにより接続された隣合う実装用パッドを除いた実装用パッドの数の4割以下であることを特徴とするモジュール基板。
  4. 前記他の実装用パッドと表面の配線パターンにより接続されていない実装用パッドは、最外層の樹脂層に設けられたバイアホールのランド又はスルーホールのランド、或いは、最外層の樹脂層に設けられたバイアホールのランド又はスルーホールのランドに表面の配線パターンで接続された実装用ランドからなり、
    該バイアホール又はスルーホールを介して下層の配線パターンの接続用ランドに接続されていることを特徴とする請求項1又は請求項2のモジュール基板。
  5. 前記他の実装用パッドと表面の配線パターンにより接続されていない実装用パッドは、最外層の樹脂層に設けられたバイアホールのランドから成り、或いは、最外層の樹脂層に設けられたバイアホールのランドに表面の配線パターンで接続された実装用ランドからなり、
    該バイアホールを介して下層の配線パターンの接続用ランドに接続されていることを特徴とする請求項1又は請求項2のモジュール基板。
  6. 前記表面に配置された配線パターンにより接続されていない実装用パッドは、最外層の樹脂層に設けられたバイアホールのランドから成り、
    該バイアホールを介して下層の配線パターンの接続用ランドに接続されていることを特徴とする請求項1〜3のいずれか1のモジュール基板。
  7. 内層の樹脂層に、受動部品を配置したことを特徴とする請求項1〜請求項6のいずれかのモジュール基板。
  8. コア基板に層間樹脂絶縁層を構成する樹脂層を設けてなることを特徴とする請求項1〜請求項6のいずれか1のモジュール基板。
  9. 少なくとも(a)〜(f)の工程を備える、電子部品を表面に実装して電子モジュールを構成する多層基板からなるモジュール基板の製造方法:
    (a)コア基板の両面に配線パターンを形成する工程;
    (b)前記コア基板に、片面に導体箔を設けた内層用樹脂層を貼り付ける工程;
    (c)前記内層用樹脂層の前記導体箔をエッチングして配線パターンを形成する工程;
    (d)前記内層用樹脂層に最外層用樹脂層を貼り付ける工程;
    (e)前記最外層用樹脂層にレーザでバイアホール用開口を穿設する工程;
    (f)前記バイアホール用開口に導体層を形成することで、表面に前記パッドのみを配置する工程。
JP2003375636A 2003-11-05 2003-11-05 モジュール基板およびその製造方法 Pending JP2005142280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003375636A JP2005142280A (ja) 2003-11-05 2003-11-05 モジュール基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003375636A JP2005142280A (ja) 2003-11-05 2003-11-05 モジュール基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005142280A true JP2005142280A (ja) 2005-06-02

Family

ID=34686951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003375636A Pending JP2005142280A (ja) 2003-11-05 2003-11-05 モジュール基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005142280A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5561279B2 (ja) * 2009-09-02 2014-07-30 パナソニック株式会社 プリント配線板、ビルドアップ多層基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5561279B2 (ja) * 2009-09-02 2014-07-30 パナソニック株式会社 プリント配線板、ビルドアップ多層基板とその製造方法

Similar Documents

Publication Publication Date Title
WO2001019149A1 (fr) Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte
JP2001339165A (ja) 多層プリント配線板およびパッケージ基板
JP2002100875A (ja) プリント配線板およびコンデンサ
JP2001332437A (ja) コンデンサおよび多層プリント配線板
JP2001352141A (ja) プリント配線板及びプリント配線板の製造方法
JP4968404B2 (ja) プリント配線板
JP4646371B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002271033A (ja) プリント配線板及びプリント配線板の製造方法
JP2002170840A (ja) 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP2002246507A (ja) 多層プリント配線板
JP2002118367A (ja) プリント配線板及びプリント配線板の製造方法
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2001244636A (ja) プリント配線板
JP2001127435A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002271034A (ja) プリント配線板及びプリント配線板の製造方法
JP2001237510A (ja) プリント配線板
JP2001217549A (ja) 多層回路基板
JP4468528B2 (ja) 多層プリント配線板およびその製造方法。
JP2005142280A (ja) モジュール基板およびその製造方法
JP4863561B2 (ja) プリント配線板の製造方法
JP2002246506A (ja) 多層プリント配線板
JP2001284815A (ja) プリント配線板及びプリント配線板の製造方法
JP3219396B2 (ja) 多層プリント配線板の製造方法
JP4646370B2 (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Effective date: 20090707

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090824

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20100216

Free format text: JAPANESE INTERMEDIATE CODE: A02