JP2005138234A - 三次元構造体の製造方法および三次元構造体 - Google Patents
三次元構造体の製造方法および三次元構造体 Download PDFInfo
- Publication number
- JP2005138234A JP2005138234A JP2003377903A JP2003377903A JP2005138234A JP 2005138234 A JP2005138234 A JP 2005138234A JP 2003377903 A JP2003377903 A JP 2003377903A JP 2003377903 A JP2003377903 A JP 2003377903A JP 2005138234 A JP2005138234 A JP 2005138234A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- sacrificial layer
- silicon nitride
- dimensional structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】500℃以下の低温プロセスのみでの形成が可能で、これにより半導体プロセスとの親和性が高く、かつプラスティック基板を用いることにより低コスト化を図ることが可能な三次元構造体の製造方法を提供する。
【解決手段】基板1上に、原子層蒸着法によって窒化シリコン膜(ALD−SiN膜3)を成膜する。ALD−SiN膜3の上方にヘキサクロロジシランを用いた熱CVD法によって窒化シリコン膜(第2HCD−SiN膜9)を成膜し、これをパターニングすることによって孔11aを形成することで犠牲層パターンを形成する。第2HCD−SiN膜9からなる犠牲層パターンを覆う状態で窒化チタン膜(第3TiN膜13)を成膜し、これをパターニングすることによって犠牲層パターンを跨いでその下地面上に端部が支持された振動ビーム(構造体パターン)13aを形成する。ALD−SiN膜3をストッパに用いて振動ビーム13aの隙間から第2HCD−SiN膜9からなる犠牲層パターンを選択的にエッチング除去することにより、振動ビーム13aの下方に空間部aを形成する。
【選択図】図3
【解決手段】基板1上に、原子層蒸着法によって窒化シリコン膜(ALD−SiN膜3)を成膜する。ALD−SiN膜3の上方にヘキサクロロジシランを用いた熱CVD法によって窒化シリコン膜(第2HCD−SiN膜9)を成膜し、これをパターニングすることによって孔11aを形成することで犠牲層パターンを形成する。第2HCD−SiN膜9からなる犠牲層パターンを覆う状態で窒化チタン膜(第3TiN膜13)を成膜し、これをパターニングすることによって犠牲層パターンを跨いでその下地面上に端部が支持された振動ビーム(構造体パターン)13aを形成する。ALD−SiN膜3をストッパに用いて振動ビーム13aの隙間から第2HCD−SiN膜9からなる犠牲層パターンを選択的にエッチング除去することにより、振動ビーム13aの下方に空間部aを形成する。
【選択図】図3
Description
本発明は、三次元構造体の製造方法および三次元構造体に関し、特には基板上に空間部を介して可動部を設けてなる三次元構造体の製造方法に関する。
基板上の微細化製造技術の進展に伴い、いわゆるマイクロマシン(MEMS:Micro Electro-Mechanical Systems、超小型電気的・機械的複合体)素子(以下、MEMS素子と言う)、およびMEMS素子を組み込んだ小型機器が注目されている。マイクロマシンは、シリコン基板、ガラス基板等の基板上に形成された三次元構造体からなる可動部と、この可動部の駆動を制御する半導体集積回路等とを、電気的・機械的に結合させた素子である。従来、このようなマイクロマシン分野においては、三次元構造体を実現する技術の1つとして、基板上に予め犠牲層を形成し、この犠牲層上に構造体層を形成してパターニングした後、犠牲層をエッチングして除去することにより所望の構造を実現する方法が採用されている。犠牲層としてはSiO2(酸化シリコン)やSi(シリコン)が用いられている。SiO2により犠牲層を形成した場合には、F(フッ化水素)系のエッチング液、また、Siにより犠牲層を形成した場合には気相のXeF2(フッ化キセノン)やBrF3(フッ化臭素)等のエッチングガスがエッチャントとして用いられている(以上、下記特許文献1参照)。
以下、図4の断面工程図に基づいて、3方向高周波フィルタとして動作する3次元構造体の製造方法の一例を説明する。先ず、図4(1)に示すように、シリコン基板101の表面を酸化処理することにより、酸化シリコン膜102を500nm程度の膜厚で形成し、次いでLP(low pressure)-CVD(chemical vapor deposition)法によって窒化シリコンからなるLP−SiN膜103を300nm程度の膜厚で形成する。次に、図4(2)に示すように、CVD法によってリンを含有する非晶質シリコン膜104を400nm程度の膜厚で成膜し、さらにこの非晶質シリコン膜104をパターニングすることにより、高周波フィルタの可動部(振動ビーム)を支持する端子104aと、さらに2つの端子104b,104cとを形成する。その後、図4(3)に示すように、HDP(high density plasma)−CVD法により酸化シリコンからなるHDP−SiO2膜105を450nm程度の膜厚で成膜し、端子104a〜104cを埋め込む。次に、図4(4)に示すように、酸化シリコン膜105の大面積の凸部を除去するようにパターニングを行い、次いで図4(5)に示すように、CMP(chemical mechanical polishing)法により端子104a〜104c間に酸化シリコン膜105を埋め込んだ状態で表面平坦化を行う。
以上の後、図4(6)に示すように、TEOSガスを用いたLP−CVD法によって、酸化シリコンからなるPL−TEOS膜106を30nm程度の膜厚で成膜し、さらにCVD法によってリンを含有する非晶質シリコン膜107を80nmの膜厚で成膜する。次に、図4(7)に示すように、非晶質シリコン膜107およびPL−TEOS膜106をパターニングすることにより、端子104aに達する孔107aを形成する。しかる後、図4(8)に示すように、CVD法によってリンを含有する非晶質シリコン膜108を300nmの膜厚で成膜し、非晶質シリコン膜108,107をパターニングすることにより、孔107aを介して端子104aに支持された帯状の可動部108aを形成する。次に、850℃で30分間のN2アニールを行う。その後、図4(9)に示すように、50%程度の希フッ酸薬液を用いたウェットエッチングによって、PL−TEOS膜106およびHDP−SiO2膜105を除去し、可動部108aの下方に空間aを形成する。その後さらに、図4(10)に示すように、800nm程度の膜厚のAl−Cu膜からなる電極109を端子104aに接続する形状で形成する。
以上により、端子104aに支持され、かつ下方に空間部aを介して配置された可動部108aが構造体パターンとして形成され、この可動部108aの下方に空間部aを介して2つの端子104b,104cが挿入された3方向高周波フィルタが得られる。
しかしながら、以上説明した三次元構造体の製造方法では、処理温度700℃を越える高温プロセスが適用されている。例えば、図4(1)を用いて説明したLP−SiN膜103の成膜は処理温度が約760℃であり、図4(6)を用いて説明したLP−TEOS膜106の成膜は処理温度が約700℃である。このため、将来の他デバイス(例えば半導体集積回路)との1チップ化が困難であり、さらにまた低コストであるプラスティック基板への適用が困難であると言った問題がある。
そこで本発明は、500℃以下の低温プロセスのみでの形成が可能で、これにより半導体プロセスとの親和性が高く、かつプラスティック基板を用いることにより低コスト化を図ることが可能な三次元構造体の製造方法を提供することを目的とする。
このような目的を達成するための本発明の三次元構造体の製造方法は、次のような手順で行うことを特徴としている。先ず第1工程では、基板上に、原子層蒸着法(Atomic Layer Deposition:ALD法)によって、窒化シリコン膜(ALD−SiN膜)を成膜する。次に、第2工程では、窒化シリコン膜の上方にヘキサクロロジシラン(hexa chloro disilane:HCD:Si2Cl6)を用いた熱CVD法によって窒化シリコン膜(HCD−SiN膜)を成膜し、この窒化シリコン膜をパターニングすることによって犠牲層パターンを形成す。その後、第3工程では、犠牲層パターンを覆う状態で窒化チタン膜を成膜し、当該窒化チタン膜をパターニングすることによって当該犠牲層パターンを跨いでその下地面上に端部が支持された構造体パターンを形成する。しかる後、窒化シリコン膜をストッパに用いて構造体パターンの隙間から犠牲層パターンを選択的にエッチング除去することにより、当該構造体パターンの下方に空間部を形成する。
以上の製造方法では、その第1工程においてALD法によって窒化シリコン膜を形成しているため、非常に緻密な構造であり、これによってエッチング耐性に優れたALD−SiN膜で基板上が覆われる。このため、HCDを用いた熱CVD法によって成膜したHCD−SiN膜からなる犠牲層パターンを、窒化チタンからなる構造体パターンに対して選択的にエッチング除去する工程では、ALD−SiN膜をエッチングストッパとした、選択比の高いエッチングが行われ、形状精度の良好な構造体パターンが得られる。そして特に、以上の一連の工程では、プロセス温度が500℃以下に抑えられる。したがって、下層への高温処理の影響なく、3次元構造体の形成が行われることになる。
また本発明は、上述の製造方法によって得られる三次元構造体でもあり、基板上に立設された支持部と当該支持部から前記基板の上方に空間部を介して延設された可動部とからなる構造体パターンを備えている。そして特に、基板の表面がALD−SiN膜で覆われ、構造体パターンが窒化チタンからなることを特徴としている。
以上説明した三次元構造体の製造方法によれば、形状精度の良好な構造体パターンを、500℃以下のプロセス温度で形成することが可能であるため、半導体集積回路等の他のデバイスとの1チップ化が容易になると共に、基板材料の選択範囲が広げられてプラスティック基板への適用が可能になり低コスト化を図ることが可能になる。
次に、本発明の三次元構造体の製造方法を、図1に示す3方向高周波フィルタとして用いられる三次元構造体の製造に適用した実施の形態を詳細に説明する。尚、ここでは、図2および図3の断面工程図に基づき、必要に応じて図1(a)の平面図および図1(b)断面図を参照しつつ実施の形態を説明する。尚、図2および図3の断面工程図は、図1(a)の平面図におけるA−A’断面部分に対応している。
先ず、図2(1)に示すように、単結晶シリコンからなる基板1上に、ALD法(Atomic Layer Deposition:原子層蒸着法)によって、窒化シリコンからなるALD−SiN膜3を300nm程度の膜厚で形成する。ALD法は、成膜ガスを交互に反応室内に流すことで1原子レベルでの成膜を行う成膜方法であり、これにより緻密な膜質を有する膜を形成する。
以下、典型的なALD−SiN膜3の成膜条件の一例を示す。
成膜温度:450℃、
成膜雰囲気内圧力:30Pa、
ガスおよび流量:Si2H2Cl2(ジクロロジシラン:DCS)=500sccm、リモートプラズマNH3
シーケンス:(1)Si2H2Cl2ガス導入処理6秒、(2)反応室内パージ13秒、(3)NH3ガス導入処理6秒、(4)反応室内パージ7秒
成膜温度:450℃、
成膜雰囲気内圧力:30Pa、
ガスおよび流量:Si2H2Cl2(ジクロロジシラン:DCS)=500sccm、リモートプラズマNH3
シーケンス:(1)Si2H2Cl2ガス導入処理6秒、(2)反応室内パージ13秒、(3)NH3ガス導入処理6秒、(4)反応室内パージ7秒
このような成膜条件にて得られたALD−SiN膜3の希フッ酸によるウェットエッチングレートは小さく、LP−CVD法によって形成した窒化シリコン膜と比較して約5倍程度のエッチング耐性があることが実験結果から判明している。
次に、図2(2)に示すように、ALD−SiN膜3上に、CVD法によって第1の窒化チタン膜(第1TiN膜)5を400nm程度の膜厚で成膜する。ここでの第1TiN膜5の成膜は、スパッタ法、熱CVD法、MO(metal organic)−CVD法、またはALD法によって行うことができる。このうち、熱CVD法を行う場合には、TiCl4ガスとNH3ガスとを成膜ガスに用いた成膜を行う。また、MO−CVD法を行う場合には、TDMAT(テトラキスジメチルアミノチタニウム)とNH3ガスとを成膜ガスに用いた成膜を行う。さらに、ALD法を行う場合には、TiCl4ガスとNH3ガスとを交互に用いた成膜を行う。
その後、リソグラフィ法によって第1TiN膜5上にレジストパターン(図示省略)を形成し、このレジストパターンをマスクに用いた異方性ドライエッチングにより、窒化チタン膜5をパターニングする。また、このパターニングの終了後にはレジストパターンを除去する工程が行われることとする。尚、以下の工程で行われるパターニングは、特に記載がない限りにおいてはレジストパターンをマスクに用いた異方性ドライエッチングによって行われ、パターニングの終了後にはレジストパターンを除去する工程が行われることとする。
以上により、窒化チタンからなる高周波フィルタの可動部(振動ビーム)を支持する端子5aと、さらに2つの端子5b,5cとを形成する。これらのパターン5a,5b,5cは、図1(a)の平面図にも示すように、端子5a、端子5b、端子5c、端子5aの順に配置され、2つの端子5a間に端子5b,5cの先端が異なる方向から挿入された状態で配置される。
その後、図2(3)に示すように、端子5a〜5cを埋め込む状態で、HCD(hexa chloro disilane:Si2Cl6)ガスを用いたLP−CVD法によって、窒化シリコンからなる第1HCD−SiN膜7を450nm程度の膜厚で成膜する。
以下、典型的な第1HCD−SiN膜7の成膜条件の一例を示す。
成膜温度:450℃、
成膜雰囲気内圧力:133Pa、
ガスおよび流量:Si2Cl6=15sccm、NH3=450sccm、N2=200sccm
成膜温度:450℃、
成膜雰囲気内圧力:133Pa、
ガスおよび流量:Si2Cl6=15sccm、NH3=450sccm、N2=200sccm
このような成膜条件にて得られた第1HCD−SiN膜7の希フッ酸によるウェットエッチングレートは非常に大きく、熱酸化膜よりも大きなウェットエッチングレートを有することが知られている。しかも、HCD−SiN膜7は段差被覆性に優れた膜であることがしられており、端子5a〜5c間の微細な間隔を十分に埋め込むことができる。
次に、図2(4)に示すように、第1HCD−SiN膜7のパターニングを行うことにより、大面積の凸部を除去する。この工程は、次の平坦化工程においての平坦度を確保するために行う。
次いで図2(5)に示すように、CMP(chemical mechanical polishing)法によりにより、窒化チタンからなる端子5a〜5c間を第1HCD−SiN膜7で埋め込んだ状態で表面平坦化を行う。
以上の後、図3(6)に示すように、平坦化面上に、第2HCD−SiN膜9を30nm程度の膜厚で成膜し、またさらに第2TiN膜11を80nmの膜厚で成膜する。尚、第2HCD−SiN膜9の成膜は、図2(3)を用いて説明した第1HCD−SiN膜7の成膜と同様に行われる。また、第2TiN膜11の成膜は、図2(2)を用いて説明した第1TiN膜5の成膜と同様に行われる。
次に、図3(7)に示すように、第2TiN膜11および第2HCD−SiN膜9をパターニングすることにより、第1TiN膜5からなる2つの端子5aに達する孔11aを形成する。2つの孔11aは、振動ビームの共振周波数によって設定される間隔で形成されることとする。尚、ここでは、第2HCD−SiN膜9に孔11aを設けることにより、この第2HCD−SiN膜9と下層の第1HCD−SiN膜7とからなる犠牲層パターンが形成されたことになる。
しかる後、図3(8)に示すように、第3TiN膜13を300nmの膜厚で成膜して孔11aを埋め込む。尚、第3TiN膜13の成膜は、図2(2)を用いて説明した第1TiN膜5の成膜と同様に行われる。
その後、第3TiN膜13とその下部の第2TiN膜11をパターニングすることにより、窒化チタンからなる振動ビーム(可動部)13aを形成する。この際、窒化チタンからなる振動ビーム13aが、孔11a内に充填された第3TiN膜13部分を支持部として第1TiN膜5からなる端子5a上に立設され、第2HCD−SiN膜9からなる犠牲層パターンを跨ぐように、第3TiN膜13および第2TiN膜11をパターニングする。また、図1(a)の平面図に示すように、振動ビーム13aは、その共振数端数によって設定される所定幅の帯状に形成されることとする。尚、ここでは、第3TiN膜13および第2TiN膜11のパターニングされた部分が、ここでの構造体パターンとなる。また、この構造体パターンが、同じく第1TiN膜5からなる端子5a上に立設されていることからすれば、これらの端子5aも含めた部分が構造体パターンともなる。そして、このような窒化チタンからなる構造体パターンは、ALD−SiN膜3に支持された形状で設けられる。
次に、図3(9)に示すように、50%程度の希フッ酸薬液を用いたウェットエッチングによって、窒化チタンからなる振動ビーム13aおよび端子5a〜5cに対して選択的に第2HCD−SiN膜9および第1HCD−SiN膜7(犠牲層パターン)を除去する。これにより、振動ビーム13aの下方、特には振動ビーム13aと端子5b,5cとの間に空間部aを形成する。この際、基板1上を覆う緻密な構造のALD−SiN膜3がエッチング耐性に優れたエッチングストッパとなり、窒化チタンからなる振動ビーム13aおよび端子5a〜5cに対して選択比の高い第2HCD−SiN膜9および第1HCD−SiN膜7のエッチングが行われる。このため、形状精度の良好な構造体パターンが得られる。
その後さらに、図3(10)に示すように、800nm程度の膜厚のAl−Cu膜からなる電極15aを、端子5aの一方に接続させる形状にパターン形成する。この際、図1(a)の平面図に示すように、端子5b,5cにそれぞれ接続される形状の電極15b,15cも同時に形成する。
以上により、窒化チタンからなる2つの端子5a上に窒化チタンからなる2つの端子5aを支持部とし、この上部に窒化チタンからなる振動ビーム13aを可動部として支持させた構造体パターンが、ALD−SiN膜3上に形成される。そして、振動ビーム13aの下方に空間部aを介して2つの端子5a,5bが挿入された3方向高周波フィルタが得られる。
尚、このようにして得られた高周波フィルタにおいては、窒化チタンからなる振動ビーム13aが、高周波フィルタのビーム材として問題なく動作することが、シミュレーションによって確認されている。
以上説明した3方向高周波フィルタ(三次元構造体)の製造方法では、上述した一連の工程におけるプロセス温度が500℃以下に抑えられている。例えば、図2(1)を用いて説明したALD−SiN膜3の成膜温度は450℃であり、図2(3)を用いて説明した第1HCD−SiN膜7および第2HCD−SiN膜9の成膜温度は450℃である。また、図2(2)を用いて説明した第1TiN膜5および第2TiN膜11,第3TiN膜13の成膜温度は、何れの成膜方法であってもプロセス温度を450℃以下に抑えられる。したがって、基板1に対する高温処理の影響をなく3方向高周波フィルタ(三次元構造体)の形成を行うことが可能になる。したがって、半導体集積回路等の他のデバイスとの1チップ化(SOC:system on chip)が容易になると共に、基板1材料の選択範囲が広げられてプラスティック基板への適用が可能になり低コスト化を図ることが可能になる。
1…基板、3…ALD−SiN膜、7…第1HCD−SiN膜,9…第2HCD−SiN膜、11a…孔パターン、5…第1TiN膜、11…第2TiN膜、13…第3TiN膜、13a…振動ビーム(可動部)、a…空間部
Claims (3)
- 基板上に、原子層蒸着法によって窒化シリコン膜を成膜する第1工程と、
前記窒化シリコン膜の上方にヘキサクロロジシランを用いた熱CVD法によって窒化シリコン膜を成膜し、この窒化シリコン膜をパターニングすることによって犠牲層パターンを形成する第2工程と、
前記犠牲層パターンを覆う状態で窒化チタン膜を成膜し、当該窒化チタン膜をパターニングすることによって当該犠牲層パターンを跨いでその下地面上に端部が支持された構造体パターンを形成する第3工程と、
前記窒化シリコン膜をストッパに用いて前記構造体パターンの隙間から前記犠牲層パターンを選択的にエッチング除去することにより、当該構造体パターンの下方に空間部を形成する第4工程とを行う
ことを特徴とする三次元構造体の製造方法。 - 請求項1記載の三次元構造体の製造方法において、
前記第1工程〜前記第3工程で行われる成膜は、プロセス温度を500℃以下に保って行われる
ことを特徴とする三次元構造体の製造方法。 - 基板上に立設された支持部と、当該支持部から前記基板の上方に空間部を介して延設された可動部とからなる構造体パターンを備え、
前記基板の表面が原子層蒸着法によって成膜された窒化シリコン膜で覆われ、
前記構造体パターンが窒化チタンからなる
ことを特徴とする三次元構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377903A JP2005138234A (ja) | 2003-11-07 | 2003-11-07 | 三次元構造体の製造方法および三次元構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377903A JP2005138234A (ja) | 2003-11-07 | 2003-11-07 | 三次元構造体の製造方法および三次元構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005138234A true JP2005138234A (ja) | 2005-06-02 |
Family
ID=34688466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377903A Pending JP2005138234A (ja) | 2003-11-07 | 2003-11-07 | 三次元構造体の製造方法および三次元構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005138234A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011083700A (ja) * | 2009-10-15 | 2011-04-28 | Kobe Steel Ltd | 混練機 |
CN101268012B (zh) * | 2005-10-07 | 2012-12-26 | 株式会社尼康 | 微小构造体及其制造方法 |
-
2003
- 2003-11-07 JP JP2003377903A patent/JP2005138234A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101268012B (zh) * | 2005-10-07 | 2012-12-26 | 株式会社尼康 | 微小构造体及其制造方法 |
JP2011083700A (ja) * | 2009-10-15 | 2011-04-28 | Kobe Steel Ltd | 混練機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI694549B (zh) | 半導體結構與其形成方法 | |
KR101145095B1 (ko) | 전기기계 장치의 챔버를 밀봉하는 방법, 전기기계 장치를 제조하는 방법 및 전기기계 장치 | |
TWI645506B (zh) | 形成具有氣隙之半導體元件的方法 | |
JP4197691B2 (ja) | 半導体装置の製造方法 | |
TW201128689A (en) | Methods of removing a hard mask used for patterning gate stacks | |
JP4815519B2 (ja) | マスクパターンの形成方法及び半導体装置の製造方法 | |
US8106519B2 (en) | Methods for pitch reduction | |
JP2013520830A (ja) | ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法 | |
JP5372515B2 (ja) | 横方向に成長したナノチューブの形成方法 | |
JPH05304213A (ja) | 半導体装置の製造方法 | |
KR100740032B1 (ko) | 반도체 장치용 적층 기판의 제조 방법 및 반도체 장치 | |
JP2010225899A (ja) | 半導体装置の製造方法 | |
CN103545248A (zh) | 半导体器件的制造方法 | |
TW201204200A (en) | Manufacturing method for a buried circuit structure | |
JP2013026347A (ja) | 半導体装置およびその製造方法 | |
JP2005138234A (ja) | 三次元構造体の製造方法および三次元構造体 | |
JP2006245198A (ja) | 半導体装置の製造方法 | |
JPH10335459A (ja) | 半導体装置およびその製造方法 | |
KR20090052024A (ko) | 절연층의 손상 없는 금속 패턴 형성 방법 | |
JP2009170805A (ja) | 半導体装置の製造方法 | |
JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
JP4023191B2 (ja) | 強誘電体メモリ及びその製造方法 | |
KR100801724B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
JP5526875B2 (ja) | 半導体装置およびその製造方法 | |
JP2001223270A (ja) | ビットラインの製造方法 |