JP2005131875A - 記録ヘッド基板、記録ヘッド、及び記録装置 - Google Patents

Abstract

【課題】 多数のヘッドチップを搭載する記録ヘッドのサイズの大型化と配線基材の多層化と外部接点端子数の増加を抑え、多数のヘッドチップに対応する効率的な配線引き回しと制御が可能な記録ヘッド基板を提供することである。
【解決手段】 複数の記録素子とこれを駆動する駆動回路とを備えたヘッドチップを複数実装した記録ヘッド基板に、各ヘッドチップを選択する信号を供給する選択信号線と各ヘッドチップの記録素子を駆動する信号を供給するための駆動パルス信号線とを複数のヘッドチップ各々に対して個別に配線する第１の配線群と、複数のヘッドチップとの間でデータ信号を転送する信号線とその信号線を用いて複数のヘッドチップとの間でデータ入出力を行なうための指示信号を供給する書込み／読出し信号供給線とデータ信号転送用のクロック信号を供給する信号線とを複数のヘッドチップに対して共通に配線する第２の配線群とを備える。
【選択図】 図３

Description

本発明は記録ヘッド基板、記録ヘッド、及び記録装置に関し、特に、例えば、インクを吐出して記録を行なうためのヘッドチップを複数個備えた記録ヘッド基板、それを用いた記録ヘッド、及びそれを用いた記録装置に関するものである。

プリンタの記録方式には様々な方式が知られているが、発熱体による熱エネルギーを利用したものとしてはインクジェット方式の一部やサーマル方式が代表的なものとして挙げられる。特に、熱エネルギーを利用したインクジェット記録方式は、サーマルインクジェットまたはバブルジェット（登録商標）と呼ばれ、低価格、普通紙、カラー化が容易、高画質などの理由で、圧電素子を利用したインクジェット方式と並んで近年広く用いられている。

熱エネルギーを利用したインクジェット方式に従えば、発熱体（以下、ヒータという）でインクを加熱、気化させ、発生した気泡の圧力によりインク液滴をオリフィスから吐出させる。この方式はインクの吐出方向により大別して２通りが知られており、１つはヒータ面に平行な方向に吐出する構成のエッジシューター型で、もう１つはヒータ面に垂直な方向に吐出する構成のサイドシューター型である。

サイドシューター型の記録ヘッドの製造方法の例としては、半導体製造プロセス、シリコンエッチング技術、樹脂パターニング技術を応用して、シリコン基板にヒータとインク供給口とオリフィスプレートを形成する方法が知られている（例えば、特許文献１参照）。半導体製法の応用では更に、インクジェット記録ヘッドの小型化、高密度化に対応してシリコン基板内に駆動回路を作りこんだ構成が実施されている。

図１５はサイドシューター型記録ヘッドに実装するヘッドチップの典型的な例の概観図である。

ヘッドチップには、図１５に示されているように、シリコン基板１３０１上にヒータとこれを駆動する駆動回路１３０５及び接続端子１３０６が作りこまれているとともに、シリコン基板１３０５の裏面からインクを供給するためにスリット状のインク供給口１３０４が加工されている。そして、シリコン基板１３０１上に被膜性樹脂材のオリフィスプレート１３０２を積層してノズル列１３０３を２列設けた構造をとっている。

図１６はノズル口付近の詳細な構造を示す図である。

図１６の上半分はノズル口近傍の平面図であり、その平面図によれば、インク供給口１４０４を挟んで対向する２列のノズル口１４０３を交互に配置されているのが分かる。また、図１６の下半分は平面図のＡ−Ａに沿った断面図であり、シリコン基板１４０６とオリフィスプレート１４０５との断面構造が示されている。

その断面図に示されているように、半導体製造プロセスを適用してヒータ１４０１と駆動回路１４０７とを作りこんだシリコン基板１４０６に、シリコン異方性エッチングでインク供給口１４０４が形成される。シリコン基板１４０６上に、ノズル口１４０３とインク流路１４０２の構造材となるオリフィスプレートを積層している。ノズルの一つ一つは隣接ノズルとの間に隔壁を形成してインク流路１４０２の一部を形成して櫛歯状の形状を成している。

このような構造でシリコンウェハに多数のヘッドチップが作られ、このウェハからダイシングして各ヘッドチップを個別に切り出して実装基板にマウントして記録ヘッドが製造られる。

ところで、多数のヒータを備えた記録ヘッドの場合、その駆動には時分割駆動が採用されると同時にヒータの発熱量を一定且つ多数のヒータ間で均一に駆動するように様々な方策が以下に説明するように、これまでにも提案されている。

（１）時分割駆動と分散駆動を組み合わせた方式
多数作り込まれた全発熱素子を同時に駆動すると大電流が流れることで電流経路の電圧降下が大きくなるとともに、正常な駆動を維持するための電源容量が不足し駆動が困難に陥る。また、インクを吐出するノズル間の相互的な大きな圧力干渉が生じて均一なインク吐出が妨げられる。そこで、多数のヒータを備えた記録ヘッドの場合、ヒータ群を複数のブロックに分けて各ブロックを時分割駆動する方式が従来より提案されている（例えば、特許文献２参照）。また、ブロック内における隣接する発熱素子が連続して選択されないように、同時駆動する発熱素子を分散させて駆動する方法も提案されている（例えば、特許文献３参照）。

このように供給電力とインク吐出の両面に配慮して時分割駆動と分散駆動を組み合わせた方式が採られている。なお、時分割駆動の多くは回路規模を小さくするためにマトリクス回路構成が採用されている。

（２）パルス幅補正による駆動
加えて、時分割駆動には以下に説明するパルス幅補正を導入して、ヒータの発熱量を一定、且つ複数のヒータ間で均一に駆動するように工夫がなされている。

＜パルス幅補正１＞
ヒータの発熱量は抵抗値と印加電圧と印加時間によって制御される。この内、ヒータの抵抗値は製造プロセス上、一般的に、基板内、基板間、ウェハ間、ロット間など全体で約２０％のバラツキが発生するので、このバラツキを補正する駆動手段として、基板上に作り込んだ吐出用のヒータと同一プロセスで形成したダミーヒータの抵抗値を参照し、この参照値に応じて印加時間となるパルス幅を調整して最適化駆動する方法が提案されている（例えば、特許文献４参照）。

また、駆動回路を基板内に内蔵する構成において、ヒータを駆動するスイッチ素子であるＭＯＳトランジスタのオン抵抗バラツキに対して、特許文献４に開示された技術と同様に、基板上に作り込んだＭＯＳトランジスタと同プロセスで形成したダミーＭＯＳトランジスタのオン抵抗値を参照し、この参照値に応じてパルス幅を調整して最適化駆動する方法も提案されている（例えば、特許文献５参照）。

このように、ヒータの抵抗バラツキ、ＭＯＳトランジスタのオン抵抗のバラツキをまとめ、これをパルス幅に反映させ、そのパルス幅を補正してヒータからの発熱量が均一になるようにヒータを駆動している。

＜パルス幅補正２＞
さて、電源から記録ヘッドのヘッドチップまでは配線抵抗が介在する。従って時分割駆動で同時オン電流が大幅に軽減されるにしても、記録データに応じて同時駆動のヒータ数（負荷）が変動することは変わらないわけで、配線抵抗の電圧降下による電圧変動は依然として残る。この負荷変動による電圧変動を補正する駆動手段として、同時駆動するヒータ数に応じて、予め定めた同時駆動ヒータ数と配線抵抗の電圧降下との関係に基づいてパルス幅を変えて最適駆動する方法が提案されている（例えば、特許文献６参照）。

（３）温度制御
インクの吐出を安定させるには、通常インク温度が１５℃〜３５℃の範囲にあることが求められる。また、一般に、低温のときはインク粘度が増加してインク吐出量が少なくなり、逆に高温のときはインク粘度が減少してインク吐出量が大きくなるため、記録ヘッド内に大きな温度差があると、インク吐出量が変化し、これが記録画像の濃度変動として現れる。このため、従来より、例えば、ヘッドチップ内に加熱ヒータを設けて、許容範囲にインク温度を保温するとともに、濃度ムラがないように記録ヘッド内の温度分布を抑えるように温度制御することが提案されている。

図１７は従来のマトリクス回路構成による時分割駆動の採用とモニタ回路を設けたヘッドチップの一例を示す図である。

図１７はインク吐出ノズル数が５１２であり、これらのノズル各々に対応して５１２個のヒータとこれらのヒータを駆動する駆動回路が設けられている。これらの駆動回路は４つに分けられており、これら４つの駆動回路は図１７では領域（ＯＤＤ１）１５０１、領域（ＥＶＥＮ１）１５０２、領域（ＯＤＤ２）１５０３、及び領域（ＥＶＥＮ２）１５０４として示されている。

５１２個のヒータをＨ１、Ｈ２、Ｈ３、Ｈ４……、Ｈ２５５、Ｈ２５６、Ｈ２５７、Ｈ２５８……、Ｈ５１１、Ｈ５１２としたときに、領域１５０１の駆動回路は５１２個のヒータの内、前半の奇数番目の１２８個のヒータ、即ち、Ｈ１、Ｈ３、……Ｈ２５５を駆動する。領域１５０２の駆動回路は５１２個のヒータの内、前半の偶数番目の１２８個のヒータ、即ち、Ｈ２、Ｈ４、……Ｈ２５６を駆動する。領域１５０３の駆動回路は５１２個のヒータの内、後半の奇数番目の１２８個のヒータ、即ち、Ｈ２５７、Ｈ２５９、……Ｈ５１１を駆動する。また、領域１５０４の駆動回路は５１２個のヒータの内、後半の偶数番目の１２８個のヒータ、即ち、Ｈ２５８、Ｈ２６０、……Ｈ５１２を駆動する。

また、４つの駆動回路は並列的に駆動可能であり、各駆動回路は８つのヒータを同時に駆動することができる。従って、このヘッドチップは３２個のヒータを同時駆動することが可能、即ち、５１２個のヒータを１６分割して時分割駆動することが可能である。４つの駆動回路各々に注目して言えば、各回路が駆動する１２８個のヒータを１６個のブロックに分割して、時分割駆動する。

この駆動回路は、ヒータをオン／オフ駆動するスイッチ素子であるＭＯＳトランジスタと、このＭＯＳトランジスタを駆動するために電圧を昇圧するレベルコンバータと、定められた制御方法と記録データに基づいてオン／オフ信号を発生する論理回路と、温度制御用のサブヒータで構成される。更に、ヘッドチップのダミーヒータ抵抗、ダミーＭＯＳトランジスタのオン抵抗、そして温度検出ダイオードとからなるヘッドチップ状態を参照するモニタ回路が設けられている。

さらに、図１７に示されてようにヘッドチップのチップ端には入出力信号端子が設けられている。

図１７において、ＣＬＫはシリアル記録データを転送するためのクロック信号の入力端子、ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２は駆動回路の領域１５０１〜１５０４の夫々における１６個のブロックのうち一つを選択する４ビットアドレスと８つのヒータを駆動するためのシリアル記録データ８ビットを転送するシリアルデータ信号の入力端子、＿ＬＡＴは入力端子ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２をから入力され順次シフトしたシリアルデータを格納するラッチ信号の入力端子、＿ＨＥは制御されたパルス幅でヒータをオン／オフするヒート信号の入力端子である。

また、ＲＡＮＫ＿Ｒはダミーヒータの一端を引き出した端子、ＲＡＮＫ＿ＭＯＳはダミーＭＯＳトランジスタのドレイン電極を引き出した端子、Ａ１、Ｃ１とＡ２、Ｃ２は温度検出ダイオード２回路からの出力を引き出した端子、ＳＨ１とＳＨ２は加熱ヒータの一端を引き出した端子である。

これら入出力信号端子に加え、ヘッドチップには次のような電源系端子も設けられている。即ち、ＶＨはヒータに電力供給する端子、ＧＮＤＨはヒータに印加されたＶＨ電流が帰還するためのリターン端子、ＶＤＤは論理回路系の作動電圧を供給する端子、ＧＮＤはＶＤＤ電流が帰還するためのリターン端子、そして、ＶＨＴはレベルコンバータ動作用の電源端子である。

ところで、このようなヘッドチップを用いた記録ヘッドを構成上で分類すると、シリアル方式とフルライン方式（フルマルチ方式）に大別できる。

シリアル方式は、従来は１つのヘッドチップを実装した記録ヘッドを記録媒体の幅方向に走査して記録する用い方が多かったが、より高速化を目指すために最近ではヘッドチップを走査方向に複数個配置した記録ヘッドが実用化されつつある。一方、フルライン方式は、記録媒体の幅いっぱいにヘッドチップを配置して長尺化した記録ヘッドを記録装置本体に固定し、記録媒体だけを搬送して記録を行う方式で、高速記録に対し効果的である。

複数チップの配置の方法によって得られる効果は、記録の高速化以外にも挙げられる。その一つは記録の高画質化である。シリアル方式で採用されているマルチパス記録では、１ラスタを異なる複数のノズルで複数回に分けて走査して、写真やグラフィックなどを高品位に記録できる。１つのヘッドチップでマルチパス記録をするとパス数に従って記録速度が低下することから、高品位記録を実現しながら記録の高速化を実現するために、マルチパス数分のヘッドチップを記録ヘッドの走査方向に並列に配置する構成が提案されている。

図１８はシリアル方式用記録ヘッドにヘッドチップを複数個、記録ヘッドの走査方向に沿って配列した例を示す図である。

図１８に示すヘッドチップ構成は２回の走査で記録を完結するマルチパス記録に対応したものとなっている。

即ち、ヘッドチップ１６０２を副走査方向に２つを千鳥状に配置すると共に、主走査方向にもヘッドチップ２つ並列に配列した構成である。チップ群１６０３とチップ群１６０４は主走査方向に重なったノズル位置関係をもち、ノズル１６０５とノズル１６０６は同じラスタを担当するノズルとなる。

従って、記録ヘッド１６０１を１回の主走査方向に走査して記録することで２パス記録相当の動作が実現できる。なお、この構成をフルライン方式に適用する場合は、記録媒体の幅いっぱいに配列したヘッドチップを副走査方向に並列に配置する構成となる。

このようにパス数分のヘッドチップを並列に配列することで、高速化と高画質化を両立させる記録ヘッドが実現できる。また、１回の走査によりマルチパス記録に相当する記録動作を実現できることから、ヘッドチップ１個の記録デューティがパス数分の１に低減することになり、ヘッドチップ当たりの昇温が抑えられて、昇温による記録速度の制限も緩和できる。
特許第３３４３８７５号公報 特開平９−３２７９１４号公報 特開平７−１１２５２８号公報 特開平７−７６０７７号公報 特開平１０−９５１１６号公報 特開平１０−１８１０１７号公報

しかしながら、このように十数個〜百個規模にもおよぶ多数のヘッドチップを配列して、高速化、高画質化、更には多色化していく記録ヘッドの場合、ヘッドチップの数が増加するほどヘッドチップへの配線が困難になっていくという問題が顕在化してくる。特に、記録ヘッドの小型化を目指して多数のヘッドチップを実装する場合、記録ヘッドのサイズに仕様上の制限が厳しくなるため、マルチパス記録のパス数が増加するほど、または、複数のヘッドチップを用いて記録の高解像度化を図ろうするほどヘッドチップの配列数が多くなるため、それに伴って配線数が増え、これらの問題を克服した記録ヘッドを実現することは益々厳しくなる。また、カラー記録ヘッドの場合も色数が増加するほどヘッドチップの配列数が多くなるため、同様に上述の問題を克服した記録ヘッドを実現することは厳しくなる。

図１９は２パス記録相当の記録を実現するために複数のヘッドチップを配列した記録ヘッドの配線部分を示す図である。

ここでの記録ヘッドは、ヘッドチップの２倍の解像度で２パス記録を実現する仕様とするもので、３列×２パスのヘッドチップ配列を形成している。これは、１つのヘッドチップに配列されたノズル密度の２倍の解像度を得るために列間でノズル位置を１／２ノズルピッチずらすと共に、千鳥状に配置したヘッドチップ間の空間を埋めるためにヘッドチップの列をさらに１列加えて３列設けた構成とし、更に２パス記録を実現するために、３列を１組とする構成を２組並列で配置する構成としているからである。

各ヘッドチップ１７０１への配線は、図１９に示されているようにフレキシブルケーブル（以下、ＦＰＣという）を用いた配線束１７０２でヘッドチップ間の隙間を縫って記録ヘッドの長辺側のＡ側、Ｂ側に取り出している。

図２０は具体的に配線構造を示している記録ヘッドを構成する部材の断面図である。図２０には６個のヘッドチップ１８０１が実装されている。

各ヘッドチップ１８０１への配線は、ヘッドチップの位置に合わせて窓１８０３を開けたＦＰＣ１８０２を図示のようにベースプレート１８０５に貼りあわせ、ワイヤボンディングでヘッドチップ１８０１と接合することで実現している。ＦＰＣ１８０２の配線は、記録ヘッドの中央を境に長辺方向のＡ側、Ｂ側にそれぞれ引き回し、両長辺側に外部接点端子１８０４を設けて接続する。

次に、図２０に示すような記録ヘッドに図１７に示したようなヘッドチップを適用したときの配線本数について検討する。なお、図１９に示すように、３列１組の配列が２組夫々、Ａ側とＢ側に配線束として引き出されるので、夫々の配線束には少なくとも３つのヘッドチップからの配線が束ねられる。

このような時、図１９に示した配線束１７０２の配線本数はヘッドチップ当たり信号系の配線が１５本、電源系（ＶＨ、ＧＮＤＨ、ＶＨＴ、ＶＤＤ、ＧＮＤ）の配線が５本であり、図１７に示されているように他のヘッドチップとは個別に配線する個別配線群１５０７に含まれる配線（ＤＯ１、ＳＨ１、Ａ１、Ｄ１、ＤＥ１、ＤＥ２、ＳＨ２、ＲＡＮＫ＿Ｒ、ＲＡＮＫ＿ＭＯＳ、Ａ２、Ｄ２、＿ＨＥ、ＤＥ２）が１３本、他のヘッドチップと共通に配線できる共通配線群１５０６に含まれる配線（＿ＬＡＴ、ＶＨＴ、ＶＤＤ、ＧＮＤ、ＣＬＫ、ＧＮＤＨ、ＶＨ）が７本となる。

従って、
配線束本数＝
ヘッドチップ数（＝３）×個別配線数（＝１３）＋共通配線数（＝７）
＝４６となる。

このうち、信号系配線に注目すると、ヘッドチップあたり個別配線が１３本、共通配線が２本なので、信号系配線の数は、
信号系配線本数＝
ヘッドチップ数（＝３）×個別配線数（＝１３）＋共通配線数（＝２）
＝４１となる。

次に、ヘッドチップ間隙間について検討する。

図１９に示すヘッドチップ１７０１のノズル解像度が６００ｄｐｉ（図１９から分かるように、３００ｄｐｉ×ノズル列２列）のとき、図１７に示すヘッドチップのチップ端が１．５ｍｍ、ワイヤボンディング（ＷＢ）領域が０．５ｍｍとし、重なり長は１０．８ｍｍ、チップ長が２４．６ｍｍであるので、
ヘッドチップ間隙間＝重なり長−（チップ端＋ＷＢ領域）×２
＝６．８ｍｍとなる。

従って、このヘッドチップ間隙間の６．８ｍｍに配線束１７０２を通さなければならない。

例えば、信号系配線を１層目に、ＶＨ配線を２層目に、ＧＮＤＨ配線を３層目に、そして、他の電源系配線を４層目に割当てた構成のＦＰＣを用いるとすると、信号配線の配線ピッチは、配線ピッチ＝６．８（ｍｍ）／４１（本）０．１６６ｍｍとなり、配線ピッチを０．１７ｍｍ以下（ライン／スペースは８５μｍ以下）で配線する必要がある。これはＦＰＣの限界に近い設計を求めることを意味している。

ＦＰＣは上述のように多層配線が可能ではあるが、層数が多いほど生産コストが増加してしまう。また、その厚みが増すことでベースプレートへの固定の際に、腰の強い反りを矯正しながら、十分な平面度と密着度とを確保した実装が必要になり、これは工数増加を招くことになる。

また、上述した例では３つのヘッドチップを用いた配線例で説明したが、実装するヘッドチップの列数が増えた記録ヘッドでは更に信号本数が増加し、層数を増加させて対応することを強いられることになり、更なるコスト増加と工数増加につながる。

このことをヘッドチップの外部接点端子数で検討してみる。

例えば、１３ヘッドチップ／列の記録ヘッドを製造するとき、配線束１７０２は図１９に示した長辺Ａ側とＢ側で夫々１１ヶ所ずつ、合計２２ヶ所となる。配線束１７０２の内、個別配線が多数を占める信号系配線数は上述のように４１本なので、における外部接点端子の端子数は、２２ヶ所×４１本＝９０２となる。

このように、ヘッドチップの実装数を増やすことは外部接点端子の数も膨大な数となるので、接点信頼性の確保が困難になること、コネクタへの挿入圧力が過大になること、そして記録ヘッドを制御するコントローラの入出力回路が大規模化するという問題が生じる。

ここまでは配線基材としてＦＰＣを取り上げて説明してきたが、ベースプレート１８０５に配線機能をもたせた多層厚膜セラミック基板を利用する場合でも、同様な課題が生じることは言うまでもない。

本発明は上記従来例に鑑みてなされたものであり、多数のヘッドチップを搭載する記録ヘッドでも、そのサイズの大型化を極力抑え、配線基材の多層化を抑えつつさらに外部接点端子数の増加を抑えながら、多数のヘッドチップ配列に対応する効率的な配線引き回しが可能で且つヘッドチップを効率的に制御可能な記録ヘッド基板、その基板を用いた記録ヘッド、及びその記録ヘッドを用いた記録装置を提供することを目的とする。

上記目的を達成するため本発明の記録ヘッド基板は、以下のような構成からなる。

即ち、複数の記録素子と前記複数の記録素子を駆動する駆動回路とを備えたヘッドチップを複数実装した記録ヘッド基板であって、各ヘッドチップを選択するための選択信号を供給する選択信号線と、各ヘッドチップに備えられた記録素子を駆動するための駆動パルス信号を供給するための駆動パルス信号線とを、前記複数のヘッドチップ各々に対して個別に配線する第１の配線群と、前記複数のヘッドチップとの間でデータ信号を転送するデータ信号線と、該データ信号線を用いて前記複数のヘッドチップに対してデータ出力を行なうための書込み指示信号を供給する書込み信号供給線と、該データ信号線を用いて前記複数のヘッドチップからデータ入力を行なうための読出し指示信号を供給する読出し信号供給線と、前記データ信号線を用いたデータ信号転送に用いるクロック信号を供給するクロック信号線とを、前記複数のヘッドチップに対して共通に配線する第２の配線群とを有することを特徴とする記録ヘッド基板を備える。

さらに、前記データ信号線を用いたデータ転送には複数の動作モードを備え、前記複数の動作モードには、前記複数のヘッドチップからデータ入力を行なう読み出しモードと、前記複数のヘッドチップへのデータ出力を行なう書込みモードとを含むようにすると良い。

さて、前記複数のヘッドチップの内部が複数の領域に区分された構成をなる場合に、これら複数の領域各々にデータ信号線が接続されるように配線することが望ましい。

またさらに、前記複数のヘッドチップ各々にはヘッドチップの温度を検出する温度センサとヘッドチップを加温する加温ヒータが設けられていることが望ましい。

この場合、前記読み出しモードでは、少なくとも前記複数のヘッドチップ各々の温度センサからの温度データを読み出し、前記書込みモードでは、前記複数の記録要素に対する記録データや前記加温ヒータに対する駆動信号を書込むようにできる。

また他の発明によれば、上記構成の記録ヘッド基板を用いた記録ヘッドを備える。

さらに他の発明によれば、上記記録ヘッドを用いて記録を行なう記録装置であって、前記複数の記録素子を時分割駆動して記録を行なう制御手段を有することを特徴とする記録装置を備える。

ここで、前記複数のヘッドチップの数をＮ、前記記録ヘッドの駆動周波数をｆ_H、前記１ヘッドチップ当たりの前記書込みモードにおける書込みサイクル時間をｔとすると、前記記録装置の制御手段は、ｔ・Ｎ＜１／ｆ_Hなる関係を満たすように、前記記録ヘッドを時分割駆動する。

なおまた、前記記録ヘッドはインクジェット記録ヘッドであり、前記記録剤はインクであることが望ましい。その場合、前記インクジェット記録ヘッドは、熱エネルギーを利用してインクを吐出するために、インクに与える熱エネルギーを発生するための電気熱変換体を備えていることが望ましい。

従って以上説明したように本発明によれば、ヘッドチップ数が増加しても信号線の本数の増加を最小限に止められるため、記録ヘッドのサイズの大型化や信号線本数の増加に伴う配線基材の多層化を抑えることが可能になると共に、記録ヘッド基板の外部接点端子数も大幅に削減することができるという効果がある。

また、配線基材のコスト増加も抑えられ、記録ヘッドの設計製造に係る工数増加も招かず、さらに外部接点端子数の削減に伴う接点信頼性も向上する。

以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。

図１に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。

また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。

記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。

図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。

さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施例の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。

図１に示されているように、キャリッジ２はキャリッジモータＭ１の駆動力を伝達する伝達機構４の駆動ベルト７の一部に連結されており、ガイドシャフト１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１３に沿って往復移動する。また、キャリッジ２の移動方向（矢印Ａ方向）に沿ってキャリッジ２の絶対位置を示すためのスケール８が備えられている。この実施例では、スケール８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ９に固着され、他方は板バネ（不図示）で支持されている。

また、記録装置１には、記録ヘッド３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド３を搭載したキャリッジ２が往復移動されると同時に、記録ヘッド３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。

＜インクジェット記録装置の制御構成（図２）＞
図２は図１に示した記録装置の制御構成を示すブロック図である。

図２に示すように、コントローラ６００は、ＭＰＵ６０１、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ６０２、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）６０３、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ６０４、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行うシステムバス６０５、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給するＡ／Ｄ変換器６０６などで構成される。

また、図２において、６１０は画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。

さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリント開始を指令するためのプリントスイッチ６２２、及び記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ６２３など、操作者による指令入力を受けるためのスイッチから構成される。６３０はホームポジションｈを検出するためのフォトカプラなどの位置センサ６３１、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３２等から構成される装置状態を検出するためのセンサ群である。

さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。

ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０２の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出ヒータ）の駆動データ（ＤＡＴＡ）を転送する。

次に、以上の構成の記録装置に搭載される記録ヘッドの実施例について詳細に説明する。

＜第１実施例（図３〜図１２）＞
図３はヘッドチップ６個を配線した記録ヘッド基板の結線図である。

なお、図３に示すヘッドチップ１０１〜１０６は夫々、図１７で説明したのと同様の構成をもつヘッドチップとする。

［配線の説明］
まず、入出力信号系配線の結線について説明する。

信号クロック（ＣＬＫ）を供給する信号線は共通配線群１０７を構成する１つの信号線であり、６つのヘッドチップのＣＬＫ端子に対して共通的に接続する。また、各ヘッドチップの４つの領域に対する双方向シリアルデータ信号（ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２）を供給する信号線は共通配線群１０７を構成する配線の内の４つの信号線であり、それら４つの信号線は夫々、各ヘッドチップの入力端子ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２に共通的に接続される。なお、入力端子ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２への配線を以下、データバスという。

さらに、データバスの書き込みモードを示す信号（＿ＷＲ）を供給する信号線は共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップの＿ＷＲ端子に対して共通的に接続する。同様に、データバスの読み出しモードを示す信号（＿ＲＤ）を供給する信号線は共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップの＿ＲＤ端子に対して共通的に接続する。

各ヘッドチップの選択／非選択を示す信号（＿ＣＳ１〜＿ＣＳ６）を供給する信号線は、個別配線群１０８を構成する各ヘッドチップへの信号線であり、この信号線は個別に各ヘッドチップの＿ＣＳ端子に接続する。そして、各ヘッドチップのヒータへの印加信号（＿ＨＥ１〜＿ＨＥ６）を供給する信号線は、個別配線群１０８を構成する各ヘッドチップへの信号線であり、この信号線は個別に各ヘッドチップの＿ＨＥ端子に接続する。

次に、電源系配線の結線について説明する。

ヒータ駆動用の電力を供給する配線（ＶＨ）は、共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップのＶＨ端子に共通的に接続する。同様に、ヒータ駆動用の電力供給配線の帰還配線（ＧＮＤＨ）は、共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップのＧＮＤＨ端子に共通的に接続する。

レベルコンバータ動作用の電力を供給する配線（ＶＨＴ）は、共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップのＶＨＴ端子に共通的に接続する。

論理回路系に電力を供給する配線（ＶＤＤ）は、共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップのＶＤＤ端子に共通的に接続する。同様に、論理回路系への電力供給配線の帰還配線（ＧＮＤ）は、共通配線群１０７を構成する１つの信号線であり、この信号線は６つのヘッドチップのＧＮＤ端子に共通的に接続する。

そして、これらの配線本数は記録ヘッド基板の外部接点端子数でもあり、その配線数は入出力信号系が１９本、電源系配線が５本である。さらに、入出力信号系について見れば、配線１９本の内、７本が共通配線群１０７であり、１２本が個別配線群１０８である。

これは、６個のヘッドチップを実装した例を示した図２０に示す従来例の入出力信号系の配線数４１本と比べて、２２本減となっている。

表１はヘッドチップ数（Ｎ）を実装した記録ヘッド基板の入出力信号系の配線本数を従来例の構成と比較した表である。

表１から分かるように、従来例に従えば、配線本数は（１３Ｎ＋２）であるのに対し、この実施例に従えば、配線本数は（２Ｎ＋７）となる。言い換えると、従来例ではヘッドチップ当り配線本数が１３本増加するのに対して、この実施例では２本増加するだけである。これは、入出力信号系の配線が共通配線化されたことによる結果である。

［ヘッドチップの説明］
図４は、図３に示すように結線されて動作するヘッドチップの機能ブロック図である。ここでは、図１７を用いて説明したヘッドチップと同様に、５１２ノズル、４つの領域（ＯＤＤ１、ＯＤＤ２、ＥＶＥＮ１、ＥＶＥＮ２）の４領域並列駆動、各領域当たり８つの記録要素を同時駆動とする４領域×８記録要素×１６ブロックの時分割駆動の例を示す。

＜構成要素＞
まず、構成要素について説明する。

図４において、２０１はデータバスに対して書込み／読出し制御する入出力ポート（Ｉ／Ｏ）、２０２〜２０５は入出力ポート（Ｉ／Ｏ）２０１からのシリアルデータを取り込んで順次シフトする各１１ビットのシフトレジスタ（ＳＲ）、２０６はシフトレジスタ（ＳＲ）２０２〜２０５でパラレル展開したデータ列（ｓｒ１〜ｓｒ４）を格納する４４ビットのラッチ回路（ＬＡＴ）である。

また、２０７〜２１０はマトリクス構成の駆動回路に対して、記録データとなるセグメント信号（ｓｅｇ１〜ｓｅｇ４）と＿ＨＥ信号との論理積により印加信号を発生し、これを行方向からマトリクス構成の駆動回路に出力する論理積回路（ＡＮＤ）、２１１は各ブロック（１ブロックは８記録要素）内の１ビットを選択するコモン信号を発生し、これを列方向からマトリクス構成の駆動回路の４領域各々に含まれる１６ブロックに出力するための１６ライン出力を備えたデコーダ（ＤＥＣ）である。

さらに、２１２〜２１５は夫々、印加信号化したセグメント信号とコモン信号を入力して１２８個のヒータを駆動するドライバ（ＤＲＶ＿ＯＤＤ１、ＤＲＶ＿ＯＤＤ２、ＤＲＶ＿ＥＶＥＮ１、ＤＲＶ＿ＥＶＥＮ２）、２１６は２ビットの信号（ｓｈ）を入力して加熱ヒータを駆動するドライバ（ＤＲＶ＿ＳＨ）、２１７〜２１８は温度検出ダイオード（Ｄ１、Ｄ２）である。

またさらに、２１９はＲＡＮＫ＿Ｒのランク値、ＲＡＮＫ＿ＭＯＳのランク値、チップ固有番号を記録した１６ビット記録回路ＲＯＭ、２２０は温度検出ダイオードＤ１、Ｄ２、或いは記録回路ＲＯＭ２１９に格納されたモニタ要求先を入力してデジタル情報を検出、選択する検出回路（ＤＥＴ）、２２１は検出回路（ＤＥＴ）２２０からの出力情報をシリアルデータ信号（ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２）に対応するようにシリアルデータに変換して読み出しする４×５ビットのシフトレジスタ（ＰＳＳＲ）である。

＜入出力動作＞
次に、入出力動作について説明する。

表２は入出力ポート（Ｉ／Ｏ）２０１の動作モードの真理値表である。

表２において、ＤｎはＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２、“×”は無視、Ｚは高インピーダンス状態、“↑↓”は信号パルスの立ち上がりと立ち下りの両エッジで信号の取り込み／シフトを意味する。また、＿ＣＳが“Ｈ（ハイレベル）”の時は他の制御信号に係らず、入出力ポートの動作モードは非選択状態となる。ヘッドチップにアクセスする時（動作モードが書き込みのとき）はまず、＿ＣＳを“Ｌ（ローレベル）”にして、この状態で＿ＷＲを“Ｌ”にすることにより、Ｄｎが入力状態（ＩＮ）になり、クロック信号（ＣＬＫ）パルスの立ち上がりと立ち下りでＤｎを書き込み／シフトする。また、＿ＷＲを“Ｈ”に＿ＲＤを“Ｌ”にすれば、Ｄｎが出力状態（ＯＵＴ）になり、クロック信号（ＣＬＫ）パルスの立ち上がりと立ち下りで読み出し／シフトする（即ち、動作モードが読み出しとなる）。なお、＿ＷＲと＿ＲＤの両方を“Ｈ”にすれば、Ｄｎ、ＣＬＫの状態に係らず、動作モードは保持となって、前の状態を保持する。

＜入出力データフォーマット＞
さらに、書き込みデータフォーマットについて説明する。

図５は書き込みモードにおけるデータフォーマットを示す図である。

図５において、ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２は夫々、１１ビットのデータ列をなしている。これらのデータ列において、１ビット目は各ブロック内の１つの記録要素を選択する選択アドレスＣＡ０〜ＣＡ３が割当てられる。続いて、２ビット目〜９ビット目にはＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２がドライバ（ＤＲＶ＿ＯＤＤ１、ＤＲＶ＿ＯＤＤ２、ＤＲＶ＿ＥＶＥＮ１、ＤＲＶ＿ＥＶＥＮ２）２１２〜２１５に対応するように記録データ（Ｓ１〜Ｓ８）が割当てられる。

さらに、ＤＯ１とＤＯ２の１０ビット目は、２個ある加熱ヒータのオン／オフデータＳＨ１とＳＨ２とを割当てる。また、ＤＥ１とＤＥ２の１０ビット目には、検出回路（ＤＥＴ）２２０へのモニタアドレスＭＡ０、ＭＡ１を割当てる。ＤＥ１の１１ビット目には、モニタアドレスＭＡ０、ＭＡ１に基づき選択したモニタデータをシフトレジスタ（ＰＳＳＲ）２２１にロードするかどうかのセットデータ（ＳＥＴ）を割当てる。なお、図５において、“×”は無視することを意味する。

ここでは、同様に読み出しデータフォーマットについて説明する。

図６は読み出しモードにおけるデータフォーマットを示す図である。

図６において、ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２のデータ列の長さはモニタ先のデータ量に応じて変わる。これらのデータ列において、ＤＥ１とＤＥ２の１ビット目には夫々、書き込みデータフォーマットで指定されたモニタアドレスＭＡ０、ＭＡ１を割当てる。なお、ＤＯ１とＤＯ２の１ビット目は“×”となっており、不定である。２ビット目以降はＭＡ０、ＭＡ１のモニタデータ（ＭＤＡＴＡ）が続く。

＜入出力データ処理＞
図７は表２に示した真理値表を用いた入出力ポート（Ｉ／Ｏ）２０１における書込み／読出しサイクルの処理を示すフローチャートである。

まず、ステップＳ１０では、書込み／読出しを行なう対象のヘッドチップの＿ＣＳを有効、即ち、その信号レベルを“Ｌ”にする。次に、ステップＳ２０では動作モードが書込みサイクルであるか、或いは読出しサイクルであるかを判断する。

ここで、動作モードが書込みサイクルの場合は、処理はステップＳ３０において＿ＷＲを有効、即ち、その信号レベルを“Ｌ”にする。これにより、入出力ポートのＤｎが入力状態（ＩＮ）になる。この状態になった後、ステップＳ４０ではデータバスを介して所定のフォーマットに従って情報を転送する。このとき、クロック信号（ＣＬＫ）に同期させて書込みデータの転送とシフトを行なう。この後、ステップＳ５０では、＿ＷＲを解除、即ち、その信号レベルを“Ｈ”にしてデータ転送を終え、最後にステップＳ９０において、＿ＣＳを解除、即ち、その信号レベルを“Ｈ”にして、一連の書込みサイクルを終了する。

一方、動作モードが読み出しサイクルの場合は、処理はステップＳ６０において、＿ＲＤを有効、即ち、その信号レベルを“Ｌ”にする。これにより、入出力ポートのＤｎが出力状態（ＯＵＴ）になる。この状態になった後、ステップＳ７０では、データバスを介して所定のフォーマットに従って情報を転送る。このとき、クロック信号（ＣＬＫ）に同期させて読出しデータの転送とシフトを行なう。この後、処理はステップＳ９０において、前述の処理を行なう。

＜入出力タイミング＞
次に、図７のフローチャートを参照して説明した処理を、図４で説明した構成のヘッドチップに適用した具体的なタイミングについて説明する。

・書き込みサイクル
図８は書込みデータフォーマットのデータ転送タイミングを示す図である。

この図は１サイクル分のデータ転送を示しており１時分割動作におけるデータ転送を表わしている。

図８に示されているように、まず、＿ＣＳを“Ｌ”にしてヘッドチップを選択する。その後、クロック信号（ＣＬＫ）に同期して、入力信号（ＤＯ１，ＤＯ２，ＤＥ１，ＤＥ２）が有効になると同時に、＿ＷＲが“Ｌ”になって動作モードが書き込みになる。以降、クロック信号（ＣＬＫ）のパルスの立ち上がりと立下りの両方エッジで１ビット〜１１ビット目まで入力信号を順次サンプリングしていく。

さらに、１１ビット目の信号サンプリング後、入力信号（ＤＯ１，ＤＯ２，ＤＥ１，ＤＥ２）が不定になると同時に＿ＷＲも“Ｈ”になって書込み動作を終了し、少し遅れて、＿ＣＳも“Ｈ”に戻り、ヘッドチップを選択している状態を解除する。

図８において、ヘッドチップの内部信号を示すｓｒ１〜ｓｒ４のＱ１１は、シフトレジスタ（ＳＲ）２０２〜２０５でパラレル展開した各１１ビットのうちの最後尾ビットを示している。同じく内部信号のｌａｔは、＿ＣＳと＿ＷＲの論理積をとった信号であり、＿ＷＲが“Ｌ”から“Ｈ”に変化する立ち上がりエッジで、内部信号ｌａｔも“Ｌ”から“Ｈ”に変化して、シフトレジスタ（ＳＲ）２０２〜２０５の出力信号（ｓｒ１〜ｓｒ４）をラッチして、ラッチ（ＬＡＴ）２０６の出力を更新する。

さらに、図８において、ｓｅｇ１〜ｓｅｇ４、ｃｏｍ、ｓｈ、ｍｏｎ、ｌｏａｄはラッチ（ＬＡＴ）２０６からの出力である。ｓｅｇ１〜ｓｅｇ４は夫々、８ビットのセグメント信号（Ｓ１〜Ｓ８）に対応し、ｃｏｍは４ビットの選択アドレス（ＣＡ０〜ＣＡ３）に対応し、ｓｈは２ビットの加熱ヒータのオン／オフデータＳＨ１とＳＨ２に対応し、ｍｏｎは２ビットのモニタアドレスＭＡ０、ＭＡ１に対応し、ｌｏａｄはシフトレジスタ（ＰＳＳＲ）２２１へのセットデータ（ＳＥＴ）に対応する信号である。

このようなタイミングで書き込みサイクルが動作して書き込みデータフォーマットで定められたデータ列が書き込まれる。

＜読み出しサイクル＞
図９は読出しデータフォーマットのデータ転送タイミングを示す図である。

この図は図８と同様に１サイクル分のデータ転送を示しており１つのモニタ先へのデータ転送を表わしている。

図９に示されているように、まず、＿ＣＳを“Ｌ”にしてヘッドチップを選択する。その後、少し遅れて、＿ＲＤを“Ｌ”にすると出力信号（ＤＯ１，ＤＯ２，ＤＥ１，ＤＥ２）が有効になり、動作モードが読み出しになる。以降、以降、クロック信号（ＣＬＫ）のパルスの立ち上がりと立下りの両方エッジに同期して１ビット〜５ビット目まで出力信号を順次出力していく。

さらに、５ビット目の信号出力後、＿ＲＤを“Ｈ”にして出力信号（ＤＯ１，ＤＯ２，ＤＥ１，ＤＥ２）を高インピーダンスにすると同時に内部信号のｒｅｓを“Ｌ”にしてロード状態をリセットする。さらに少し遅れて、＿ＣＳを“Ｈ”に戻してヘッドチップを選択している状態を解除する。

このようなタイミングで読み出しサイクルが動作して読み出しデータフォーマットで定められたデータ列が転送される。

＜駆動サイクル＞
図１０は書き込みサイクルに続けてヒータを駆動する時分割駆動タイミングを示す図である。ここでは連続した２時分割動作の例を示している。

前述した書き込みサイクルに従って記録データを書き込み、ラッチ（ＬＡＴ）２０６からの出力信号ｓｅｇ１〜ｓｅｇ４及びｃｏｍが１時分割目のデータに更新された直後（図１０におけるＡ点）に、ヒータ印加信号（＿ＨＥ）を“Ｌ（有効）”にしてヒートパルスの印加をスタートし、定められた印加パルス幅（ｔ_P）の期間、印加される。そして、駆動周波数と時分割数で定められる時分割周期（ｔ_S）後に、２時分割目の書き込みサイクルが始まり、２時分割目に駆動される記録要素に対してヒートパルスが印加される。このようなタイミングで駆動サイクルが動作して時分割駆動が実行される。

＜多チップ駆動サイクル＞
以上、１つのヘッドチップの構成と動作を説明してきたが、以下、図３に示されているように、このようなヘッドチップを多数（例えば、６個）搭載した記録ヘッド基板での動作を説明する。

図１１は、図３に示すように６つのヘッドチップを結線して構成した記録ヘッド基板における時分割駆動タイミングを示す図である。前述のように、図３に示す構成の記録ヘッド基板は５１２個の記録要素を１６時分割駆動する。

図１１に示されているように、まず、＿ＣＳ１を“Ｌ”にしてヘッドチップ１０１を選択して対応するデータを書き込む。以下、同様に、＿ＣＳ２から＿ＣＳ６を順次選択して対応するデータをヘッドチップ１０２からヘッドチップ１０６に書き込んでいく。

そして、ヘッドチップ１０６への書き込みサイクルを終えたところで、＿ＨＥ１〜＿ＨＥ６を“Ｌ”にしてヘッドチップ１０１〜１０６の１時分割目の記録素子を駆動する。次に、１時分割目の駆動サイクルと平行して２時分割目に相当するデータ書き込みサイクルを、再び、＿ＣＳ１から＿ＣＳ６までを順次“Ｌ”にすることで繰り返す。そしてさらに、＿ＨＥ１〜＿ＨＥ６を“Ｌ”にして２時分割目の記録素子を駆動する。

以下同様に、３時分割目〜１６時分割目までのデータ書込みと駆動サイクルを繰り返して、６個のヘッドチップ全て、即ち、５１２個の記録素子の記録動作、５１２個のノズルからのインク吐出が完了する。

なお、＿ＨＥ１〜＿ＨＥ６はヘッドチップの特性バラツキに応じて各ヘッドチップ毎に最適なパルス幅（ｔ_P）のヒートパルスが印加されるように“Ｌ”となる時間が調整されている。

このようにして、共通配線されたヘッドチップ６個が駆動されるし、また、記録ヘッド基板全体で見れば、ヘッドチップ６個単位の共通配線グループが並列動作することになる。

以上、共通配線されたヘッドチップ６個での駆動サイクルを説明してきた。

さて、記録ヘッドの駆動周波数になるヒータ駆動周波数をｆ_H（＝ノズルの吐出周波数ｆ_N）、領域当たりの時分割数をＳ、印加パルス幅をｔ_Pとするとき、時分割時間（ｔ_S）は、
ｔ_S ＝ １／Ｓｆ_H（但し、ｔ_S＞ｔ_P）と表せる。

次に、データ信号当たりのビット列数をＢ、転送クロック周波数をｆ_Cとするとき、書き込みサイクル時間（ｔ_W）は、
ｔ_W ＝ Ｂ／ｆ_C（但し、ｔ_W＜ｔ_S）と表される。

そして、書き込みサイクル時間（ｔ_W）＜時分割時間（ｔ_S）の関係を満足するように記録ヘッドの駆動設計を行なう必要がある。

一方、多数のヘッドチップを共通配線する場合は、ヘッドチップの数分を時分割時間（ｔ_S）内に書き込みサイクルが完結しなければならない。従って、共通配線できるヘッドチップ数（Ｎ）は、
ｔ_S・Ｓ・Ｎ ＜ １／ｆ_H
なる関係を満足する範囲としなければならない。

時分割時間（ｔ_S）は書き込みサイクル時間（ｔ_W）で置換して表すこともできることと、更にヘッドチップ当たりの書き込みサイクル時間をｔとするとき、
ｔ・Ｎ ＜ １／ｆ_H （但し、ｔ_W＜ｔ_S） ｔ＝ｔ_W・Ｓとも表すことができる。

このことから、共通配線できるヘッドチップ数（Ｎ）は、動作スピード上の駆動条件による制限があり、前記関係を満足するように駆動設計する必要がある。

＜多チップ読み出しサイクル＞
図１２は、図３に示した図３に示すように６つのヘッドチップを結線して構成した記録ヘッド基板における書き込みと読み出しのデータ転送タイミングを示す図である。

ここでは、記録装置に電源投入後、各ヘッドチップの温度をモニタするために、温度検出ダイオード（Ｄ１）２１７のモニタアドレスＭＡ０、ＭＡ１を指定して、温度データを読み込む動作を想定して説明する。

図１２に示されているように、まず、書き込みサイクルでは、ヘッドチップ１０１を選択してモニタアドレス（ＭＡ０、ＭＡ１）とセットデータ（ＳＥＴ）を設定したデータ列を書き込む。その後、＿ＷＲを“Ｈ”に戻して書き込みサイクルが終了するタイミングで、ヘッドチップ１０１の内部信号ｍｏｎ１が更新されて検出回路（ＤＥＴ）２２０が温度検出ダイオード（Ｄ１）２１７の温度データを選択して、図４に示された内部信号のパラレルデータ（ｐｒｌ）を出力すると共に内部信号（ｌｏａｄ）が“Ｈ（有効）”になってシフトレジスタ（ＰＳＳＲ）２２１にパラレルデータ（ｐｒｌ）をロードする。

続いて今度は読み出しサイクルで、再び、ヘッドチップ１０１を選択して、指定したモニタアドレス（ＭＡ０、ＭＡ１）と温度データのデータ列をクロック信号（ＣＬＫ）に同期してデータバスに出力する。その後、＿ＲＤを“Ｈ”に戻して読み出しサイクルが終了するタイミングで、内部信号（ｒｅｓ）で内部信号（ｌｏａｄ）がリセットされて“Ｌ（解除）”になる。

これで、ヘッドチップ１０１の温度データを読み出しが完了する。以下、同様の動作をヘッドチップ１０２〜ヘッドチップ１０６まで繰り返し温度データを読み出す。

このようなタイミングで共通配線されたヘッドチップ６個からの読み出しサイクルが動作する。

なお、本実施例においての説明では温度データの読出す場合を説明したが、これに限らずヘッドチップの固有情報（チップ番号、ＲＡＮＫ値、不吐出番号）であっても良い。

＜加熱ヒータ制御＞
先に、安定したインク吐出を得るため許容温度範囲にインク温度を保温するとともに、濃度ムラにならないように記録ヘッド内の温度分布を均一化する温度制御について述べた。

ここでは、前述した多チップ読み出しサイクルの応用例の一つとして、加熱ヒータを制御して温度分布を軽減する動作について説明する。

まず、記録ヘッド基板の異なる場所にある複数のヘッドチップの温度を前述した多チップ読み出しサイクルのように動作させて検出する。この検出結果は記録ヘッドからフレキシブルプリントケーブルを経てＭＰＵ６０１に送られる。ＭＰＵ６０１はこの検出結果を参照して、適当とされる複数のヘッドチップを選び、書き込みデータフォーマットで決められたＳＨ１とＳＨ２ビットにオンデータを設定して書き込みサイクルを実行する。この後、再び読み出しサイクルで温度のモニタを繰り返して、所望の温度及び分布に達したら加熱ヒータをオフさせる制御を実行する。

このように、データ信号線を共通配線化した構成の記録ヘッド基板を実装した記録ヘッドにおいて、書き込みサイクルと読み出しサイクルとを利用しながらデータの入出力制御を行なうことで、信号線数を減らすことができるので、多チップ記録ヘッドの配線規模を小さくすると共にヘッドチップ機能を特定の制御場面に応じて任意に且つ多数のヘッドチップをランダムに制御できる。

従ってこの実施例によれば、複数のヘッドチップを実装する記録ヘッド基板において従来は個別配線していた入出力信号系の配線を、例えば、ヘッドチップに対して書き込みサイクルと読み出しサイクルとを利用しながらデータの入出力制御を行なったり、１本のデータ信号線で複数の情報をシリアル転送することで、共通配線化することにより、配線本数を削減し、記録ヘッド基板の小型化を実現することが可能となる。

また、配線本数の削減は外部（キャリッジ）との接点端子数の削減にもつながる。これは、キャリッジとの接点接続の信頼性を向上させるとともに、コネクタ挿入を容易にし、そして入出力回路の大規模化を抑えることにもつながる。

更には、最小限の信号本数で多数のヘッドチップをランダムに制御できるようになり、効率的な記録ヘッド制御が可能になる。

＜第２実施例（図１３）＞
さて、図３では、一つの記録ヘッド内に多チップを実装した形態の配線と動作について説明したが、本発明は、このような形態によって限定されるのではなく、例えば、以下に詳細に説明するように、複数の記録ヘッドを並べた形態としても良い。

記録ヘッドの歩留り向上や保守性の向上を求めるうえで、用いるインク色毎に記録ヘッドを分離したり、記録ヘッド当たりのヘッドチップ数を少なくして、複数の記録ヘッドとする形態は有効な手段の一つである。

図１３は複数の記録ヘッドを並べた形態での配線を示す図である。

図１３に示す例は、夫々にヘッドチップ１１０４を２個の実装した３個の記録ヘッド１１０１〜１１０３を並べ配線した構成を示している。この構成では合計６個のヘッドチップを用いることになるが、その結線は図３と同じであり、各記録ヘッドからＦＰＣで配線して信号線を取り出す。

そして、この形態では、各記録ヘッドへと結線する親配線１１０５を配線した基板にコネクタを設けて各記録ヘッドからのＦＰＣを接続する。各記録ヘッドのＦＰＣ信号線（入出力信号系）の配線本数はＮ＝２なので、１１本（＝２×２＋７）となり、親配線１１０５の配線本数はＮ＝６なので、１９本（＝２×６＋７）となる。この形態でのデータ入出力制御動作は、前述したのと同様に書き込みサイクルと読み出しサイクルで制御する。

このように、この実施例によれば、複数の記録ヘッドの形態においても、書き込みサイクル及び読み出しサイクルで入出力制御することで、少ない配線で構成できると共にヘッドチップ機能を形態に応じて任意に且つ記録ヘッド毎やヘッドチップ毎に制御できるという利点がある。

＜第３実施例（図１４）＞
第１実施例の図５に示したデータフォーマットでは、そのビット長と各ビットの役割は固定したフォーマットであり、第１実施例ではこの固定フォーマットに対応するヘッドチップの構成と動作について説明してきた。この実施例では、このデータフォーマットに関し、動作モードに応じてビット長が可変のデータフォーマットを用いた例について説明する。

この構成は、将来の拡張への対応や効率的な書き込み／読み出しサイクル時間を求めるうえで、有効な手段の一つである。

図１４はこの実施例に従う書込みデータフォーマットの例を示す図である。

図１４においてＭＡは４本の信号線（ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２）で４ビットデータを構成している。

図１４に示されているように、入力信号（ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２）はそれぞれ、その前半部に後半部に格納されるデータ列（ＤＡＴＡ）を識別するモードアドレス（ＭＡ）（以下、モードという）、後半部にそのモードに対応するデータ列（ＤＡＴＡ）を配置したビット並びとなっている。

表３はこの実施例に従うフォーマットにおけるＭＡとＤＡＴＡの配列の例をに示す表である。

表３には４種類のモードが示されている。また、表３において、“×”は無視を、“−”は無しを意味する。

なお、表３において、１行目表記“bit1、bit2、……、bit10”というのは、４本の信号線（ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２）から構成されるデータ列が夫々、１０ビットの時の例で、４本の各信号線の第１ビット目、第２ビット目、……という意味で表記している。また、表３における２行目表記“ＭＡ”、“ＤＡＴＡ”は、図１４に合わせて第１ビット目がＭＡ、第２ビット目以降がＤＡＴＡの意味付けで表記している。従って、ＭＡは４本の信号（ＤＯ１、ＤＯ２、ＤＥ１、ＤＥ２）に渡って４ビットデータを構成している。

例えば、モードが記録駆動であれば、ビット１のＭＡは“０”で、ビット２〜ビット１０はデータ列となり、その内のビット２には選択アドレス（ＣＡ０〜ＣＡ３）が割当てられ、ビット３〜ビット１０には記録データ（Ｓ１〜Ｓ８）が割当てられる。

また、モードが加熱ヒータ駆動であれば、ビット１のＭＡは“１”で、データバスの内、ＤＯ１のビット２には加熱ヒータＳＨ１のオンデータを割当て、ＤＯ２のビット２には加熱ヒータＳＨ２のオンデータを割当てる。

さらに、モードがモニタ先指定の温度検出（Ｄ１）であれば、ビット１のＭＡは“３”で、ＤＯ１のビット２にはロードセット（ＳＥＴ）を割当てる。またさらに、モードがモニタ先指定のＲＡＮＫ＿Ｒランク値であれば、ビット１のＭＡは“５”で、ＤＯ１のビット２にはロードセット（ＳＥＴ）を割当てる。

なお、この実施例においても、読み出しのデータフォーマットは第１実施例と同じである。

このようなデータフォーマットに対応するヘッドチップの機能ブロックは、例えば、図４に示したラッチ（ＬＡＴ）２０６の後段にモード（ＭＡ０〜ＭＡ３）を入力してデータ列（ＤＡＴＡ）を振り分けるセレクタを設けることで対応できる。また、書き込みサイクル及び読み出しサイクルは、各モードのビット長に応じて書込みと読出しとに必要なクロック信号のパルス数が可変となるところが第１実施例とは異なるだけで、基本動作は同じである。

従ってこの実施例に従えば、動作モードを指定するビットとデータ列とを組み合わせた汎用的なデータフォーマットと用いることで、より効率的な書き込み／読み出しサイクル時間を実現することができるとともに、専用データフォーマットを採用することに伴う専用回路で個別対応の必要がなくなる。即ち、汎用的なデータフォーマットを採用することで、より標準的なインタフェースの使用を容易にするので、将来のヘッドチップの機能拡張や様々な仕様変更に対して柔軟に対応することが容易になる。これにより、インタフェース設計工数の削減が図られる。

さて以上説明した実施例では、従来例のようにヘッドチップの４つ領域毎に１本のデータ信号を割当て構成、即ち、ヘッドチップ当たり４本のデータ信号を備える構成として説明してきたが、本発明はこれによって限定されるものではなく、例えば、記録ヘッドの駆動周波数、ノズル数、時分割駆動数などの駆動設計仕様に応じて増減できることは言うまでもない。

さらに、以上説明した実施例では、ヒータと駆動回路が一体化したヘッドチップを例に説明してきたが、本発明はこれによって限定されるものではなく、例えば、記録素子と駆動回路が分離した構成の形態の記録ヘッドにも適用できる。

またさらに、以上説明した実施例では、配線基材にＦＰＣを用いた例で説明してきたが、本発明はこれによって限定されるものではなく、例えば、厚膜セラミック基板やプリント基板など、ヘッドチップを実装できる他の配線基材を用いても良いことは言うまでもない。

またさらに、以上説明した実施例では、ヒータから発生する熱エネルギーを利用したインクジェット記録ヘッドを取り上げて説明してきたが、本発明は記録素子にヒータを用いる熱転写方式の記録ヘッドにも、さらにはピエゾ素子等を用いたインクジェット記録ヘッドにも適用できるものである。

さらに、以上の実施例において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。

以上の実施例は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。

その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。

このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。

また、以上の実施例は記録ヘッドを走査して記録を行なうシリアルタイプの記録装置であったが、記録媒体の幅に対応した長さを有する記録ヘッドを用いたフルラインタイプの記録装置であっても良い。フルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。

加えて、上記の実施例で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。

また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。

さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。

さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。

本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。 図１に示した記録装置の制御構成を示すブロック図である。 ヘッドチップ６個を配線した記録ヘッド基板の結線図である。 図３に示すように結線されて動作するヘッドチップの機能ブロック図である。 書き込みモードにおけるデータフォーマットを示す図である。 読み出しモードにおけるデータフォーマットを示す図である。 表２に示した真理値表を用いた入出力ポート（Ｉ／Ｏ）２０１における書込み／読出しサイクルの処理を示すフローチャートである。 書込みデータフォーマットのデータ転送タイミングを示す図である。 読出しデータフォーマットのデータ転送タイミングを示す図である。 書き込みサイクルに続けてヒータを駆動する時分割駆動タイミングを示す図である。 図３に示すように６つのヘッドチップを結線して構成した記録ヘッド基板における時分割駆動タイミングを示す図である。 図３に示した図３に示すように６つのヘッドチップを結線して構成した記録ヘッド基板における書き込みと読み出しのデータ転送タイミングを示す図である。 第２実施例に従う複数の記録ヘッドを並べた形態での配線を示す図である。 第３実施例に従う書込みデータフォーマットの例を示す図である。 サイドシューター型記録ヘッドに実装するヘッドチップの典型的な例の概観図である。 ノズル口付近の詳細な構造を示す図である。 従来のマトリクス回路構成による時分割駆動の採用とモニタ回路を設けたヘッドチップの一例を示す図である。 シリアル方式用記録ヘッドにヘッドチップを複数個、記録ヘッドの走査方向に沿って配列した例を示す図である。 ２パス記録相当の記録を実現するために複数のヘッドチップを配列した記録ヘッドの配線部分を示す図である。 具体的に配線構造を示している記録ヘッドを構成する部材の断面図である。

符号の説明

１０１〜１０６ ヘッドチップ
１０７ 共通配線群
１０８ 個別配線群
２０１ 入出力ポート（Ｉ／Ｏ）
２０２〜２０５ シフトレジスタ（ＳＲ）
２０６ ラッチ回路（ＬＡＴ）
２０７〜２１０ 論理積回路（ＡＮＤ）
２１１ デコーダ（ＤＥＣ）
２１２〜２１５ ドライバ
２１６ ドライバ
２１７〜２１８ 温度検出ダイオード
２１９ １６ビット記録回路ＲＯＭ
２２０ 検出回路（ＤＥＴ）
２２１ シフトレジスタ（ＰＳＳＲ）

Claims (8)

1. 複数の記録素子と前記複数の記録素子を駆動する駆動回路とを備えたヘッドチップを複数実装した記録ヘッド基板であって、
   各ヘッドチップを選択するための選択信号を供給する選択信号線と、各ヘッドチップに備えられた記録素子を駆動するための駆動パルス信号を供給するための駆動パルス信号線とを、前記複数のヘッドチップ各々に対して個別に配線する第１の配線群と、
   前記複数のヘッドチップとの間でデータ信号を転送するデータ信号線と、該データ信号線を用いて前記複数のヘッドチップに対してデータ出力を行なうための書込み指示信号を供給する書込み信号供給線と、該データ信号線を用いて前記複数のヘッドチップからデータ入力を行なうための読出し指示信号を供給する読出し信号供給線と、前記データ信号線を用いたデータ信号転送に用いるクロック信号を供給するクロック信号線とを、前記複数のヘッドチップに対して共通に配線する第２の配線群とを有することを特徴とする記録ヘッド基板。
2. 前記データ信号線を用いたデータ転送には複数の動作モードを備え、
   前記複数の動作モードは、前記複数のヘッドチップからデータ入力を行なう読み出しモードと、前記複数のヘッドチップへのデータ出力を行なう書込みモードとを含むことを特徴とする請求項１に記載の記録ヘッド基板。
3. 前記複数のヘッドチップは複数の領域に区分されており、前記複数の領域各々にデータ信号線が接続されることを特徴とする請求項１に記載の記録ヘッド基板。
4. 前記複数のヘッドチップ各々にはヘッドチップの温度を検出する温度センサとヘッドチップを加温する加温ヒータが設けられていることを特徴とする請求項１乃至３のいずれかに記載の記録ヘッド基板。
5. 前記読み出しモードでは、少なくとも前記複数のヘッドチップ各々の温度センサからの温度データを読み出し、
   前記書込みモードでは、前記複数の記録要素に対する記録データや前記加温ヒータに対する駆動信号を書込むことを特徴とする請求項２に記載の記録ヘッド基板。
6. 請求項１乃至５のいずれかに記載の記録ヘッド基板を用いた記録ヘッド。
7. 請求項６に記載の記録ヘッドを用いて記録を行なう記録装置であって、
   前記複数の記録素子を時分割駆動して記録を行なう制御手段を有することを特徴とする記録装置。
8. 前記複数のヘッドチップの数をＮ、前記記録ヘッドの駆動周波数をｆ_H、前記１ヘッドチップ当たりの前記書込みモードにおける書込みサイクル時間をｔとすると、
   前記制御手段は、ｔ・Ｎ＜１／ｆ_Hなる関係を満たすように、前記記録ヘッドを時分割駆動することを特徴とする請求項７に記載の記録装置。
   

Images