JP7177945B2 - 流体吐出デバイスのレジスタにアクセス - Google Patents

Description

流体吐出システムの一例としてのインクジェット印刷システムは、プリントヘッド、液体インクをプリントヘッドに供給するインク供給部、及びプリントヘッドを制御する電子コントローラを含むことができる。流体吐出デバイスの一例としてのプリントヘッドは、印刷媒体上に印刷するように、複数のノズル又はオリフィスを介して、１枚の用紙のような印刷媒体に向けてインク滴を吐出する。幾つかの例において、プリントヘッド及び印刷媒体が互いに対して移動する際に、オリフィスからの適切に順序付けられたインクの吐出により、文字または他のイメージが印刷媒体上に印刷されるように、オリフィスは、少なくとも１つの列またはアレイに配列される。

複数の流体付勢デバイスを駆動するための集積回路の一例を示すブロック図である。 複数の流体付勢デバイスを駆動するための集積回路の別の例を示すブロック図である。 集積回路の構成レジスタにアクセスするための一例を示すタイミング図である。 複数の流体付勢デバイスを駆動するための集積回路の別の例を示すブロック図である。 複数の流体付勢デバイスを駆動するための集積回路の別の例を示すブロック図である。 集積回路のステータスレジスタにアクセスするための一例を示すタイミング図である。 複数の流体付勢デバイスを駆動するための集積回路の別の例を示すブロック図である。 流体吐出ダイの一例を示す図である。 流体吐出ダイの一例を示す図である。 流体吐出ダイにアクセスするための方法の一例を示す流れ図である。 流体吐出ダイにアクセスするための方法の一例を示す流れ図である。 流体吐出ダイにアクセスするための方法の一例を示す流れ図である。 流体吐出ダイにアクセスするための方法の一例を示す流れ図である。 流体吐出ダイにアクセスするための方法の別の例を示す流れ図である。 流体吐出ダイにアクセスするための方法の別の例を示す流れ図である。 流体吐出ダイにアクセスするための方法の別の例を示す流れ図である。 流体吐出ダイにアクセスするための方法の別の例を示す流れ図である。 流体吐出ダイにアクセスするための方法の別の例を示す流れ図である。 流体吐出システムの一例を示すブロック図である。

詳細な説明
以下の詳細な説明において、その一部を形成する添付図面が参照され、添付図面には、本開示が実施され得る特定の例が実例として示される。理解されるべきは、他の例が利用されることができ、構造的または論理的変更が本開示の範囲から逸脱せずに行われ得る。従って、以下の詳細な説明は、制限の意味で解釈されるべきではなく、本開示の範囲は、添付の特許請求の範囲により定義される。理解されるべきは、本明細書で説明される様々な例の特徴要素は、特に断りのない限り、部分的に又は全体的に互いに組み合わされ得る。

特定の例において、コストを低減し且つ製造性を改善するために、流体付勢デバイス（例えば、流体吐出ダイ）を含む半導体ダイ又はデバイスの幅を低減することが望ましい場合がある。流体吐出ダイの幅が低減される際、回路に利用可能なダイ面積はより少なくなる。従って、本明細書に開示される、流体吐出を可能（イネーブル）にするためのデバイスは、構成レジスタ（例えば、書き込み専用構成レジスタ）及び／又はステータスレジスタ（例えば、読み出し専用ステータスレジスタ）を含むことができる。構成レジスタは、データコンタクトパッド上の論理ハイ信号と共に、論理ハイに遷移するモードコンタクトパッド上の信号に応答して、書き込むためにイネーブルにされ得る。構成レジスタがイネーブルにされた状態で、データが、データコンタクトパッドを介して構成レジスタに書き込まれ得る。ステータスレジスタは、データコンタクトパッド上の論理ハイ信号と共に、論理ハイに遷移するモードコンタクトパッド上の信号、及びデータコンタクトパッド上の信号が浮遊（フローティング）している状態で、噴射コンタクトパッド上の信号を論理ハイに遷移させることに応答して、読み出しに関してイネーブルにされ得る。ステータスレジスタが読み出しに関してイネーブルにされた状態で、データは、データコンタクトパッドを介してステータスレジスタから読み出され得る。

本明細書で使用される限り、「論理ハイ」信号は、論理「１」信号または「オン」信号、或いは集積回路に供給される論理電力（例えば、約１．８Ｖ～１５Ｖ、例えば５．６Ｖ）にほぼ等しい電圧を有する信号である。本明細書で使用される限り、「論理ロー」信号は、論理「０」又は「オフ」信号、或いは集積回路に供給される論理電力のための論理電力地帰路（例えば、約０Ｖ）にほぼ等しい電圧を有する信号である。

図１Ａは、複数の流体付勢デバイスを駆動するための集積回路１００ａの一例を示すブロック図である。一例において、集積回路１００ａは、図６Ａ及び図６Ｂに関連して後述される流体吐出ダイの一部である。集積回路１００ａは、制御ロジック１０２ａ、構成レジスタ１０４、及び複数のインターフェースを含み、当該複数のインターフェースは、データインターフェース１１０とモードインターフェース１１２を含む。データインターフェース１１０とモードインターフェース１１２は、制御ロジック１０２ａに電気結合される。制御ロジック１０２ａは、構成レジスタ１０４に電気結合される。制御ロジック１０２ａは、データインターフェース１１０上の論理ハイ信号と共に、論理ハイに遷移するモードインターフェース１１２上の信号に応答して、構成レジスタ１０４に対する書き込みをイネーブルにする。一例において、制御ロジック１０２ａは、モードインターフェース１１２上の論理ロー信号に応答して、構成レジスタ１０４に対する書き込みをディスエーブルにする。構成レジスタ１０４は、構成レジスタ１０４が書き込みのためにイネーブルにされた状態で、データインターフェース１１０からシリアルデータを受け取ることができる。

制御ロジック１０２ａは、集積回路１００ａの動作を制御するための、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、又は他の適切な論理回路を含むことができる。構成レジスタ１０４は、メモリデバイス（例えば、不揮発性メモリ、シフトレジスタなど）であることができ、任意の適切な数のビット（例えば、４ビット～２４ビット、例えば１２ビット）を含むことができる。構成レジスタ１０４は、集積回路１００ａをテストするための、集積回路１００ａの基板内の亀裂を検出するための、集積回路１００ａのウォッチドッグをイネーブルにするための、集積回路１００ａのアナログ遅延を設定するための、集積回路１００ａのメモリに対するアクセスをイネーブルにするための、集積回路１００ａの動作を妥当性検査するための、又は集積回路１００ａの他の機能を構成するための構成データを格納することができる。データインターフェース１１０とモードインターフェース１１２を含む複数のインターフェースのそれぞれは、制御ロジック１０２ａに信号を伝達するための及び／又は制御ロジック１０２ａから信号を受け取るための、コンタクトパッド、ピン、バンプ、ワイヤ、又は別の適切な電気インターフェースであることができる。複数のインターフェースのそれぞれは、流体吐出システム（例えば、プリンタ）に電気結合され得る。

図１Ｂは、複数の流体付勢デバイスを駆動するための集積回路１００ｂの別の例を示すブロック図である。一例において、集積回路１００ｂは、図６Ａ及び図６Ｂに関連して後述される流体吐出ダイの一部である。集積回路１００ｂは、図１Ａに関連して前述および図示された集積回路１００ａに類似し、制御ロジック１０２ｂ、構成レジスタ１０４、及び複数のインターフェースを含み、当該複数のインターフェースは、データインターフェース１１０、モードインターフェース１１２、噴射インターフェース１１４及びクロックインターフェース１１６を含む。データインターフェース１１０、モードインターフェース１１２、噴射インターフェース１１４及びクロックインターフェース１１６は、制御ロジック１０２ｂに電気結合される。制御ロジック１０２ｂは、構成レジスタ１０４に電気結合される。

制御ロジック１０２ｂは、データインターフェース１１０上の論理ハイ信号および噴射インターフェース１１４上の論理ロー信号と共に、論理ハイに遷移するモードインターフェース１１２上の信号に応答して、構成レジスタ１０４に対する書き込みをイネーブルにする。一例において、制御ロジック１０２ｂは、モードインターフェース１１２上の論理ロー信号に応答して、構成レジスタ１０４に対する書き込みをディスエーブルにする。構成レジスタ１０４は、構成レジスタ１０４が書き込みのためにイネーブルにされた状態で、データインターフェース１１０からシリアルデータを受け取ることができる。一例において、構成レジスタ１０４は、クロックインターフェース１１６からのクロック信号と同調してデータインターフェース１１０からシリアルデータを受け取ることができる。

制御ロジック１０２ｂは、集積回路１００ｂの動作を制御するための、マイクロプロセッサ、ＡＳＩＣ、又は他の適切な論理回路を含むことができる。構成レジスタ１０４は、集積回路１００ｂをテストするための、集積回路１００ｂの基板内の亀裂を検出するための、集積回路１００ｂのウォッチドッグをイネーブルにするための、集積回路１００ｂのアナログ遅延を設定するための、集積回路１００ｂのメモリに対するアクセスをイネーブルにするための、集積回路１００ｂの動作を妥当性検査するための、又は集積回路１００ｂの他の機能を構成するための構成データを格納することができる。データインターフェース１１０、モードインターフェース１１２、噴射インターフェース１１４及びクロックインターフェース１１６を含む複数のインターフェースのそれぞれは、制御ロジック１０２ｂに信号を伝達するための及び／又は制御ロジック１０２ｂから信号を受け取るための、コンタクトパッド、ピン、バンプ、ワイヤ、又は別の適切な電気インターフェースであることができる。複数のインターフェースのそれぞれは、流体吐出システム（例えば、プリンタ）に電気結合され得る。

図２は、図１Ｂの集積回路１００ｂの構成レジスタ１０４のような、集積回路の構成レジスタにアクセスするための一例を示すタイミング図２００である。タイミング図２００は、モードインターフェース（例えば、モードインターフェース１１２）上のモード信号、噴射インターフェース（例えば、噴射インターフェース１１４）上の噴射信号、クロックインターフェース（例えば、クロックインターフェース１１６）上のクロック信号、データインターフェース（例えば、データインターフェース１１０）上のデータ信号を含む。２０２で示されたような論理ローの噴射信号、及び２０４で示されたような論理ハイのデータ信号と共に、構成レジスタは、２０６で示されたような論理ローから論理ハイへ遷移するモード信号に応答して、書き込みのためにイネーブルにされる。

構成レジスタが書き込みのためにイネーブルにされた状態で、データ信号により供給されるデータストリームは、構成レジスタに書き込まれ得る。この例において、４個のビットデータストリーム（即ち、ビットＢ３、Ｂ２、Ｂ１及びＢ０）が構成レジスタに書き込まれる。他の例において、任意の適切な数のビットが構成レジスタに書き込まれ得る。データストリームの各ビットは、クロック信号に応答して構成レジスタに書き込まれ得る。例えば、２０８で示されたようなクロック信号の立ち上がりエッジが、Ｂ３ビットを構成レジスタへ書き込む（例えば、ラッチする）ことができる。同様に、２１０、２１２及び２１４で示されたようなクロック信号の立ち上がりエッジが、ビットＢ２、Ｂ１及びＢ０をそれぞれ、構成レジスタへ書き込む（例えば、ラッチする）ことができる。他の例において、データストリームの各ビットは、クロック信号の対応する立ち下がりエッジのそれぞれに応答して、又はクロック信号の立ち上がりエッジと立ち下がりエッジに応答して、構成レジスタに書き込まれ得る。一例において、構成レジスタがシフトレジスタである場合、データストリームは、構成レジスタへデータストリームをシフトすることにより、構成レジスタに書き込まれることができ、その結果、以前の及び／又は余分なビットは、構成レジスタからシフトアウトされる。構成レジスタに書き込むことは、２１６で示されるように、モード信号を論理ローに戻すように遷移させることにより、ディスエーブルにされ得る。

図３Ａは、複数の流体付勢デバイスを駆動するための集積回路３００ａの別の例を示すブロック図である。一例において、集積回路３００ａは、図６Ａ及び図６Ｂに関連して後述される流体吐出ダイの一部である。集積回路３００ａは、制御ロジック３０２ａ、ステータスレジスタ３０４、及び複数のインターフェースを含み、当該複数のインターフェースは、データインターフェース３１０、モードインターフェース３１２及び噴射インターフェース３１４を含む。データインターフェース３１０、モードインターフェース３１２及び噴射インターフェース３１４は、制御ロジック３０２ａに電気結合される。制御ロジック３０２ａは、ステータスレジスタ３０４に電気結合される。

制御ロジック３０２ａは、データインターフェース３１０上の論理ハイ信号と共に論理ハイに遷移するモードインターフェース３１２上の信号、及びデータインターフェース３１０上の信号が浮遊（フローティング）している状態で、噴射インターフェース３１４上の信号を論理ハイに遷移させることに応答して、ステータスレジスタ３０４の読み出しをイネーブルにする。一例において、制御ロジック３０２ａは、モードインターフェース３１２上の論理ロー信号に応答して、ステータスレジスタ３０４の読み出しをディスエーブルにする。別の例において、制御ロジック３０２ａは、噴射インターフェース３１４上の論理ロー信号に応答して、ステータスレジスタ３０４の読み出しをディスエーブルにする。ステータスレジスタ３０４は、ステータスレジスタ３０４が読み出しのためにイネーブルにされた状態で、シリアルデータをデータインターフェース３１０に出力することができる。

制御ロジック３０２ａは、集積回路３００ａの動作を制御するための、マイクロプロセッサ、ＡＳＩＣ、又は他の適切な論理回路を含むことができる。ステータスレジスタ３０４は、メモリデバイス（例えば、不揮発性メモリ、シフトレジスタなど）であることができ、任意の適切な数のビット（例えば、１ビット～１２ビット、例えば５ビット）を含むことができる。ステータスレジスタ３０４は、集積回路３００ａの改訂ステータス、集積回路３００ａのウォッチドッグステータスのようなステータスデータ、又は集積回路３００ａの他の適切なステータスデータを格納することができる。データインターフェース３１０、モードインターフェース３１２、及び噴射インターフェース３１４を含む複数のインターフェースのそれぞれは、制御ロジック３０２ａに信号を伝達するための及び／又は制御ロジック３０２ａから信号を受け取るための、コンタクトパッド、ピン、バンプ、ワイヤ、又は別の適切な電気インターフェースであることができる。複数のインターフェースのそれぞれは、流体吐出システム（例えば、プリンタ）に電気結合され得る。

図３Ｂは、複数の流体付勢デバイスを駆動するための集積回路３００ｂの別の例を示すブロック図である。一例において、集積回路３００ｂは、図６Ａ及び図６Ｂに関連して後述される流体吐出ダイの一部である。集積回路３００ｂは、図３Ａに関連して前述および図示された集積回路３００ａに類似し、制御ロジック３０２ｂ、ステータスレジスタ３０４、及び複数のインターフェースを含み、当該複数のインターフェースは、データインターフェース３１０、モードインターフェース３１２、噴射インターフェース３１４及びクロックインターフェース３１６を含む。データインターフェース３１０、モードインターフェース３１２、噴射インターフェース３１４及びクロックインターフェース３１６は、制御ロジック３０２ｂに電気結合される。制御ロジック３０２ｂは、ステータスレジスタ３０４に電気結合される。

制御ロジック３０２ｂは、データインターフェース３１０上の論理ハイ信号と共に、論理ハイに遷移するモードインターフェース３１２上の信号、及びデータインターフェース３１０上の信号が浮遊（フローティング）している状態で、噴射インターフェース３１４上の信号を論理ハイに遷移させることに応答して、ステータスレジスタ３０４の読み出しをイネーブルにする。一例において、制御ロジック３０２ｂは、モードインターフェース３１２上の論理ロー信号に応答して、ステータスレジスタ３０４の読み出しをディスエーブルにする。別の例において、制御ロジック３０２ｂは、噴射インターフェース３１４上の論理ロー信号に応答して、ステータスレジスタ３０４の読み出しをディスエーブルにする。ステータスレジスタ３０４は、ステータスレジスタ３０４が読み出しのためにイネーブルにされた状態で、シリアルデータをデータインターフェース３１０に出力することができる。一例において、ステータスレジスタ３０４は、クロックインターフェース３１６上のクロック信号と同調して、データインターフェース３１０にシリアルデータを出力する。

制御ロジック３０２ｂは、集積回路３００ｂの動作を制御するための、マイクロプロセッサ、ＡＳＩＣ、又は他の適切な論理回路を含むことができる。ステータスレジスタ３０４は、集積回路３００ｂの改訂ステータス、集積回路３００ｂのウォッチドッグステータスのようなステータスデータ、又は集積回路３００ｂの他の適切なステータスデータを格納することができる。データインターフェース３１０、モードインターフェース３１２、噴射インターフェース３１４及びクロックインターフェース３１６を含む複数のインターフェースのそれぞれは、制御ロジック３０２ｂに信号を伝達するための及び／又は制御ロジック３０２ｂから信号を受け取るための、コンタクトパッド、ピン、バンプ、ワイヤ、又は別の適切な電気インターフェースであることができる。複数のインターフェースのそれぞれは、流体吐出システム（例えば、プリンタ）に電気結合され得る。

図４は、図３Ｂの集積回路３００ｂのステータスレジスタ３０４のような、集積回路のステータスレジスタにアクセスするための一例を示すタイミング図４００である。タイミング図４００は、モードインターフェース（例えば、モードインターフェース３１２）上のモード信号、噴射インターフェース（例えば、噴射インターフェース３１４）上の噴射信号、クロックインターフェース（例えば、クロックインターフェース３１６）上のクロック信号、及びデータインターフェース（例えば、データインターフェース３１０）上のデータ信号を含む。４０２で示されるように論理ハイのデータ信号と共に、４０４で示されるようにモード信号が論理ローから論理ハイへ遷移する。データ信号は次いで、４０６で示されるように浮遊（フローティング）へ遷移する。浮遊しているデータ信号と共に、噴射信号が、４０８で示されるように、論理ローから論理ハイへ遷移し、ステータスレジスタの読み出しをイネーブルにする。

ステータスレジスタが読み出しのためにイネーブルにされた状態で、ステータスレジスタは、データ信号を介してデータストリームを出力することができる。この例において、データストリーム（即ち、ビットＭＳＢ、ＭＳＢ－１、ＭＳＢ－２、ＭＳＢ－３など）は、ステータスレジスタから読み出される。任意の適切な数のビットがステータスレジスタから読み出され得る。データストリームの各ビットは、クロック信号に応答して、ステータスレジスタから読み出され得る。例えば、ＭＳＢビットは、読み出しのためにステータスレジスタをイネーブルにすることに応答して、ステータスレジスタから読み出され得る。４１０で示されたようなクロック信号の立ち上がりエッジは、データ信号を介して、ＭＳＢ－１ビットを出力することができる。同様に、４１２、４１４などで示されたようなクロック信号立ち上がりエッジは、データ信号を介して、ビットＭＳＢ－２、ＭＳＢ－３などをそれぞれ出力することができる。他の例において、データストリームの各ビットは、それぞれ対応するクロック信号の立ち下がりエッジに応答して、又はクロック信号の立ち上がりエッジと立ち下がりエッジに応答して、ステータスレジスタから出力され得る。ステータスレジスタの読み出しは、４１６で示されたように噴射信号を論理ローに戻すように遷移させることにより、及び／又は４１８で示されるようにモード信号を論理ローに戻すように遷移させることにより、ディスエーブルにされ得る。

図５は、複数の流体付勢デバイスを駆動するための集積回路５００の別の例を示すブロック図である。一例において、集積回路５００は、図６Ａ及び図６Ｂに関連して後述される流体吐出ダイの一部である。集積回路５００は、集積回路１００ａ（図１Ａ）又は１００ｂ（図１Ｂ）の特徴要素、及び集積回路３００ａ（図３Ａ）又は３００ｂ（図３Ｂ）の特徴要素を含むことができる。集積回路５００は、制御ロジック５０２、構成レジスタ１０４、ステータスレジスタ３０４、及び複数のインターフェースを含み、当該複数のインターフェースは、データインターフェース５１０、モードインターフェース５１２、噴射インターフェース５１４及びクロックインターフェース５１６を含む。データインターフェース５１０、モードインターフェース５１２、噴射インターフェース５１４及びクロックインターフェース５１６は、制御ロジック５０２に電気結合される。制御ロジック５０２は、構成レジスタ１０４及びステータスレジスタ３０４に電気結合される。

制御ロジック５０２は、データインターフェース５１０上の論理ハイ信号および噴射インターフェース５１４上の論理ロー信号と共に、論理ハイに遷移するモードインターフェース５１２上の信号に応答して、構成レジスタ１０４に対する書き込みをイネーブルにする。一例において、制御ロジック５０２は、モードインターフェース５１２上の論理ロー信号に応答して構成レジスタ１０４に対する書き込みをディスエーブルにする。構成レジスタ１０４は、構成レジスタ１０４が書き込みのためにイネーブルにされた状態で、データインターフェース５１０からシリアルデータを受け取ることができる。一例において、構成レジスタ１０４は、クロックインターフェース５１６からのクロック信号と同調してデータインターフェース５１０からシリアルデータを受け取ることができる。

更に、制御ロジック５０２は、データインターフェース５１０上の論理ハイ信号と共に論理ハイに遷移するモードインターフェース５１２上の信号、及びデータインターフェース５１０上の信号が浮遊（フローティング）している状態で、噴射インターフェース５１４上の信号を論理ハイに遷移させることに応答して、ステータスレジスタ３０４の読み出しをイネーブルにする。一例において、制御ロジック５０２は、モードインターフェース５１２上の論理ロー信号に応答して、ステータスレジスタ３０４の読み出しをディスエーブルにする。別の例において、制御ロジック５０２は、噴射インターフェース５１４上の論理ロー信号に応答して、ステータスレジスタ３０４の読み出しをディスエーブルにする。ステータスレジスタ３０４は、ステータスレジスタ３０４が読み出しのためにイネーブルにされた状態で、シリアルデータをデータインターフェース５１０に出力することができる。一例において、ステータスレジスタ３０４は、クロックインターフェース５１６上のクロック信号と同調して、データインターフェース５１０にシリアルデータを出力する。

制御ロジック５０２は、集積回路５００の動作を制御するための、マイクロプロセッサ、ＡＳＩＣ、又は他の適切な論理回路を含むことができる。構成レジスタ１０４及びステータスレジスタ３０４は、図１Ａ、図１Ｂ、図３Ａ及び図３Ｂのそれぞれに関連して既に上述された。データインターフェース５１０、モードインターフェース５１２、噴射インターフェース５１４及びクロックインターフェース５１６を含む複数のインターフェースのそれぞれは、制御ロジック５０２に信号を伝達するための及び／又は制御ロジック５０２から信号を受け取るための、コンタクトパッド、ピン、バンプ、ワイヤ、又は別の適切な電気インターフェースであることができる。複数のインターフェースのそれぞれは、流体吐出システム（例えば、プリンタ）に電気結合され得る。

図６Ａは、流体吐出ダイ６００の一例を示し、図６Ｂは、流体吐出ダイ６００の両端部の拡大図を示す。ダイ６００は、コンタクトパッドの第１の列６０２、コンタクトパッドの第２の列６０４、及び流体付勢デバイス６０８の列６０６を含む。コンタクトパッドの第２の列６０４は、コンタクトパッドの第１の列６０２と整列され且つコンタクトパッドの第１の列６０２から少し離れている（即ち、Ｙ軸に沿って）。流体付勢デバイス６０８の列６０６は、コンタクトパッドの第１の列６０２及びコンタクトパッドの第２の列６０４に対して長手方向に配置される。また、流体付勢デバイス６０８の列６０６は、コンタクトパッドの第１の列６０２とコンタクトパッドの第２の列６０４との間にも配列される。一例において、流体付勢デバイス６０８は、流体滴を吐出するためのノズル又は流体ポンプである。

一例において、コンタクトパッドの第１の列６０２は、６個のコンタクトパッドを含む。コンタクトパッドの第１の列６０２は、順番に以下のコンタクトパッド、即ちデータコンタクトパッド６１０、クロックコンタクトパッド６１２、論理電力地帰路（グランドリターン）コンタクトパッド６１４、多目的入力／出力コンタクトパッド６１６、第１の高電圧電力供給コンタクトパッド６１８、及び第１の高電圧電力地帰路コンタクトパッド６２０を含むことができる。従って、コンタクトパッドの第１の列６０２は、第１の列６０２の頂部においてデータコンタクトパッド６１０、第１の列６０２の底部において第１の高電圧電力地帰路コンタクトパッド６２０、及び第１の高電圧電力地帰路コンタクトパッド６２０の直上に第１の高電圧電力供給コンタクトパッド６１８を含む。コンタクトパッド６１０、６１２、６１４、６１６、６１８及び６２０が特定の順序で示されているが、他の例において、コンタクトパッドは、異なる順序で配列され得る。

一例において、コンタクトパッドの第２の列６０４は、６個のコンタクトパッドを含む。コンタクトパッドの第２の列６０４は、順番に以下のコンタクトパッド、即ち第２の高電圧電力地帰路コンタクトパッド６２２、第２の高電圧電力供給コンタクトパッド６２４、論理リセットコンタクトパッド６２６、論理電力供給コンタクトパッド６２８、モードコンタクトパッド６３０、及び噴射コンタクトパッド６３２を含むことができる。従って、コンタクトパッドの第２の列６０４は、第２の列６０４の頂部において第２の高電圧電力地帰路コンタクトパッド６２２、第２の高電圧電力地帰路コンタクトパッド６２２の直下に第２の高電圧電力供給コンタクトパッド６２４、及び第２の列６０４の底部において噴射コンタクトパッド６３２を含む。コンタクトパッド６２２、６２４、６２６、６２８、６３０及び６３２が特定の順序で示されているが、他の例において、コンタクトパッドは、異なる順序で配列され得る。

一例において、データコンタクトパッド６１０は、図１Ａ又は図１Ｂのデータインターフェース１１０、図３Ａ又は図３Ｂのデータインターフェース３１０、又は図５のデータインターフェース５１０を提供することができる。モードコンタクトパッド６３０は、図１Ａ又は図１Ｂのモードインターフェース１１２、図３Ａ又は図３Ｂのモードインターフェース３１２、又は図５のモードインターフェース５１２を提供することができる。噴射コンタクトパッド６３２は、図１Ｂの噴射インターフェース１１４、図３Ａ又は図３Ｂの噴射インターフェース３１４、又は図５の噴射インターフェース５１４を提供することができる。クロックコンタクトパッド６１２は、図１Ｂのクロックインターフェース１１６、図３Ｂのクロックインターフェース３１６、又は図５のクロックインターフェース５１６を提供することができる。

データコンタクトパッド６１０は、流体付勢デバイス、メモリビット、熱センサ、構成モード（例えば、構成レジスタ１０４を介して）などを選択するために、ダイ６００にシリアルデータを入力するために使用され得る。また、データコンタクトパッド６１０は、メモリビット、構成モード、ステータス情報（例えば、ステータスレジスタ３０４を介して）など読み出すために、ダイ６００からシリアルデータを出力するためにも使用され得る。クロックコンタクトパッド６１２は、データコンタクトパッド６１０上のシリアルデータをダイへシフトインするために、又はダイからデータコンタクトパッド６１０へシリアルデータをシフトアウトするためにダイ６００にクロック信号を入力するために使用され得る。論理電力地帰路コンタクトパッド６１４は、ダイ６００に供給された論理電力（例えば、約０Ｖ）の地帰路経路を提供する。一例において、論理電力地帰路コンタクトパッド６１４は、ダイ６００の半導体（例えば、シリコン）基板６４０に電気結合される。多目的入力／出力コンタクトパッド６１６は、ダイ６００のアナログ検出モード及び／又はデジタルテストモードに使用され得る。

第１の高電圧電力供給コンタクトパッド６１８及び第２の高電圧電力供給コンタクトパッド６２４は、ダイ６００に高電圧（例えば、約３２Ｖ）を供給するために使用され得る。第１の高電圧電力地帰路コンタクトパッド６２０及び第２の高電圧電力地帰路コンタクトパッド６２２は、高電圧電源に電力地帰路（例えば、約０Ｖ）を提供するために使用され得る。高電圧電力地帰路コンタクトパッド６２０及び６２２は、ダイ６００の半導体基板６４０に直接的に電気接続されない。最内部のコンタクトパッドとしての高電圧電力供給コンタクトパッド６１８及び６２４並びに高電圧電力地帰路コンタクトパッド６２０及び６２２に関する特定のコンタクトパッドの順序は、ダイ６００に対する電力供給を改善することができる。第１の列６０２の底部および第２の列６０４の頂部に高電圧電力地帰路コンタクトパッド６２０及び６２２をそれぞれ有することは、製造の信頼性を改善することができ、インク短絡保護を改善することができる。

論理リセットコンタクトパッド６２６は、ダイ６００の動作状態を制御するための論理リセット入力として使用され得る。論理電力供給コンタクトパッド６２８は、ダイ６００に論理電力（例えば、約１．８Ｖ～１５Ｖ、例えば５．６Ｖ）を供給するために使用され得る。モードコンタクトパッド６３０は、ダイ６００の構成モード（即ち、機能モード）をイネーブル／ディスエーブルにするためのアクセスを制御するための論理入力として使用され得る。噴射コンタクトパッド６３２は、データコンタクトパッド６１０からロードされたデータをラッチするための及びダイ６００の流体付勢デバイス又はメモリ素子をイネーブルにするための論理入力として使用され得る。

ダイ６００は、長さ６４２（Ｙ軸に沿った）、厚さ６４４（Ｚ軸に沿った）、及び幅６４６（Ｘ軸に沿った）を有する細長い基板６４０を含む。一例において、長さ６４２は、幅６４６の少なくとも２０倍である。幅６４６は、１ｍｍ以下であることができ、厚さ６４４は、５００μｍ（ミクロン）未満であることができる。流体付勢デバイス６０８（例えば、流体付勢ロジック）及びコンタクトパッド６１０～６３２は、細長い基板６４０上に設けられ、細長い基板の長さ６４２に沿って配列される。流体付勢デバイス６０８は、細長い基板６４０の長さ６４２を下回るスワス（幅帯状区画）長さ６５２を有する。一例において、スワス長さ６５２は、少なくとも１．２ｃｍである。コンタクトパッド６１０～６３２は、流体付勢ロジックに電気結合され得る。コンタクトパッドの第１の列６０２は、細長い基板６４０の第１の長手方向端部６４８の近くに配列され得る。コンタクトパッドの第２の列６０４は、第１の長手方向端部６４８の反対側の、細長い基板６４０の第２の長手方向端部６５０の近くに配列され得る。

図７Ａ～図７Ｄは、流体吐出ダイにアクセスするための方法７００の一例を示す流れ図である。図７Ａに示されたように、７０２において、方法７００は、流体吐出ダイのデータコンタクトパッド上の信号を論理ハイに設定することを含む。７０４において、方法７００は、流体吐出ダイのモードコンタクトパッド上の信号を論理ハイに遷移させることを含む。７０６において、方法７００は、データコンタクトパッド上の信号が論理ハイである状態で、モードコンタクトパッド上の信号を論理ハイに遷移させることに応答して、流体吐出ダイの構成レジスタに対する書き込みをイネーブルにすることを含む。

図７Ｂに示されたように、７０８において、方法７００は、モードコンタクトパッド上の信号を論理ローに遷移させることも含むことができる。７１０において、方法７００は、モードコンタクトパッド上の論理ロー信号に応答して構成レジスタに対する書き込みをディスエーブルにすることを含むことができる。図７Ｃに示されたように、７１２において、方法７００は、構成レジスタが書き込みのためにイネーブルにされた状態で、シリアルデータを構成レジスタに書き込むためにシリアルデータ信号をデータコンタクトパッドに加えることも含むことができる。図７Ｄに示されたように、７１４において、方法７００は、構成レジスタが書き込みのためにイネーブルにされた状態で、流体吐出ダイのクロックコンタクトパッド上のクロック信号と同調してデータコンタクトパッドにシリアルデータ信号を加えることも含むことができる。

図８Ａ～図８Ｅは、流体吐出ダイにアクセスするための方法８００の別の例を示す流れ図である。図８Ａに示されたように、８０２において、方法８００は、流体吐出ダイのデータコンタクトパッド上の信号を論理ハイに設定することを含む。８０４において、方法８００は、流体吐出ダイのモードコンタクトパッド上の信号を論理ハイに遷移させることを含む。８０６において、方法８００は、モードコンタクトパッド上の信号が論理ハイである状態で、データコンタクトパッド上の信号を浮遊（浮動、フローティング）させることを含む。８０８において、方法８００は、データコンタクトパッド上の信号が浮遊している状態で、流体吐出ダイの噴射コンタクトパッド上の信号を論理ハイに遷移させることを含む。８１０において、方法８００は、データコンタクトパッド上の信号が浮遊している状態で、噴射コンタクトパッド上の信号を論理ハイに遷移させることに応答して、流体吐出ダイのステータスレジスタの読み出しをイネーブルにすることを含む。

図８Ｂに示されたように、８１２において、方法８００は、モードコンタクトパッド上の信号を論理ローに遷移させることも含むことができる。８１４において、方法８００は、モードコンタクトパッド上の論理ロー信号に応答して、ステータスレジスタの読み出しをディスエーブルにすることを含むことができる。図８Ｃに示されたように、８１６において、方法８００は、噴射コンタクトパッド上の信号を論理ローに遷移させることも含むことができる。８１８において、方法８００は、噴射コンタクトパッド上の論理ロー信号に応答して、ステータスレジスタの読み出しをディスエーブルにすることを含むことができる。図８Ｄに示されたように、８２０において、方法８００は、ステータスレジスタが読み出しのためにイネーブルにされた状態で、ステータスレジスタからデータコンタクトパッドにシリアルデータを出力することも含むことができる。図８Ｅに示されたように、８２２において、方法８００は、ステータスレジスタが読み出しのためにイネーブルにされた状態で、流体吐出ダイのクロック信号パッド上のクロック信号と同調して、ステータスレジスタからデータコンタクトパッドにシリアルデータを出力することも含むことができる。

図９は、流体吐出システム９００の一例を示すブロック図である。流体吐出システム９００は、プリントヘッドアセンブリ９０２のような流体吐出アセンブリ、及びインク供給アセンブリ９１０のような流体供給アセンブリを含む。図示され例において、流体吐出システム９００は、サービスステーションアセンブリ９０４、キャリッジアセンブリ９１６、印刷媒体搬送アセンブリ９１８、及び電子コントローラ９２０も含む。以下の説明はインクに関して取り扱う流体に対するシステム及びアセンブリの例を提供するが、開示されたシステム及びアセンブリは、インク以外の流体の取り扱いにも適用可能である。

プリントヘッドアセンブリ９０２は、複数のオリフィス又はノズル６０８を介してインク又は流体の小滴を吐出する、図６Ａ及び図６Ｂに関連して前述および図示された少なくとも１つのプリントヘッド又は流体吐出ダイ６００を含む。一例において、小滴は、印刷媒体９２４上へ印刷するように、印刷媒体９２４のような媒体へ向けて送られる。一例において、印刷媒体９２４は、用紙、カード用紙、透明媒体、マイラー（登録商標）、生地、及び同類のもののような、任意のタイプの適切なシート材料を含む。別の例において、印刷媒体９２４は、粉末ベッドのような三次元（３Ｄ）印刷用の媒体、或いはリザーバ又は容器のようなバイオプリンティング及び／又は創薬試験用の媒体を含む。一例において、プリントヘッドアセンブリ９０２及び印刷媒体９２４が互いに対して移動する際に、ノズル６０８からの適切に順序付けられたインクの吐出により、文字、記号および／または他のグラフィックス又はイメージが印刷媒体９２４上に印刷されるように、ノズル６０８は、少なくとも１つの列またはアレイに配列される。

インク供給アセンブリ９１０は、インクをプリントヘッドアセンブリ９０２に供給し、インクを貯蔵するためのリザーバ９１２を含む。そのため、一例において、インクはリザーバ９１２からプリントヘッドアセンブリ９０２に流れる。一例において、プリントヘッドアセンブリ９０２及びインク供給アセンブリ９１０は、インクジェット又は流体ジェット印刷カートリッジ又はペンに一緒になるように収容される。別の例において、インク供給アセンブリ９１０は、プリントヘッドアセンブリ９０２から分離し、供給管および／またはバルブのようなインターフェース接続９１３を介して、インクをプリントヘッドアセンブリ９０２に供給する。

キャリッジアセンブリ９１６は、プリントヘッドアセンブリ９０２を印刷媒体搬送アセンブリ９１８に対して位置決めし、印刷媒体搬送アセンブリ９１８は、印刷媒体９２４をプリントヘッドアセンブリ９０２に対して位置決めする。かくして、印刷区域９２６が、プリントヘッドアセンブリ９０２と印刷媒体９２４との間の領域において、ノズル６０８に隣接して画定される。一例において、プリントヘッドアセンブリ９０２は、キャリッジアセンブリ９１６が印刷媒体搬送アセンブリ９１８に対してプリントヘッドアセンブリ９０２を移動させるような、走査型プリントヘッドアセンブリである。別の例において、プリントヘッドアセンブリ９０２は、キャリッジアセンブリ９１６が印刷媒体搬送アセンブリ９１８に対して所定の位置にプリントヘッドアセンブリ９０２を固定するような、非走査型プリントヘッドアセンブリである。

サービスステーションアセンブリ９０４は、プリントヘッドアセンブリ９０２、より具体的にはノズル６０８の機能性を維持するために、プリントヘッドアセンブリ９０２のスピッティング（吐き出し）、ワイピング、キャッピング及び／又はプライミングを行う。例えば、サービスステーションアセンブリ９０４は、ノズル６０８から余分なインクを拭き取る又は取り除くためにプリントヘッドアセンブリ９０２上を周期的に通過するゴム製ブレード又はワイパを含むことができる。更に、サービスステーションアセンブリ９０４は、使用していない期間中にノズル６０８を乾燥から保護するためにプリントヘッドアセンブリ９０２を覆うキャップを含むことができる。更に、サービスステーションアセンブリ９０４は、リザーバ９１２が適切なレベルの圧力および流動性を確実に維持するために且つノズル６０８が詰まっていない又は垂らさないことを保証するために、プリントヘッドアセンブリ９０２がスピッティング中にインクを吐出するインク壺を含むことができる。サービスステーションアセンブリ９０４の機能は、サービスステーションアセンブリ９０４とプリントヘッドアセンブリ９０２との間の相対運動を含むことができる。

電子コントローラ９２０は、通信経路９０３を介してプリントヘッドアセンブリ９０２と通信し、通信経路９０５を介してサービスステーションアセンブリ９０４と通信し、通信経路９１７を介してキャリッジアセンブリ９１６と通信し、及び通信経路９１９を介して印刷媒体搬送アセンブリ９１８と通信する。一例において、プリントヘッドアセンブリ９０２がキャリッジアセンブリ９１６に取り付けられる場合、電子コントローラ９２０とプリントヘッドアセンブリ９０２は、通信経路９０１を介してキャリッジアセンブリ９１６を経由して通信することができる。また、電子コントローラ９２０は、一具現化形態において、新たな（又は使用済み）インク供給品が検出され得るように、インク供給アセンブリ９１０と通信することもできる。

電子コントローラ９２０は、コンピュータのようなホストシステムからデータ９２８を受け取り、一時的にデータ９２８を格納するためのメモリを含むことができる。データ９２８は、電子経路、赤外線経路、光学的経路または他の情報伝達経路に沿って、流体吐出システム９００に送信され得る。データ９２８は例えば、印刷されるべき文章（書類）及び／又はファイルを表す。そのため、データ９２８は、流体吐出システム９００用の印刷ジョブを形成し、少なくとも１つの印刷ジョブコマンド及び／又はコマンドパラメータを含む。

一例において、電子コントローラ９２０は、プリントヘッドアセンブリ９０２の制御を行い、当該制御には、ノズル６０８からのインク滴の吐出に関するタイミング制御が含まれる。そのため、電子コントローラ９２０は、文字、記号および／または他のグラフィックス又はイメージを印刷媒体９２４上に形成する、吐出されるインク滴のパターンを定義する。タイミング制御、それ故に吐出されるインク滴のパターンは、印刷ジョブコマンド及び／又はコマンドパラメータにより決定される。一例において、電子コントローラ９２０の一部を形成する論理回路および駆動回路は、プリントヘッドアセンブリ９０２上に位置する。別の例において、電子コントローラ９２０の一部を形成する論理回路および駆動回路は、プリントヘッドアセンブリ９０２から離れて位置する。

本明細書において、特定の例が図示および説明されたが、様々な代替および／または等価な具現化形態が、本開示の範囲から逸脱せずに、図示および説明された特定の例と置き換えられ得る。本明細書は、本明細書で説明された特定の例の任意の改作物または変化形態を網羅することが意図されている。従って、本開示は、特許請求の範囲およびその等価物によってのみ制限されることが意図されている。

Claims (20)

1. 複数の流体付勢デバイス用の集積回路であって、
   構成レジスタと、
   モードインターフェース及びデータインターフェースを含む複数のインターフェースと、
   前記データインターフェース上の論理ハイ信号と共に、論理ハイに遷移する前記モードインターフェース上の信号に応答して、前記構成レジスタに対する書き込みをイネーブルにし、前記モードインターフェース上の論理ロー信号に応答して、前記構成レジスタに対する書き込みをディスエーブルにするための制御ロジックとを含む、集積回路。
2. 複数の流体付勢デバイス用の集積回路であって、
   構成レジスタと、
   モードインターフェース、データインターフェース及び噴射インターフェースを含む複数のインターフェースと、
   前記データインターフェース上の論理ハイ信号および前記噴射インターフェース上の論理ロー信号と共に、論理ハイに遷移する前記モードインターフェース上の信号に応答して、前記構成レジスタに対する書き込みをイネーブルにするための制御ロジックとを含む、集積回路。
3. 前記複数のインターフェースは、噴射インターフェースを含み、
   前記制御ロジックは、前記データインターフェース上の論理ハイ信号および前記噴射インターフェース上の論理ロー信号と共に、論理ハイに遷移する前記モードインターフェース上の信号に応答して、前記構成レジスタに対する書き込みをイネーブルにすることができる、請求項１に記載の集積回路。
4. 前記構成レジスタは、構成レジスタが書き込みのためにイネーブルにされた状態で、前記データインターフェースからシリアルデータを受け取ることができる、請求項１～３の何れか１項に記載の集積回路。
5. 前記複数のインターフェースは、クロックインターフェースを含み、
   前記構成レジスタは、前記クロックインターフェースからのクロック信号と同調して前記データインターフェースからシリアルデータを受け取ることができる、請求項４に記載の集積回路。
6. 複数の流体付勢デバイス用の集積回路であって、
   ステータスレジスタと、
   モードインターフェース、噴射インターフェース、及びデータインターフェースを含む複数のインターフェースと、
   前記データインターフェース上の論理ハイ信号と共に、論理ハイに遷移する前記モードインターフェース上の信号、及び前記データインターフェース上の信号が浮遊している状態で、前記噴射インターフェース上の信号を論理ハイに遷移させることに応答して、前記ステータスレジスタの読み出しをイネーブルにするための制御ロジックとを含む、集積回路。
7. 前記制御ロジックは、前記モードインターフェース上の論理ロー信号に応答して、前記ステータスレジスタの読み出しをディスエーブルにすることができる、請求項６に記載の集積回路。
8. 前記制御ロジックは、前記噴射インターフェース上の論理ロー信号に応答して、ステータスレジスタの読み出しをディスエーブルにすることができる、請求項６又は７に記載の集積回路。
9. 前記ステータスレジスタは、前記ステータスレジスタが読み出しのためにイネーブルにされた状態で、前記データインターフェースにシリアルデータを出力することができる、請求項６～８の何れか１項に記載の集積回路。
10. 前記複数のインターフェースは、クロックインターフェースを含み、
    前記ステータスレジスタは、前記クロックインターフェース上のクロック信号と同調して前記データインターフェースにシリアルデータを出力することができる、請求項９に記載の集積回路。
11. 前記集積回路は、流体吐出ダイの一部である、請求項１～１０の何れか１項に記載の集積回路。
12. 流体吐出ダイにアクセスするための方法であって、
    前記流体吐出ダイのデータコンタクトパッド上の信号を論理ハイに設定し、
    前記流体吐出ダイのモードコンタクトパッド上の信号を論理ハイに遷移させ、
    前記データコンタクトパッド上の信号が論理ハイである状態で、前記モードコンタクトパッド上の信号を論理ハイに遷移させることに応答して、前記流体吐出ダイの構成レジスタに対する書き込みをイネーブルにすることを含む、方法。
13. 前記モードコンタクトパッド上の信号を論理ローに遷移させ、
    前記モードコンタクトパッド上の論理ロー信号に応答して前記構成レジスタに対する書き込みをディスエーブルにすることを更に含む、請求項１２に記載の方法。
14. 前記構成レジスタが書き込みのためにイネーブルにされた状態で、前記構成レジスタにシリアルデータを書き込むために、前記データコンタクトパッドにシリアルデータを加えることを更に含む、請求項１２又は１３に記載の方法。
15. 前記構成レジスタが書き込みのためにイネーブルにされた状態で、前記流体吐出ダイのクロックコンタクトパッド上のクロック信号と同調して前記データコンタクトパッドにシリアルデータを加えることを更に含む、請求項１４に記載の方法。
16. 流体吐出ダイにアクセスするための方法であって、
    前記流体吐出ダイのデータコンタクトパッド上の信号を論理ハイに設定し、
    前記流体吐出ダイのモードコンタクトパッド上の信号を論理ハイに遷移させ、
    前記モードコンタクトパッド上の信号が論理ハイである状態で、前記データコンタクトパッド上の信号を浮遊させ、
    前記データコンタクトパッド上の信号が浮遊している状態で、前記流体吐出ダイの噴射コンタクトパッド上の信号を論理ハイに遷移させ、
    前記データコンタクトパッド上の信号が浮遊している状態で、前記噴射コンタクトパッド上の信号を論理ハイに遷移させることに応答して、前記流体吐出ダイのステータスレジスタの読み出しをイネーブルにすることを含む、方法。
17. 前記モードコンタクトパッド上の信号を論理ローに遷移させ、
    前記モードコンタクトパッド上の論理ロー信号に応答して、前記ステータスレジスタの読み出しをディスエーブルにすることを更に含む、請求項１６に記載の方法。
18. 前記噴射コンタクトパッド上の信号を論理ローに遷移させ、
    前記噴射コンタクトパッド上の論理ロー信号に応答して、前記ステータスレジスタの読み出しをディスエーブルにすることを更に含む、請求項１６又は１７に記載の方法。
19. 前記ステータスレジスタが読み出しのためにイネーブルにされた状態で、前記ステータスレジスタからシリアルデータを前記データコンタクトパッドに出力することを更に含む、請求項１６～１８の何れか１項に記載の方法。
20. 前記ステータスレジスタが読み出しのためにイネーブルにされた状態で、前記流体吐出ダイのクロック信号パッド上のクロック信号と同調して、前記ステータスレジスタからシリアルデータを前記データコンタクトパッドに出力することを更に含む、請求項１９に記載の方法。

Images