JP2011240516A

JP2011240516A - 素子基板及びプリント配線板

Info

Publication number: JP2011240516A
Application number: JP2010112291A
Authority: JP
Inventors: Kengo Umeda; 謙吾梅田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2010-05-14
Filing date: 2010-05-14
Publication date: 2011-12-01
Anticipated expiration: 2030-05-14
Also published as: US20110279166A1; US8432183B2; JP5743427B2; US20130222451A1; US8770690B2

Abstract

【課題】プリント配線板に設けられた信号線を介して素子基板へ供給される信号の反射の抑制や信号品質の低下の抑制する。
【解決手段】第１端子を含む複数の端子と、複数の端子を介して差動信号を受信するための第１受信回路及び第２受信回路と、第１信号を入力するための第１入力部と第２信号を入力するための第２入力部とを備え、第１信号と第２信号に基づいて駆動素子を駆動する駆動回路と、第１受信回路の出力を第１入力部に接続するとともに第２受信回路の出力を第２入力部に接続する第１の接続状態または、第１受信回路の出力を第２入力部に接続するとともに第２受信回路の出力を第１入力部に接続する第２の接続形態の設定を行う設定回路とを備える。
【選択図】図１

Description

本発明は、差動信号を入力する素子基板及び差動信号線を有したプリント配線板に関する発明である。

特許文献１には、フルライン型の記録ヘッドが開示されている。この記録ヘッドのプリント配線板に複数の記録素子基板が千鳥状に配置されている。

特開２００７−２９６６３８号公報

クロック信号（ＣＬＫ）は、記録素子基板で共通の信号であるため、プリント配線板の配線スペースの観点から１対多接続（マルチドロップ接続）が望まれている。一方で、画像データ信号（ＤＡＴＡ）は各記録素子基板で個別の信号が使用されるために、１対１接続（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ接続）が望まれている。

画像データ信号やクロック信号は、記録動作の高速化や高画質化を達成するために、信号の高周波数化、高速化が進んでいる。このために、信号線の配線において、１対多接続（マルチドロップ接続）を行う際は、良好な波形品質を確保するために、スタブ（分岐配線）をできるたけ短くする必要性がある。しかしながら、記録素子基板が千鳥状に配置される形態では、スタブが長くなる。このために、信号線の実効的な特性インピーダンスが低下するため、信号の反射が起きやすくなり、信号の振幅が小さくなり、信号の波形品質が低下する。

本発明は、上記課題を解決するためにさなれたものであり、信号の波形品質の低下を抑制できる素子基板を提供することを目的とする。

上記課題を解決するために、本発明の素子基板は、第１端子を含む複数の端子と、前記複数の端子を介して差動信号を受信するための第１受信回路及び第２受信回路と、第１信号を入力するための第１入力部と第２信号を入力するための第２入力部とを備え、前記第１信号と前記第２信号に基づいて駆動素子を駆動する駆動回路と、前記第１受信回路の出力を前記第１入力部に接続するとともに前記第２受信回路の出力を前記第２入力部に接続する第１の接続状態と、前記第１受信回路の出力を前記第２入力部に接続するとともに前記第２受信回路の出力を前記第１入力部に接続する第２の接続形態とを、前記第１端子から入力する信号に基づいて定める設定回路とを備えることを特徴とする。

以上のように、本発明の構成によれば、プリント配線板に設けられた信号線を介して素子基板へ供給される信号の反射の抑制や信号品質の低下を抑制できる。

記録素子基板１０１の回路レイアウトを説明する図である。プリント配線板１０３の平面図である。図２の一部を拡大した図である。本発明を適用しなかった場合のプリント配線板の平面図である。信号の振幅のシミュレーション結果を説明する図である。記録ヘッドの分解斜視図である。記録素子基板の説明図である。記録ヘッドと記録媒体８００の搬送方向の関係を示した図である。

（第１の実施形態）
図１（Ａ）は、素子基板として記録素子基板１０１の回路レイアウトを説明する図である。記録素子基板１０１は受信回路３０３、切り替え回路３０５、駆動回路３０４、切り替え制御回路３０６、制御端子３０８、端子（パッド）２０４を備えている。受信回路３０３は、差動信号を受信する回路を２つ（３０３−１、３０３−２）備えている。駆動回路３０４は、クロック信号ＣＬＫ（第１信号）を入力するための第１入力部とデータ信号ＤＡＴＡ（第２信号）を入力するための第２入力部とを備えている。駆動回路３０４は、第１信号と第２信号に基づいて記録素子を駆動する。端子２０４は、矢印Ｂの方向に沿って配置している。

切り替え回路３０５は、第１受信回路３０３−１の出力と、第２受信回路３０３−２の出力を入力する。切り替え回路３０５は、第１受信回路の出力を第１入力部に接続するとともに第２受信回路の出力を第２入力部に接続する第１の接続形態または、第１受信回路の出力を第２入力部に接続するとともに第２受信回路の出力を第１入力部に接続する第２の接続形態の設定をすることができる。切り替え回路３０５は、制御端子３０８から入力した信号に基づいて、第１の接続状態と第２の接続形態の切替えを行うことができる。例えば、制御端子３０８から入力した信号の論理レベルがロウレベルであれば第１の接続形態が定められ、制御端子３０８から入力した信号の論理レベルがハイレベルであれば第２の接続形態が定められる。切り替え回路３０５は、別の表現をするならば、信号接続を定める設定回路である。

図２に、記録素子基板１０１が設けられるプリント配線板１０３の構成を説明する。プリント配線板１０３には６つの記録素子基板１０１が配置される。記録素子基板１０１は、所定方向（矢印Ａ）に沿って領域４０１（第１領域）と領域４０２（第２領域）が割当てられ、図２に示すように複数配置される。また、領域４０１と領域４０２の間に設けられている領域４０３（第３領域）には、クロック信号を供給するための信号線対（第１の差動信号線）３０１が配置されている。この領域４０３において、信号線３０７が分岐している。領域４０１と領域４０２の外側に割当てられた領域４０４（第４領域）には、データ信号を供給するための信号線対（第２の差動信号線）３０２が配置されている。

プリント配線板１０３には、記録素子基板１０１との信号接続のための複数の端子を有する端子列１０７が設けられる。また、プリント配線板１０３には、他の基板との信号の接続を行うために、複数の端子を有する端子列１０８が設けられる。

図３は、図２の一部を拡大した図である。プリント配線板の端子列１０７に含まれる端子は、記録素子基板１０１の端子２０４とワイヤーボンディング３０９によって接続されている。記録素子基板１０１には抵抗３１０により信号線の終端（抵抗３１０を介して信号線をショートさせる）が行われる。図３では１対１接続の信号線対（第２の差動信号線）３０２はそれぞれの記録素子基板１０１内の抵抗３１０で終端が行われている。１対多接続の信号線対（第１の差動信号線）３０１は記録素子基板１０１−６内の終端抵抗３１０にのみ接続され終端が行われている。

図３では、素子基板１０１−２と１０１−４の制御端子３０８には、ハイレベル信号（例えば、電源電圧ＶＤＤ）が供給される。また、素子基板１０１−２と１０１−４の制御端子３０８には、ロウレベル信号（例えばアースＶＳＳ）が供給される。素子基板１０１に制御端子３０８から制御信号が入力されると、切り替え回路３０５は図３に示すような接続形態となる。以上のように素子基板１０１の外部から入力する制御信号を入力して、切り替え回路３０５の接続形態が設定される。

以上のような構成により、各記録素子基板１０１は複数の受信回路を備えている構成において、差動信号線３０１（クロック信号）に近い方の受信回路を接続することができる。例えば、記録素子基板１０１−２の受信回路３０３−２が、差動信号線３０１（クロック信号）と接続している。一方、記録素子基板１０１−３の受信回路３０３−１が、差動信号線３０１（クロック信号）と接続している。これにより、差動信号線３０１のスタブ３０７の長さを抑えることができ、信号の反射の抑制や信号品質の低下の抑制できる。

（第２の実施形態）
図１（Ｂ）は、第２の実施形態を説明する図である。素子基板１０１の切り替え回路３０５、駆動回路３０４等は第１の実施形態と同じであるので、説明は省く。図１（Ｂ）は、図１（Ａ）と端子２０４の配置する位置が異なっており、端子２０４は、矢印Ａの方向に沿って配置している。これにより、図２に示す領域４０３に設けられている差動信号線３０１のスタブ３０７の長さを抑えることができ、信号の反射の抑制や信号品質の低下の抑制できる。

以上は、本発明の実施形態である。次に、本発明を適用しなかった場合のプリント配線板の平面図を図４に示す。図４に示すように、記録素子基板１０１−２、１０１−４の受信回路の位置が、差動信号線３０１から離れているため、記録素子基板１０１−２、１０１−４へ接続するスタブ３０７の長さが、記録素子基板１０１−１、１０１−３、１０１−５へ接続するスタブ３０７より長くなっている。

図５は、転送される信号の振幅のシミュレーション結果を示す。図５（Ａ）は本発明を実施した場合（図２の形態）の信号の振幅である。図５（Ｂ）は本発明を実施しない場合（図４の形態）の信号の振幅である。本発明を実施しなかった場合には最小振幅が７７ｍＶである（図５（Ｂ））のに対して、本発明を実施した場合には１７７ｍＶである（図５（Ａ））。信号の振幅差が１００ｍＶ程度あることが分かる。即ち、本発明の実施することで、信号品質が大幅に改善され、データ転送エラーの抑制が実現できる。

（記録ヘッドの説明）
デバイスの一例として、記録ヘッドを説明する。図６は、記録ヘッドの分解斜視図である。記録ヘッド１００は記録素子基板１０１、支持部材１０２、プリント配線板１０３、インク供給部材１０４等を備えている。図６では記録素子基板１０１が６個千鳥状に配置されている。なお、搭載する記録素子基板１０１の数を増やすことでさらに印字幅の大きな記録ヘッドとすることが可能である。

記録素子基板１０１はインクを吐出するためのデバイスであり、図２に示すように、厚さ０．０５〜０．６２５ｍｍのＳｉ基板２０１に長溝状のインク供給口２０２がウェットエッチングやドライエッチング等によって高精度に形成されている。

Ｓｉ基板２０１の表面には、インク供給口２０２を挟んで記録素子である複数のヒータ２０３と、所定位置のヒータ２０３を所定時間駆動するための駆動回路が成膜技術によって形成され、記録素子基板１０１の長手方向両端部には、プリント配線板１０３と電気的に接続するための端子２０４が形成されている。また、Ｓｉ基板２０１の上には樹脂材料でできた吐出口形成部材２０５が形成され、ヒータ２０３に対応する複数の吐出口２０６と、それに連通するインク貯蔵室２０７がフォトリソ技術によって形成されている。

支持部材１０２は、記録素子基板１０１を支持固定するための部材であり、例えば、厚さ０．５〜１０ｍｍのアルミナ（Ａｌ２０３）で形成されている。なお、支持部材１０２の材料はアルミナに限られることはなく、記録素子基板１０１と同等の線膨張率を有し、剛性の高い材料で形成されていても良い。これらの材料としては、例えば、シリコン（Ｓｉ）、窒化アルミニウム（ＡｌＮ）、ジルコニア、窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などが挙げられる。

支持部材１０２には記録素子基板１０１のインク供給口２０２に対応する位置にインク供給口１０５が形成されており、記録素子基板１０１が第１の接着剤によって支持部材１０２に位置精度良く接着固定される。

プリント配線板１０３は、記録素子基板１０１に対して、インクを吐出するための電気信号および電源電圧を伝送、供給するための部材であり、例えば、基材の両面に配線が形成され、表層が保護フィルムで覆われた二層構造のフレキシブル基板が使用されている。

プリント配線板１０３は、図６に示すように記録素子基板１０１を実装するための開口部１０６が形成されており、記録素子基板１０１の入力端子２０４に対応する端子１０７と、記録装置本体からの電気信号を受け取るための端子１０８（例えばコネクタ）を有している。

プリント配線板１０３は、支持部材１０２の記録素子基板１０１が接着される面と同一面に、第２の接着剤によって接着固定される。また、開口部１０６と記録素子基板１０１の隙間は封止剤で封止されている。また、プリント配線板１０３の端子１０７と記録素子基板１０１の入力端子２０４とが、金ワイヤーを用いたワイヤーボンディング技術等によって電気的に接続され、電気接続部は封止剤で封止される。また、プリント配線板１０３は本体との電気接続を容易に行えるよう、支持部材１０２の両側面で折り曲げられ、固定される。

インク供給部材１０４は、インクタンクから記録素子基板１０１にインクを供給するための部品であり、例えば、樹脂材料を用いた射出成形によって形成されている。インク供給部材１０４には、複数の記録素子基板１０１にインクを供給するインク貯蔵室１０９が形成されている。インク貯蔵室１０９には、インクタンクからインク供給チューブを介し、開口部１１０からインクが導入される。インク供給部材１０４は支持部材１０２と接合される。

（記録素子基板の説明）
素子基板１０１の例として、駆動素子として記録素子を駆動する記録素子基板を説明する。図７は、記録素子基板１０１の説明図である。図７（ａ）に示すように、記録素子基板１０１の長手方向両端部には、プリント配線板１０３と電気的に接続するための端子７０４が形成されている。また、複数の吐出口を備える吐出口列が２つ形成されている。図７（ｂ）は、記録素子基板１０１の断面図である。厚さ０．０５〜０．６２５ｍｍのＳｉ基板７０１に長溝状のインク供給口７０２がウェットエッチングやドライエッチング等によって高精度に形成されている。Ｓｉ基板７０１の表面には、記録素子である複数のヒータ（記録素子）７０３とヒータ７０３を駆動するための駆動回路が成膜技術によって形成されている。また、Ｓｉ基板７０１の上には樹脂材料でできた吐出口形成部材７０５が形成され、ヒータ７０３に対応する複数の吐出口７０６と、それに連通するインク貯蔵室７０７がフォトリソ技術によって形成されている。

（記録装置の説明）
図８は、記録ヘッドと記録媒体８００の搬送方向の関係を示した図であり、記録媒体８００の裏面側から見た図である。記録動作を行う際には、記録ヘッドは記録装置において固定されており、記録媒体８００が搬送され、記録素子基板１０１上の複数の吐出口２０６からインクが吐出され、記録媒体８００に画像が形成される。記録装置は、記録媒体８００を搬送するための搬送手段を備えている。

（その他の実施形態）
以上、第１、第２の実施形態について説明したが、上述の形態に限定するものではない。例えば、プリント配線板１０３に設けられる素子基板の数は６つであったが、この数に限定するものではなく、４あるいは８、１０等でも構わない。また、駆動素子として、ＬＥＤやダイオード等の発光素子やＣＭＯＳセンサ等のセンサ素子等でも構わない。また、デバイスの例として、原稿の画像の読取を行う読取読取ユニットや画像を表示する表示ユニット等に適用できる。

また、受信回路で受信する信号として、クロック信号やデータ信号に限定することなく、他の制御信号であっても構わない。

１０１素子基板
１０３プリント配線板

Claims

複数の端子と、
前記複数の端子に含まれる端子を介して差動信号を受信するための第１受信回路及び第２受信回路と、
第１信号を入力するための第１入力部と第２信号を入力するための第２入力部とを備え、前記第１信号と前記第２信号に基づいて駆動素子を駆動する駆動回路と、
前記第１受信回路の出力を前記第１入力部に接続するとともに前記第２受信回路の出力を前記第２入力部に接続する第１の接続状態と、前記第１受信回路の出力を前記第２入力部に接続するとともに前記第２受信回路の出力を前記第１入力部に接続する第２の接続形態とを、外部から入力する信号に基づいて定める設定回路とを備えることを特徴とする素子基板。
前記第１信号はクロック信号であり、前記第２信号はデータ信号であることを特徴とする請求項１に記載の素子基板。
前記駆動素子は記録素子であることを特徴とする請求項１または請求項２に記載の素子基板。
請求項１に記載の素子基板を所定方向に沿ってそれぞれ複数配置する第１領域及び第２領域が割当てられ、
前記第１領域と前記第２領域の間の前記所定方向に沿った第３領域に、第１の差動信号線が配置され、
前記第１領域と前記第２領域に対して外側の領域に割当てられた第４領域に、第２の差動信号線が配置され、
前記第１及び第２の差動信号線とそれぞれ接続する端子を備えることを特徴とするプリント配線板。