JP2010010427A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010010427A JP2010010427A JP2008168459A JP2008168459A JP2010010427A JP 2010010427 A JP2010010427 A JP 2010010427A JP 2008168459 A JP2008168459 A JP 2008168459A JP 2008168459 A JP2008168459 A JP 2008168459A JP 2010010427 A JP2010010427 A JP 2010010427A
- Authority
- JP
- Japan
- Prior art keywords
- external terminals
- data
- semiconductor device
- assignment
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】特性劣化を生ずることなく、半導体装置における外部端子の割り当て変更を可能とする。
【解決手段】マイクロコンピュータ(40)は、複数の外部端子(51−1,51−2,52−1,52−2,53−1,53−2)と、上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部(11,12)と、上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部(13)とを含む。このとき、上記データ系機能部及び上記クロック系機能部に対する上記外部端子の割り当ての変更を可能とする端子割り当て変更回路(21〜23)を設ける。互いに端子割り当て仕様が異なる半導体装置間で、外部端子の配列順番を整合させることができるので、特性劣化を生ずることはない。
【選択図】図1
【解決手段】マイクロコンピュータ(40)は、複数の外部端子(51−1,51−2,52−1,52−2,53−1,53−2)と、上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部(11,12)と、上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部(13)とを含む。このとき、上記データ系機能部及び上記クロック系機能部に対する上記外部端子の割り当ての変更を可能とする端子割り当て変更回路(21〜23)を設ける。互いに端子割り当て仕様が異なる半導体装置間で、外部端子の配列順番を整合させることができるので、特性劣化を生ずることはない。
【選択図】図1
Description
本発明は、半導体装置、さらにはそれにおける複数の外部端子の機能割り当て変更技術に関する。
複数の半導体装置間で例えば差動高速シリアル信号を通信する場合、当該半導体装置間の接続部周辺の回路や伝送路の特性が重要とされ、配線の交差などがないように半導体装置におけるの端子位置をあわせておく必要がある。半導体装置間で配線の交差などが生じた場合、伝送路の特性悪化により、差動高速シリアル信号のやり取りが不可能になる虞があるためである。
シリアル伝送制御装置、コンピュータシステム、および、シリアル伝送制御方法に関する従来技術として、例えば特許文献1を挙げることができる。
上記のように、半導体装置における外部端子毎に信号データの割り当てや、必要機能が異なる場合、接続先と端子順番をあわせておかないと、インピーダンス不整合による波形品質の低下やEMI(電磁気妨害)の増大などの特性劣化が生じる。半導体装置間の接続部周辺の内部回路や伝送路で信号の順番を入れ替えることは特性上困難なため、通常はそれぞれの端子機能はひとつに決まってしまう。
このため、互いに端子割り当て仕様が異なる半導体装置間で、高速シリアル通信の必要性を生じた場合には、特性劣化を生ずることなく複数の接続先と接続することは困難とされている。
また、半導体装置のパッケージでの実装方法(Face-Up/Face-Down)が変わると、外部端子の接続順番が入れ替わるため、端子の配列順番が整合しなくなることから、半導体チップの作り替え作り替えが必要になる。このことは、半導体装置の製造コストの低下を阻害する。
尚、特許文献1によれば、差動信号対を利用した端子の配置変更が可能とされるが、上記課題を解決するものではない。
本発明の目的は、特性劣化を生ずることなく、半導体装置における外部端子の割り当て変更を可能とする技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、マイクロコンピュータは、それぞれ外部との間で信号の入出力を可能とする複数の外部端子と、上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部と、上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部とを含む。このとき、上記データ系機能部及び上記クロック系機能部に対する上記外部端子の割り当ての変更を可能とする端子割り当て変更回路を設ける。互いに端子割り当て仕様が異なる半導体装置間で、外部端子の配列順番を整合させることができるので、特性劣化を生ずることはない。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、特性劣化を生ずることなく、半導体装置における外部端子の割り当て変更を可能とする技術を提供することができる。
1.代表的な実施の形態
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕本発明の代表的な実施の形態に係るマイクロコンピュータ(40)は、それぞれ外部との間で信号の入出力を可能とする複数の外部端子(51−1,51−2,52−1,52−2,53−1,53−2)と、上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部(11,12)と、上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部(13)とを含む。このとき、上記データ系機能部及び上記クロック系機能部に対する上記外部端子の割り当ての変更を可能とする端子割り当て変更回路(21〜23)を設ける。上記端子割り当て変更回路は、上記データ系機能部及び上記クロック系機能部に対する上記外部端子の割り当ての変更を可能とする。上記の構成によれば、互いに端子割り当て仕様が異なる半導体装置間で、外部端子の配列順番を整合させることができるので、特性劣化を生ずることはない。
〔2〕上記〔1〕において、上記半導体装置に、CPU(111)と、上記CPUによってアクセス可能なレジスタ113とを設ける。このとき、上記端子割り当て変更回路は、上記レジスタの設定情報に応じて上記外部端子の割り当てを変更するように構成することができる。
〔3〕上記〔1〕又は〔2〕において、上記端子割り当て変更回路は、それぞれ上記複数の外部端子に通ずる複数の信号伝達経路を選択的に上記データ系機能部に結合可能な第1経路選択回路(21,22)と、それぞれ上記複数の外部端子に通ずる複数の信号伝達経路を選択的に上記クロック系機能部に結合可能な第2経路選択回路(23)とを含んで構成することができる。
〔4〕上記〔1〕乃至〔3〕において、上記外部端子を、送信系と受信系とに切り替え可能な送受信回路(41〜43)を設けることができる。
〔5〕上記〔1〕乃至〔4〕において、上記外部端子について、相補レベルにおけるポジティブとネガティブとの端子割り当てを変更可能なポジティブ・ネガティブ選択回路(31〜33)を設けることができる。
2.実施の形態の説明
次に、実施の形態について更に詳述する。
次に、実施の形態について更に詳述する。
<実施の形態1>
図4には、本発明にかかる半導体装置の一例とされるマイクロコンピュータ(マイクロプロセッサ、データプロセッサ、あるいはデータ処理装置などと称されることもある)が示される。図4に示されるマイクロコンピュータ40は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成され、ユーザシステムにおいて、通信相手である他の半導体装置45との間で差動高速シリアル通信が可能に結合される。マイクロコンピュータ40は、特に制限されないが、予め設定されたプログラムに従って所定の演算処理を実行可能なCPU(中央処理装置)111、バス112を介して上記CPU111によってアクセス可能なレジスタ113、及び外部端子51−1,51−2,52−1,52−2,53−1,53−2を介して他の半導体装置45との間で各種信号のやり取りを可能とする入出力回路44を含む。上記半導体装置45は外部端子46−1,46−2,47−1,47−2,48−1,48−2を含む。上記マイクロコンピュータ40の外部端子51−1,51−2,52−1,52−2,53−1,53−2と、上記半導体装置45の外部端子46−1,46−2,47−1,47−2,48−1,48−2とは、それぞれ専用の信号伝送路によって結合される。上記マイクロコンピュータ40における外部端子51−1,51−2,52−1,52−2,53−1,53−2は、上記半導体装置45の外部端子46−1,46−2,47−1,47−2,48−1,48−2の配列に応じて、機能変更が可能とされる。その外部端子の機能割り当ては、レジスタ113に設定された情報に従って入出力回路44によって変更可能とされる。
図4には、本発明にかかる半導体装置の一例とされるマイクロコンピュータ(マイクロプロセッサ、データプロセッサ、あるいはデータ処理装置などと称されることもある)が示される。図4に示されるマイクロコンピュータ40は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成され、ユーザシステムにおいて、通信相手である他の半導体装置45との間で差動高速シリアル通信が可能に結合される。マイクロコンピュータ40は、特に制限されないが、予め設定されたプログラムに従って所定の演算処理を実行可能なCPU(中央処理装置)111、バス112を介して上記CPU111によってアクセス可能なレジスタ113、及び外部端子51−1,51−2,52−1,52−2,53−1,53−2を介して他の半導体装置45との間で各種信号のやり取りを可能とする入出力回路44を含む。上記半導体装置45は外部端子46−1,46−2,47−1,47−2,48−1,48−2を含む。上記マイクロコンピュータ40の外部端子51−1,51−2,52−1,52−2,53−1,53−2と、上記半導体装置45の外部端子46−1,46−2,47−1,47−2,48−1,48−2とは、それぞれ専用の信号伝送路によって結合される。上記マイクロコンピュータ40における外部端子51−1,51−2,52−1,52−2,53−1,53−2は、上記半導体装置45の外部端子46−1,46−2,47−1,47−2,48−1,48−2の配列に応じて、機能変更が可能とされる。その外部端子の機能割り当ては、レジスタ113に設定された情報に従って入出力回路44によって変更可能とされる。
図1には、上記入出力回路44の構成例が示される。
上記入出力回路44は、データA/B及びクロック選択回路21〜26、P/N(ポジティブ・ネガティブ)選択回路31〜33、及び送受信アナログ回路41〜43を含んで成る。送受信アナログ回路41〜43は送信回路や受信回路を含んで成る。
図1において、データA用機能部11やデータB用機能部12、クロック用機能部13、データA制御部14、データB制御部15、クロック制御部16は、マイクロコンピュータ40内の各種機能の一例である。データA用機能部11やデータB用機能部12は、データ系機能部の一例とされる。データA用機能部11は、外部端子を介して入力又は出力されるデータAを取り扱う回路とされ、データB用機能部11は、外部端子を介して入力又は出力されるデータBを取り扱う回路とされる。クロック用機能部13は、外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部の一例とされ、例えばクロック信号を生成するクロック生成回路とされる。データA制御部14は、データAの入力又は出力を制御する。データB制御部14は、データBの入力又は出力を制御する。クロック制御部16はクロック信号の入力又は出力を制御する。
データA/B及びクロック選択回路21〜23は、信号伝送路の選択機能を有し、データA用機能部11やデータB用機能部12、クロック用機能部13に対する外部端子51−1,51−2,52−1,52−2,53−1,53−2の割り当てを変更する機能を有する。つまり、データA用機能部11に、外部端子51−1,51−2,52−1,52−2,53−1,53−2を選択的に割り当てることができる。また、データB用機能部11に、外部端子51−1,51−2,52−1,52−2,53−1,53−2を選択的に割り当てることができる。さらに、クロック用機能部13に、外部端子51−1,51−2,52−1,52−2,53−1,53−2を選択的に割り当てることができる。このような意味で、データA/B及びクロック選択回路21〜23を、端子割り当て変更回路と称する。この端子割り当て変更回路(データA/B及びクロック選択回路21〜23)の選択動作は、マイクロコンピュータ40内のレジスタ113から出力される制御信号CNT2によって決定される。
P/N選択回路31〜33は、上記外部端子51−1,51−2,52−1,52−2,53−1,53−2について、相補レベルにおけるポジティブとネガティブとの端子割り当ての変更を可能とする。例えば外部端子51−1,51−2によって、相補レベルの信号の入出力を可能とする外部端子対とされるとき、P/N選択回路31によって、外部端子51−1をポジティブとし、外部端子51−2をネガティブに設定することができ、その逆に外部端子51−1をネガティブとし、外部端子51−2をポジティブに設定することができる。このことは他の外部端子について同様である。P/N選択回路31〜33の選択動作は、マイクロコンピュータ40内のレジスタ113から出力される制御信号CNT1によって決定される。
データA/B及びクロック選択回路24〜26は、上記データA制御部14、データB制御部、及びクロック制御部16の制御信号の供給先を送受信アナログ回路41〜43の何れかに選択する機能を有する。この選択動作は、マイクロコンピュータ40内のレジスタ113から出力される制御信号CNT3によって決定される。
送受信アナログ回路41〜43は、外部端子を介して信号の送信を行う送信系と、外部端子を介して信号の受信を行う受信系とに切り替えることができる。この切替は、データA/B及びクロック選択回路24〜26を介して選択的に伝達された制御信号によって行われる。
次に、上記の構成の動作について説明する。
マイクロコンピュータ40の接続先である半導体装置45が、図2に示されるような端子配列とされる場合の入出力回路44内の状態は以下の通りである。
半導体装置45において、外部端子46−1がデータA(ポジティブ)に割り当てられ、外部端子46−2がデータA(ネガティブ)に割り当てられる。また、外部端子47−1がデータB(ポジティブ)に割り当てられ、外部端子47−2がデータB(ネガティブ)に割り当てられる。さらに、外部端子48−1がクロック(ポジティブ)に割り当てられ、外部端子48−2がクロック(ネガティブ)に割り当てられる。かかる場合には、データA/B及びクロック選択回路21〜26、P/N(ポジティブ・ネガティブ)選択回路31〜33での選択動作により、マイクロコンピュータ4における外部端子51−1,51−2,52−1,52−2,53−1,53−2の割り当てが、図2に示されるように、上記半導体装置45における外部端子の割り当てに対応するように設定される。
マイクロコンピュータ40の接続先である半導体装置45が、図3に示されるような端子配列とされる場合の入出力回路44内の状態は以下の通りである。
半導体装置45において、外部端子46−1がデータA(ポジティブ)に割り当てられ、外部端子46−2がデータA(ネガティブ)に割り当てられる。また、外部端子47−1がクロック(ネガティブ)に割り当てられ、外部端子47−2がクロック(ポジティブ)に割り当てられる。さらに、外部端子48−1がデータB(ポジティブ)に割り当てられ、外部端子48−2がデータB(ネガティブ)に割り当てられる。かかる場合には、データA/B及びクロック選択回路21〜26、P/N(ポジティブ・ネガティブ)選択回路31〜33での選択動作により、マイクロコンピュータ4における外部端子51−1,51−2,52−1,52−2,53−1,53−2の割り当てが、図3に示されるように、上記半導体装置45における外部端子の割り当てに対応するように設定される。
この実施の形態1によれば、以下の作用効果を得ることができる。
(1)マイクロコンピュータ40は、ユーザシステムにおいて、データA/B及びクロック選択回路21〜26、P/N(ポジティブ・ネガティブ)選択回路31〜33での選択動作により、マイクロコンピュータ4における外部端子51−1,51−2,52−1,52−2,53−1,53−2の割り当てを、半導体装置45における外部端子の割り当てに対応するように変更することができる。
(2)上記(1)の作用効果により、ユーザシステムにおいて、端子配列順番の不整合に起因する特性劣化を回避することができる。また、端子配列順番の不整合に起因して半導体チップの作り替えを行わずに済む。
<実施の形態2>
マイクロコンピュータ40が、図5に示されるようにパッケージに対してチップ上面(Face−Up)となるように実装される場合と、図6に示されるようにパッケージに対してチップ下面(Face−Down)となるように実装される場合とでは、外部端子の配列順が異なる。このため、図5に示されるようにパッケージに対してチップ上面(Face−Up)となるように実装されたマイクロコンピュータ40を搭載するように設計されたユーザシステムにおいては、図6に示されるようにパッケージに対してチップ下面(Face−Down)となるように実装されたマイクロコンピュータ40を搭載することはできない。しかし、マイクロコンピュータ40の内部構成を図1に示されるのと同様にして外部端子の機能割り当ての変更を行うことで、図5に示されるようにパッケージに対してチップ上面(Face−Up)となるように実装されたマイクロコンピュータ40を搭載するように設計されたユーザシステムにおいて、図6に示されるようにパッケージに対してチップ下面(Face−Down)となるように実装されたマイクロコンピュータ40を搭載することができるようになる。
マイクロコンピュータ40が、図5に示されるようにパッケージに対してチップ上面(Face−Up)となるように実装される場合と、図6に示されるようにパッケージに対してチップ下面(Face−Down)となるように実装される場合とでは、外部端子の配列順が異なる。このため、図5に示されるようにパッケージに対してチップ上面(Face−Up)となるように実装されたマイクロコンピュータ40を搭載するように設計されたユーザシステムにおいては、図6に示されるようにパッケージに対してチップ下面(Face−Down)となるように実装されたマイクロコンピュータ40を搭載することはできない。しかし、マイクロコンピュータ40の内部構成を図1に示されるのと同様にして外部端子の機能割り当ての変更を行うことで、図5に示されるようにパッケージに対してチップ上面(Face−Up)となるように実装されたマイクロコンピュータ40を搭載するように設計されたユーザシステムにおいて、図6に示されるようにパッケージに対してチップ下面(Face−Down)となるように実装されたマイクロコンピュータ40を搭載することができるようになる。
<実施の形態3>
図7には、別の構成例が示される。
図7には、別の構成例が示される。
図7に示されるように、半導体装置に含まれる送信回路73が相補レベルの信号を外部端子74,75を介して送信するように構成されている場合、上記送信回路73の前段に、レジスタ113などに設定された制御信号CNT1により動作制御されるP/N(ポジティブ・ネガティブ)選択回路72を設ける。入力信号IN1と、それがインバータ71で論理反転された信号IN2とがP/N選択回路72に入力され、このP/N選択回路72の出力信号OUT1,OUT2が送信回路73の入力端子に伝達される。出力端子74,75を介して出力される信号のポジティブ、ネガティブの関係は、P/N選択回路72によって変更することができる。差動高速シリアル通信においては、送信回路73の出力側で、出力信号のポジティブ、ネガティブの関係を変更するのは特性劣化を招く。これに対して、P/N選択回路72によって出力信号のポジティブ、ネガティブの関係を変更するようにすれば、差動高速シリアル通信における特性劣化を防ぐことなく、外部端子74,75の割り当てを変更することができる。
また、図8に示されるように、半導体装置において、ドライバ83及び送信回路84を介して外部端子87,88を介して相補レベルの信号を送信する第1送信部と、ドライバ85及び送信回路86を介して外部端子89,90を介して相補レベルの信号を送信する第2送信部とが設けられる場合に、A/B選択回路81,82を設けることで、送信データの入れ替えを行うことができる。A/B選択回路81は、AデータとBデータとを選択的にドライバ83に伝達することができ、A/B選択回路82は、AデータとBデータとを選択的にドライバ85に伝達することができる。A/B選択回路81,82は、レジスタ113などに設定された制御信号CNT2により動作制御される。かかる構成により、差動高速シリアル通信における特性劣化を伴うことなく、外部端子87,88,89,90の割り当てを変更することができる。
<実施の形態4>
図9に示されるように、外部端子93,94を介して相補レベルの信号が受信回路92によって取り込まれる場合に、受信回路92の後段にP/N(ポジティブ・ネガティブ)選択回路91を設け、このP/N選択回路91により、受信信号のポジティブ、ネガティブの関係を変更することができるので、入力端子93,94の割り当てを変更することができる。
図9に示されるように、外部端子93,94を介して相補レベルの信号が受信回路92によって取り込まれる場合に、受信回路92の後段にP/N(ポジティブ・ネガティブ)選択回路91を設け、このP/N選択回路91により、受信信号のポジティブ、ネガティブの関係を変更することができるので、入力端子93,94の割り当てを変更することができる。
また、図10に示されるように、外部端子107,108を介して相補レベルの信号が受信回路105によって取り込まれ、バッファ103によってバッファリングされ、外部端子109,110を介して相補レベルの信号が受信回路106によって取り込まれ、バッファ104によってバッファリングされる場合において、Aデータ、Bデータの振り分けを可能とするA/B選択回路101,102を設ける。A/B選択回路101,102は、レジスタ113などに設定された制御信号CNT2により動作制御される。A/B選択回路101,102によってAデータ、Bデータの振り分けが行われることで、入力端子107〜110の割り当てを変更することができる。
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロコンピュータに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体装置に適用することができる。
11 データA機能部
12 データB機能部
13 クロック用機能部
21〜26 データA/B及びクロック選択回路
31〜33 P/N選択回路
40 マイクロコンピュータ
41〜43 送受信アナログ回路
51−1,51−2,52−1,52−2,53−1,53−2 外部端子
12 データB機能部
13 クロック用機能部
21〜26 データA/B及びクロック選択回路
31〜33 P/N選択回路
40 マイクロコンピュータ
41〜43 送受信アナログ回路
51−1,51−2,52−1,52−2,53−1,53−2 外部端子
Claims (5)
- それぞれ外部との間で信号の入出力を可能とする複数の外部端子と、
上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部と、
上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部と、を含む半導体装置であって、
上記データ系機能部及び上記クロック系機能部に対する上記外部端子の割り当ての変更を可能とする端子割り当て変更回路を含むことを特徴とする半導体装置。 - 上記半導体装置は、CPUと、上記CPUによってアクセス可能なレジスタとを含み、
上記端子割り当て変更回路は、上記レジスタの設定情報に応じて上記外部端子の割り当てを変更する請求項1記載の半導体装置。 - 上記端子割り当て変更回路は、それぞれ上記複数の外部端子に通ずる複数の信号伝達経路を選択的に上記データ系機能部に結合可能な第1経路選択回路と、
それぞれ上記複数の外部端子に通ずる複数の信号伝達経路を選択的に上記クロック系機能部に結合可能な第2経路選択回路と、を含む請求項1又は2に記載の半導体装置。 - 上記外部端子を、送信系と受信系とに切り替え可能な送受信回路を含む請求項1乃至3の何れか1項に記載の半導体装置。
- 上記外部端子について、相補レベルにおけるポジティブとネガティブとの端子割り当てを変更可能なポジティブ・ネガティブ選択回路を含む請求項1乃至4の何れか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168459A JP2010010427A (ja) | 2008-06-27 | 2008-06-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008168459A JP2010010427A (ja) | 2008-06-27 | 2008-06-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010427A true JP2010010427A (ja) | 2010-01-14 |
Family
ID=41590558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008168459A Withdrawn JP2010010427A (ja) | 2008-06-27 | 2008-06-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010427A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011240516A (ja) * | 2010-05-14 | 2011-12-01 | Canon Inc | 素子基板及びプリント配線板 |
JP2012109500A (ja) * | 2010-11-19 | 2012-06-07 | Renesas Electronics Corp | 半導体装置 |
JP2015526905A (ja) * | 2012-08-16 | 2015-09-10 | ザイリンクス インコーポレイテッドXilinx Incorporated | マルチダイ集積回路に使用するための柔軟なサイズのダイ |
-
2008
- 2008-06-27 JP JP2008168459A patent/JP2010010427A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011240516A (ja) * | 2010-05-14 | 2011-12-01 | Canon Inc | 素子基板及びプリント配線板 |
US8770690B2 (en) | 2010-05-14 | 2014-07-08 | Canon Kabushiki Kaisha | Element substrate and printed wiring board |
JP2012109500A (ja) * | 2010-11-19 | 2012-06-07 | Renesas Electronics Corp | 半導体装置 |
JP2015526905A (ja) * | 2012-08-16 | 2015-09-10 | ザイリンクス インコーポレイテッドXilinx Incorporated | マルチダイ集積回路に使用するための柔軟なサイズのダイ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514155B (zh) | 微處理器以及多核心晶片之核心間通訊方法 | |
US20070239919A1 (en) | Communication control semiconductor device and interface system | |
JP2016004327A (ja) | 伝送装置 | |
TW201413689A (zh) | 顯示驅動架構及其訊號傳遞方法、顯示裝置及其製造方法 | |
JP2010010427A (ja) | 半導体装置 | |
JP2007123336A (ja) | 半導体集積回路のクロック構成方法およびそのプログラム | |
US8242802B2 (en) | Location-based bus termination for multi-core processors | |
US20100262729A1 (en) | Configurable bus termination for multi-core/multi-package processor configurations | |
US20080126619A1 (en) | Multiple bus interface control using a single controller | |
US8032332B2 (en) | Semiconductor inspecting apparatus | |
US10855278B1 (en) | IC layout tiles with internal channel for signal distribution | |
JP2006020264A (ja) | 非同期回路設計に使用可能なプログラマブルロジックブロック | |
JP2009164263A (ja) | 配線モジュール及び半導体集積回路装置 | |
KR20070035265A (ko) | I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치 | |
US7767492B1 (en) | Location-based bus termination for multi-core/multi-package processor configurations | |
WO2021229716A1 (ja) | インターフェース回路及びインターフェース装置 | |
JP7091456B2 (ja) | 車載電子制御装置 | |
TWI436224B (zh) | 致能與提供一匯流排上之一多核心環境的裝置與方法 | |
JP2005276033A (ja) | マルチプロセッサモジュール | |
TWI459522B (zh) | 電路裝置 | |
JPH06310656A (ja) | 半導体集積回路 | |
TW530525B (en) | Method of disposing buffer and its chip | |
JP2004282204A (ja) | 通信モジュール及びトランシーバ集積回路 | |
JP2004119921A (ja) | 半導体集積回路 | |
WO2009157134A1 (ja) | 半導体集積回路およびi/oドライブ能力調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |