JP2005129710A - ヒートシンク、その製造方法および半導体装置 - Google Patents
ヒートシンク、その製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2005129710A JP2005129710A JP2003363416A JP2003363416A JP2005129710A JP 2005129710 A JP2005129710 A JP 2005129710A JP 2003363416 A JP2003363416 A JP 2003363416A JP 2003363416 A JP2003363416 A JP 2003363416A JP 2005129710 A JP2005129710 A JP 2005129710A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat sink
- thin film
- surface layer
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 電気絶縁性を有し、熱伝導率の高いヒートシンクを安価に提供する。
【解決手段】 本発明のヒートシンクは、電子部品の放熱のために装着するヒートシンクであって、単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成することを特徴とする。かかるヒートシンクにあっては、基板上に形成された薄膜および/または基板が電極を有する態様、また接合による電位障壁を2以上有する態様が好ましい。
【選択図】 図1
【解決手段】 本発明のヒートシンクは、電子部品の放熱のために装着するヒートシンクであって、単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成することを特徴とする。かかるヒートシンクにあっては、基板上に形成された薄膜および/または基板が電極を有する態様、また接合による電位障壁を2以上有する態様が好ましい。
【選択図】 図1
Description
本発明は、電気絶縁性を有し、熱伝導率の高いヒートシンク、その製造方法およびかかるヒートシンクを備える半導体装置に関する。
半導体レーザ、電力コントロール用半導体装置または電界効果型半導体装置などでは、半導体素子の発熱により、半導体の素子機能が低下するのを避けるために、放熱体であるヒートシンクを用いる。ヒートシンクは、半導体素子に装着して、半導体素子の熱を熱伝導の作用により除去する。
代表的なヒートシンクには、たとえば、アルミナ基板の表面に、同時焼成などにより厚膜メタライズしたものを絶縁放熱板とし、CuまたはAlなどの金属からなるヒートシンクを、この絶縁放熱板上にハンダ付けした後、半導体素子を搭載する面に、銅製のヒートスプレッダをハンダ付けしたものがある(特許文献1参照)。
また、半導体素子とヒートシンクとの熱膨張係数の差が、半導体素子に歪みをもたらし、半導体素子に対し電気特性の劣化または信頼性の低下などの悪影響を与える場合がある。このような場合には、ヒートシンク上に、半導体素子を構成する材料と比較的熱膨張係数が近い材料からなるサブマウントを配置し、その上にハンダ材料を介して半導体素子を搭載し固着する方法がある。
サブマウント材料としては、たとえば、CuWなどが用いられているが、近年、半導体素子の小型化、高集積化および大容量化が進み、半導体素子の単位面積当たりの発熱量が増加し、CuWなどからなるサブマウントでは、熱により誘発される半導体素子の歪みを十分に抑制することが困難となっている。かかる問題を解消するため、サブマウント材料として、熱膨張係数が小さいSiCを用いる技術が紹介されている(特許文献2参照)。
SiC単結晶は、熱伝導率が、490W/mKであり、金属、セラミックスなどのほとんどの材料の熱伝導率が300W/mK程度であるから、SiC単結晶は優れた熱伝導率を有している。熱伝導率が490W/mKを凌ぐ材料としては、ダイヤモンドまたはダイヤモンド構造のc−BNなどしかない。
特開平7−309688号公報
特開2003−78084号公報
多くの半導体装置において、ヒートシンクには、熱良導性と電気絶縁性が要求される。単結晶SiCは、窒素(N)が添加されたn型半導体基板の方が、熱伝導の温度依存性が小さく、ヒートシンク材料としては好適である。さらに、絶縁性SiCと比較して、作製しやすく、安価であるというメリットもあるが、一般に導電型基板であるため、電気絶縁性の確保が必要な場合がある。
本発明の課題は、電気絶縁性を有し、熱伝導率の高いヒートシンクを安価に提供することにある。
本発明のヒートシンクは、電子部品の放熱のために装着するヒートシンクであって、単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成することを特徴とする。
かかるヒートシンクは、基板上に形成された薄膜および/または基板上に電極を有する態様、接合による電位障壁を2以上有する態様、基板上に形成された薄膜が金属膜である態様、また、基板上に形成された電気絶縁膜の上に金属膜などの電極を有する態様が好ましい。さらに、第一導電型の基板上に形成された薄膜が第二導電型エピタキシャル成長膜であり、第二導電型エピタキシャル成長膜は、表層部に不純物の高濃度領域を有する態様が好ましい。また、第一導電型の基板上に形成された薄膜が、第一導電型エピタキシャル成長膜と第二導電型エピタキシャル成長膜との少なくとも1の接合、および/または、第一導電型エピタキシャル成長膜もしくは第二導電型エピタキシャル成長膜と、金属膜との少なくとも1の接合を有する態様が好ましい。一方、第一導電型の基板上に形成された薄膜が、第一導電型エピタキシャル成長膜と、第一導電型エピタキシャル成長膜上に形成された金属膜とを有する態様も好ましい。かかるヒートシンクにあっては、絶縁破壊強さが2×10V以上であるものが好適である。
本発明のヒートシンクの製造方法は、単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが接合による電位障壁を構成するヒートシンクの製造方法であって、基板の表層部が、基板への不純物の注入または拡散により形成されることを特徴とする。また、本発明のヒートシンクの製造方法の他の態様は、単結晶SiCからなる第1導電型の基板を有し、基板上に形成された薄膜と基板とが接合による電位障壁を構成し、薄膜が第二導電型エピタキシャル成長膜であり、エピタキシャル成長膜は、表層部に不純物の高濃度領域を有するヒートシンクの製造方法であって、不純物の高濃度領域が、エピタキシャル成長時における不純物の添加、またはエピタキシャル成長後の薄膜への不純物の注入もしくは拡散により形成されることを特徴とする。
本発明のヒートシンクは、ジャンクションダウン方式の接合を形成してなる半導体レーザ、電力コントロール用半導体装置、またはフリップチップ型のマウントを形成し、絶縁を形成してなる電界効果型半導体装置用のヒートシンクとして好適である。また、本発明のヒートシンク上に、トランジスタと、サイリスタと、ダイオードと、抵抗と、コンデンサと、コイル素子とからなる群より選ばれる少なくとも2種以上の電子部品を、パッケージに封入した状態で実装し、または単体の状態で直接実装し、電子部品間の絶縁または導通の一部または全部において接合による電位障壁を構成してなる態様の半導体装置が好ましい。
さらに、半導体素子の実装において、熱膨張に整合させるためにサブマウントが用いられることがあるが、SiCは4.4×10−6/℃の線膨張係数を示すため、Siの4.2×10−6/℃およびGaAsの5.5×10−6/℃と近いため、サブマウントとして用いることができ、その場合には、サブマウント上において、絶縁または導通を制御する、接合による電位障壁を形成することが望ましい。
本発明によれば、電気絶縁性を有し、熱伝導率の高いヒートシンクを安価に提供することができる。
(ヒートシンク)
本発明のヒートシンクは、単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成することを特徴とする。単結晶SiCは、金属およびセラミックスなどに比べて高い熱伝導率を有するため、単結晶SiC基板を用いることにより、熱伝導率の高いヒートシンクが得られ、電子部品の放熱性を高めることができる。
本発明のヒートシンクは、単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成することを特徴とする。単結晶SiCは、金属およびセラミックスなどに比べて高い熱伝導率を有するため、単結晶SiC基板を用いることにより、熱伝導率の高いヒートシンクが得られ、電子部品の放熱性を高めることができる。
一方、単結晶SiCは、熱伝導率は高いが、製造に際して、炉、炉材、原料およびガスの純度に特別の処置を施さない限り、窒素ガスを導入しなくても、Nによりドーピングされている。このため、通常の条件で製造した単結晶SiCは、n型半導体としての特性を示し、電気抵抗率が1×10−2〜1×10−4Ω・mであり、微電流が流れて電気絶縁性を示さない。しかし、本発明によれば、基板内または基板上に接合による電位障壁を有し、接合による電位障壁には常に接合に対して逆方向の電圧が印加されているため、電気絶縁性を示す。したがって、通常の条件で製造し、安価ではあるが電気絶縁性を示さない、単結晶SiCからなる基板を使用して、電気絶縁性を有し、熱伝導率の高い、優れたヒートシンクを安価に提供することができる。
本発明のヒートシンクは、接合による電位障壁の種類および厚さなどにより異なるが、放熱性に優れたヒートシンクを提供する点から、一般的には、熱伝導率が、340W/mK以上のものが好ましく、400W/mK以上のものがより好ましく、480W/mK以上のものが特に好ましい。また、本発明のヒートシンクの電気絶縁性は、静電破壊および短絡を防止する点から、絶縁破壊強さ(破壊電圧)で、2×10V以上が好ましく、1×102V以上のものがより好ましく、2×103V以上のものが特に好ましい。本明細書では、熱伝導率は、JIS−R1611に基づき測定し、絶縁破壊強さは、JIS−K6911に基づき測定する。
単結晶SiC基板の主面には、結晶学的に任意の面を使用することができるが、(0001)面が好ましく、(0001)面に直交する面がより好ましい。これは、(0001)面においては、面方向で物性に異方性が少なく、製造に際して、方向を意識する必要性が小さいためであり、(0001)面に直交する面においては、マイクロパイプが存在せず、素子との密着性が向上するためである。
電気絶縁性を得るための接合による電位障壁は、絶縁破壊強さを高めて、静電破壊および短絡を防止する点から、基板内または基板上に構成されたpn接合型ダイオードまたはショットキー型ダイオードが望ましい。また、接合による電位障壁には、常に接合に対して逆方向の電圧が印加されているが、装置の故障などにより、順方向の電圧が印加される可能性があり、その場合は電気が流れ続けるため非常に危険である。したがって、安全のため、接合による2以上の電位障壁を有している態様が望ましく、さらに、これらの接合による電位障壁が逆方向に接続されている態様が望ましい。
電気絶縁性を得るための接合による電位障壁は、基板の表層部を第一導電型とし、基板の表層部以外の部分を第二導電型とすることにより形成することができる。たとえば、図1に示すように、n型基板1内にp型領域1aを形成すると、pn接合型ダイオードを得ることができるから、オーミック電極3を形成し、pn接合型ダイオードを逆方向に接続することにより、ヒートシンクの電気絶縁性を確保できる。通常の条件で製造したSiC基板は、Nによりドーピングされ、n型半導体の特性を有するから、かかるn型半導体に、イオン注入または熱などの拡散により、不純物としてアルミニウム(Al)または硼素(B)などを導入しp型領域を形成し、導電型を制御することができる。不純物の導入法は、SiCの熱的安定性から、イオン注入法がより好ましい。また、上の好適例では、Nがドーピングされたn型半導体を挙げているが、Nの代わりにリン(P)などをドーピングしてもn型半導体基板が得られる。
電気絶縁性を得るための接合による電位障壁は、基板上に形成された薄膜と基板との間で形成することができる。薄膜は、金属膜またはエピタキシャル成長膜などとすることができる。薄膜が金属膜であるときは、基板と金属膜との間でショットキー型ダイオードが得られる。たとえば、図3に示すように、n型基板31上にNiショットキー電極32を形成すると、n型基板31とNiショットキー電極32との間で、ショットキー型ダイオードを得ることができるから、オーミック電極33を形成し、ショットキー型ダイオードを逆方向に接続することにより、ヒートシンクの電気絶縁性が得られる。前述のとおり、通常の条件で製造したSiC基板はn型半導体としての特性を示すため、n型基板上に形成された金属膜とn型基板との接合によりショットキー型ダイオード得る態様が望ましい。金属膜は、基板の表の面に形成しても、裏の面に形成しても同様の技術的効果が得られる。金属は、Al、Niなどにより形成される。
薄膜がエピタキシャル成長膜であるときは、第一導電型基板と第二導電型エピタキシャル成長膜との間でpn接合型ダイオードが得られる。たとえば、n型基板上にp型エピタキシャル成長膜を形成すると、n型基板とp型エピタキシャル成長膜との間で、pn接合型ダイオードが得られるから、pn接合型ダイオードを逆方向に接続することにより、ヒートシンクの電気絶縁性が得られる。通常の条件で製造したSiC基板はn型半導体としての特性を示すため、n型基板上に形成されたp型エピタキシャル成長膜とn型基板との接合によりpn接合型ダイオードを得る態様が望ましい。p型エピタキシャル成長膜は、基板の表の面に形成しても、裏の面に形成しても同様の技術的効果が得られる。第二導電型エピタキシャル成長膜は、接合による電位障壁に効果的に電圧が印加されるようになる点で、表層部に不純物の高濃度領域を有する態様が好ましい。かかる不純物の高濃度領域は、エピタキシャル成長時における不純物の添加、またはエピタキシャル成長後のエピタキシャル成長膜への不純物の注入もしくは拡散により形成することができる。SiC単結晶は、マイクロパイプと呼ばれる直径10〜20μmの貫通欠陥を有するが、エピタキシャル成長膜を形成することにより、SiC単結晶に特有の貫通欠陥を無くすことも可能である。
電気絶縁性を得るための接合による電位障壁は、第一導電型基板上に形成された薄膜が、第一導電型エピタキシャル成長膜と、その第一導電型エピタキシャル成長膜上に形成された金属膜とを有する態様においても形成することができる。たとえば、図6に示すように、n型基板61上に、n型エピタキシャル成長膜64を形成し、n型エピタキシャル成長膜64上に金属膜62を形成した場合、n型エピタキシャル成長膜64と金属膜62との間で、ショットキー型ダイオードが得られるから、オーミック電極63を形成し、ショットキー型ダイオードを逆方向に接続することにより、ヒートシンクの電気絶縁性が得られる。通常のSiC基板はn型半導体としての特性を示すため、n型基板上にn型エピタキシャル成長膜を形成し、n型エピタキシャル成長膜上に金属膜を形成することにより、ショットキー型ダイオードを得る態様が望ましい。n型エピタキシャル成長膜は、基板の表の面に形成しても、裏の面に形成しても同様の技術的効果が得られる。
電気絶縁性を得るための接合による電位障壁は、第一導電型基板上に形成された薄膜が、第一導電型エピタキシャル成長膜と第二導電型エピタキシャル成長膜との少なくとも1の接合、および/または、第一導電型エピタキシャル成長膜もしくは第二導電型エピタキシャル成長膜と、金属膜との少なくとも1の接合を有する態様が好ましい。電気絶縁のための接合による電位障壁が、基板上に形成された1以上のpn接合型ダイオードおよび1以上のショットキー型ダイオードである態様、または、1以上のpn接合型ダイオードもしくは1以上のショットキー型ダイオードである態様とし、一部のダイオードを逆方向に接続することにより、故障などで電圧の向きが変わった場合に対処できるようになる。
このように単結晶SiCからなる基板上に薄膜を形成し、基板と薄膜との間で、または薄膜内において、接合による電位障壁を形成することにより、電気絶縁性が得られる。したがって、基板上に形成した薄膜を電気絶縁膜として機能させることにより、熱良導性を有するSiC基板を用いて、電気絶縁性を有するヒートシンクを製造することができる。
本発明のヒートシンクは、単結晶SiC基板上に形成された薄膜および基板上に、または薄膜もしくは基板上に電極を有する態様とすることができる。かかる電極に電圧を印加して、接合による電位障壁の逆方向に電圧をかけることにより、ヒートシンクの電気絶縁性が得られる。電極は、Al、Niなど、一般的な材料により形成される。
(半導体装置)
本発明のヒートシンクは、各種の電子装置に使用し、電子部品の放熱に利用することができるが、電気絶縁性および熱伝導率が高いという特質を生かして、大量の熱を発生する半導体素子を備える半導体装置のヒートシンクとして特に有用である。たとえば、ジャンクションダウン方式の接合を形成してなる半導体レーザ、CPU(central processing unit)、MPU(microprocessor unit)、ユニポーラ型の電極を形成してなる半導体、サイリスタ、IGBTもしくはGTOなどの電力コントロール用半導体装置、または、フリップチップ型のマウントを形成し、絶縁を形成してなる電界効果型半導体装置などのヒートシンクとして使用すると、顕著な効果を奏する。
本発明のヒートシンクは、各種の電子装置に使用し、電子部品の放熱に利用することができるが、電気絶縁性および熱伝導率が高いという特質を生かして、大量の熱を発生する半導体素子を備える半導体装置のヒートシンクとして特に有用である。たとえば、ジャンクションダウン方式の接合を形成してなる半導体レーザ、CPU(central processing unit)、MPU(microprocessor unit)、ユニポーラ型の電極を形成してなる半導体、サイリスタ、IGBTもしくはGTOなどの電力コントロール用半導体装置、または、フリップチップ型のマウントを形成し、絶縁を形成してなる電界効果型半導体装置などのヒートシンクとして使用すると、顕著な効果を奏する。
また、本発明のヒートシンクは、トランジスタと、サイリスタと、ダイオードと、抵抗と、コンデンサと、コイル素子とからなる群より選ばれる少なくとも2種以上の電子部品を実装し、電子部品間の絶縁または導通の一部または全部において接合による電位障壁を構成してなる半導体装置に使用する態様においても有効である。これらの電子部品は、パッケージに封入した状態で実装する形態であっても、単体の状態で直接実装する形態であっても、高い放熱性を発揮するが、中でも、単体で直接実装する方が、基板の面積を小さくでき、放熱性も向上するため好ましい。さらに、本発明のヒートシンクは、サブマウント上に半導体素子を実装する態様においても有効に機能する。
実施例1
本実施例では、図1に示すように、単結晶n型SiC基板1の表層部に、p型領域1aを硼素(B)の熱拡散により形成し、基板1の表層部以外の部分と表層部との間でpn接合型ダイオードを構成し、さらに、両面にNiによりオーミック電極3を形成し、pn接合型ダイオードを有するヒートシンクを製造した。まず、単結晶SiC基板を、図2に示すように、種結晶を用いて昇華再結晶を行なう改良レイリー法により作成した。種結晶として、成長面方位が(0001)方向である六方晶型の6H−SiC単結晶からなる基板21を用意し、基板21を黒鉛製るつぼの蓋24の内面に取り付けた。また、黒鉛製るつぼ23の内部には、原料22となる高純度の立方晶型SiC粉末(JIS粒度#250)を充填した。
本実施例では、図1に示すように、単結晶n型SiC基板1の表層部に、p型領域1aを硼素(B)の熱拡散により形成し、基板1の表層部以外の部分と表層部との間でpn接合型ダイオードを構成し、さらに、両面にNiによりオーミック電極3を形成し、pn接合型ダイオードを有するヒートシンクを製造した。まず、単結晶SiC基板を、図2に示すように、種結晶を用いて昇華再結晶を行なう改良レイリー法により作成した。種結晶として、成長面方位が(0001)方向である六方晶型の6H−SiC単結晶からなる基板21を用意し、基板21を黒鉛製るつぼの蓋24の内面に取り付けた。また、黒鉛製るつぼ23の内部には、原料22となる高純度の立方晶型SiC粉末(JIS粒度#250)を充填した。
つぎに、原料22を充填した黒鉛製るつぼ23を、基板21を取り付けた蓋24で閉じ、黒鉛製の支持棒26により二重石英管28の内部に設置し、黒鉛製るつぼ23の周囲を黒鈴製の熱シールド27で被覆した。雰囲気ガスとして、アルゴンガス(Arガス)を、ステンレス製チャンバ20の枝管20aから二重石英管28の内部へ流した(Arガスの流量1リットル/分)。つづいて、ワークコイル29に高周波電流を流し、高周波電流を調節することで、原料22の温度が2300℃で、種結晶である基板21の温度が2200℃になるように調節した。
つぎに、Arガスの流量を調節するとともに、真空ポンプ25を用いて二重石英管28の内部を減圧した。減圧は、大気圧から13Paまで20分かけて徐々に行ない、13Paの真空度で5時間保持することにより、厚さ10mmのSiC単結晶基板を得た。得られたSiC単結晶基板から、厚さ3mm、口径50mm、結晶面方位は特性の変動を抑えるために(0001)面が主面となるように切り出し、研磨加工を行なって平坦面を形成した。平坦面の面精度は、平均二乗粗さで15nmであり、電気抵抗率は、1×10−4Ω・mである単結晶n型SiC基板を得た。
つぎに、図1に示すように、Alのイオン注入により、基板1内に、p型領域1aを形成し、電極材料としてNiを蒸着し、Arガス雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極3を形成し、本発明のヒートシンクを得た。得られたヒートシンクの熱伝導率は480W/mKであり、ほぼSiC単結晶と同じ値を示した。また、絶縁破壊強さは2×10Vであった。
実施例2
本実施例では、図3に示すように、単結晶n型SiC基板31の裏の面に、Niからなるオーミック電極33を形成した後、SiC基板31の表の面に、Niからなるショットキー電極32を形成し、基板31と電極32との間にショットキー型ダイオードを有するヒートシンクを製造した。まず、実施例1で切り出し、研磨加工を施した単結晶SiC基板の裏の面にNiを蒸着し、Arガス雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極を形成した。さらに、基板の表の面にNiを蒸着し、ショットキー電極を形成した。得られたヒートシンクの熱伝導率は480W/mKであり、絶縁破壊強さは3×10Vであった。
本実施例では、図3に示すように、単結晶n型SiC基板31の裏の面に、Niからなるオーミック電極33を形成した後、SiC基板31の表の面に、Niからなるショットキー電極32を形成し、基板31と電極32との間にショットキー型ダイオードを有するヒートシンクを製造した。まず、実施例1で切り出し、研磨加工を施した単結晶SiC基板の裏の面にNiを蒸着し、Arガス雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極を形成した。さらに、基板の表の面にNiを蒸着し、ショットキー電極を形成した。得られたヒートシンクの熱伝導率は480W/mKであり、絶縁破壊強さは3×10Vであった。
実施例3
本実施例では、単結晶SiC基板上に形成された薄膜と基板とが接合による電位障壁を構成する本発明のヒートシンクを半導体レーザに応用した。半導体レーザにおけるヒートシンクの接合は、半導体素子のp型側をヒートシンクに接合するジャンクションダウン方式で行なった。まず、実施例2において製造したショットキー型ダイオードを有するヒートシンク、すなわち、図4に示すように、単結晶n型SiC基板41上に、ショットキー電極42とオーミック電極43を形成したヒートシンクを用い、Niからなるショットキー電極42上にAuを蒸着した後、150mWの高出力GaAlAsレーザ素子46を、Au・Snロウで接合した。レーザ素子46は0.2mm角とし、ヒートシンクは1mm角とした。また、レーザ素子46のn極から、ワイヤ40でヒートシンクのオーミック電極43に接続し、p極はヒートシンクの表面からワイヤ45でリードピン47に接続した。3分間のレーザ光照射後のレーザ素子46の温度は40℃であった。
本実施例では、単結晶SiC基板上に形成された薄膜と基板とが接合による電位障壁を構成する本発明のヒートシンクを半導体レーザに応用した。半導体レーザにおけるヒートシンクの接合は、半導体素子のp型側をヒートシンクに接合するジャンクションダウン方式で行なった。まず、実施例2において製造したショットキー型ダイオードを有するヒートシンク、すなわち、図4に示すように、単結晶n型SiC基板41上に、ショットキー電極42とオーミック電極43を形成したヒートシンクを用い、Niからなるショットキー電極42上にAuを蒸着した後、150mWの高出力GaAlAsレーザ素子46を、Au・Snロウで接合した。レーザ素子46は0.2mm角とし、ヒートシンクは1mm角とした。また、レーザ素子46のn極から、ワイヤ40でヒートシンクのオーミック電極43に接続し、p極はヒートシンクの表面からワイヤ45でリードピン47に接続した。3分間のレーザ光照射後のレーザ素子46の温度は40℃であった。
比較例1
実施例3における、本発明のヒートシンクの代わりに、AlNの焼結体からなるヒートシンクを用いた以外は実施例3と同様にしてレーザ光の照射を行なった。3分間のレーザ光照射後、レーザ素子の温度は65℃となった。したがって、実施例3と比較して、明らかに放熱が不十分であり、その後も蓄熱が進行していった。
実施例3における、本発明のヒートシンクの代わりに、AlNの焼結体からなるヒートシンクを用いた以外は実施例3と同様にしてレーザ光の照射を行なった。3分間のレーザ光照射後、レーザ素子の温度は65℃となった。したがって、実施例3と比較して、明らかに放熱が不十分であり、その後も蓄熱が進行していった。
実施例4
本実施例では、図5に示すように、単結晶n型SiC基板51上に、CVD法によりp型エピタキシャル成長膜54aと、その上にp型エピタキシャル成長膜54aより不純物濃度が高いp型エピタキシャル成長膜54bを形成し、エピタキシャル成長膜54の形成後、両面にNiからなるオーミック電極53を形成したpn接合型ダイオードを有するヒートシンクを製造した。まず、実施例1で切り出し、研磨加工を施した単結晶SiC基板の表の面に、CVD法によりp型エピタキシャル成長膜54a(不純物であるAlの濃度1×10−17cm−3、膜厚2μm)を形成した後、p型エピタキシャル成長膜54aより不純物濃度が高いp型エピタキシャル成長膜54b(不純物であるAlの濃度5×10−18cm−3、膜厚0.5μm)を形成した。つぎに、両面にNiを蒸着し、Arガスの雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極53を形成した。得られたヒートシンクの熱伝導率は480W/mKであり、絶縁破壊強さは3×102Vであった。
本実施例では、図5に示すように、単結晶n型SiC基板51上に、CVD法によりp型エピタキシャル成長膜54aと、その上にp型エピタキシャル成長膜54aより不純物濃度が高いp型エピタキシャル成長膜54bを形成し、エピタキシャル成長膜54の形成後、両面にNiからなるオーミック電極53を形成したpn接合型ダイオードを有するヒートシンクを製造した。まず、実施例1で切り出し、研磨加工を施した単結晶SiC基板の表の面に、CVD法によりp型エピタキシャル成長膜54a(不純物であるAlの濃度1×10−17cm−3、膜厚2μm)を形成した後、p型エピタキシャル成長膜54aより不純物濃度が高いp型エピタキシャル成長膜54b(不純物であるAlの濃度5×10−18cm−3、膜厚0.5μm)を形成した。つぎに、両面にNiを蒸着し、Arガスの雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極53を形成した。得られたヒートシンクの熱伝導率は480W/mKであり、絶縁破壊強さは3×102Vであった。
実施例5
本実施例では、図6に示すように、単結晶n型SiC基板61上に、CVD法によりn型エピタキシャル成長膜64を形成した後、裏の面にNiからなるオーミック電極63を形成し、また表の面にNiからなるショットキー電極62を形成し、n型エピタキシャル成長膜64と電極62との間にショットキー型ダイオードを有するヒートシンクを製造した。まず、実施例1で切り出し、研磨加工を施した単結晶SiC基板の表面に、CVD法によりn型エピタキシャル成長膜64(不純物であるNの濃度1×10−17cm−3、膜厚2μm)を形成した後、基板の裏の面にNiを蒸着した後、Arガスの雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極63を形成した。さらに、基板の表の面にNiを蒸著し、ショットキー電極62を形成した。得られたヒートシンクの熱伝導率は480W/mKであり、絶縁破壊強さは3×102Vであった。
本実施例では、図6に示すように、単結晶n型SiC基板61上に、CVD法によりn型エピタキシャル成長膜64を形成した後、裏の面にNiからなるオーミック電極63を形成し、また表の面にNiからなるショットキー電極62を形成し、n型エピタキシャル成長膜64と電極62との間にショットキー型ダイオードを有するヒートシンクを製造した。まず、実施例1で切り出し、研磨加工を施した単結晶SiC基板の表面に、CVD法によりn型エピタキシャル成長膜64(不純物であるNの濃度1×10−17cm−3、膜厚2μm)を形成した後、基板の裏の面にNiを蒸着した後、Arガスの雰囲気中、1000℃で10分間アニール処理をすることにより、オーミック電極63を形成した。さらに、基板の表の面にNiを蒸著し、ショットキー電極62を形成した。得られたヒートシンクの熱伝導率は480W/mKであり、絶縁破壊強さは3×102Vであった。
実施例6
本実施例では、実施例2で製造したショットキー型ダイオードを有するヒートシンクに、複数の電子部品を実装し、発振周波数50KHz、30Wの発振回路を作成した応用例について説明する。発振回路のMOS・FET(電界効果型トランジスタ)、共振バラストコンデンサ、共振バラストコイルおよび電源整流用のダイオードのみをSiC基板上に実装し、その他のゲート回路および保護回路はアルミナ基板上に別途搭載した。図7は本実施例の模式図であるが、n型基板71はアースとして接地されており、ブリッジダイオード75および負荷79はショットキー電極を通じて負極に接続されている。なお、アースに接地するための電極はオーミックであってもよい。
本実施例では、実施例2で製造したショットキー型ダイオードを有するヒートシンクに、複数の電子部品を実装し、発振周波数50KHz、30Wの発振回路を作成した応用例について説明する。発振回路のMOS・FET(電界効果型トランジスタ)、共振バラストコンデンサ、共振バラストコイルおよび電源整流用のダイオードのみをSiC基板上に実装し、その他のゲート回路および保護回路はアルミナ基板上に別途搭載した。図7は本実施例の模式図であるが、n型基板71はアースとして接地されており、ブリッジダイオード75および負荷79はショットキー電極を通じて負極に接続されている。なお、アースに接地するための電極はオーミックであってもよい。
ブリッジダイオード75の陽極はショットキー電極72によりn型基板71より絶縁され、MOS・FET76のドレインに接続されている。MOS・FET76のゲート信号76aは、アルミナ上に作成された駆動回路より供給している。MOS・FET76のソース側に発生した高周波は、n型基板71にイオン注入により形成したp型領域74と、さらにイオン打ち込みにより形成したn型膜、およびショットキー電極72により絶縁されている。共振バラストコイル77およびコンデンサ78での出力は、それぞれp型領域74およびn型領域を形成して相互に絶縁を図った。本実施例では、交流電源75aに商用100Vを使用した。本実施例において形成した回路を10分間動作した後のMOS・FETの温度は40℃であった。
なお、本実施例においては、実施例2の方法により絶縁または導通を形成したが、実施例3から6のいずれかの方法により絶縁もしくは導通を形成した場合も同様である。エピタキシャル成長法によりn型基板上にp型層を積層し、さらにn型層を積層して、必要な部分についてドライエッチングを施したものでは、設計およびプロセスが一層容易になり、絶縁性も向上するために好ましい。図7では、各電子部品はパッケージに封入されたものを用いるように示されているが、単体を直接実装する方が、基板の面積を縮小でき、放熱性も向上するため好ましい。また、本実施例では電力制御型の発振回路を作成したが、信号制御用の増幅回路に使用することも可能である。なお、本実施例のようにn型基板71を使用すると、基板を接地することができるため好ましいが、p型基板を用いても同様の回路を作成することが可能である。
比較例2
アルミナ基板上に、実施例6において作成したものと同一の回路を形成した。電極材料には、クロム(Cr)と金(Au)を使用した。アルミナは絶縁性が高いので、素子分離の必要は無い。この比較例において形成した回路を5分間動作した後のMOS・FETの温度は90℃となった。
アルミナ基板上に、実施例6において作成したものと同一の回路を形成した。電極材料には、クロム(Cr)と金(Au)を使用した。アルミナは絶縁性が高いので、素子分離の必要は無い。この比較例において形成した回路を5分間動作した後のMOS・FETの温度は90℃となった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明のヒートシンクは、各種の電子部品の放熱に使用することができるが、電気絶縁性および熱伝導率が高いため、大量の熱を発生する半導体素子を備える半導体装置のヒートシンクとして特に有用である。また、本発明のヒートシンクは、サブマウント上に半導体素子を実装する態様においても有効に機能する。
1 基板、1a p型領域、3 オーミック電極。
Claims (16)
- 電子部品の放熱のために装着するヒートシンクであって、
単結晶SiCからなる基板を有し、
基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成するヒートシンク。 - 基板上に形成された薄膜および/または基板が、電極を有する請求項1に記載のヒートシンク。
- 前記接合による電位障壁を2以上有する請求項1または2に記載のヒートシンク。
- 基板上に形成された薄膜が、金属膜である請求項1または2に記載のヒートシンク。
- 基板上に形成された薄膜が、電気絶縁膜である請求項2に記載のヒートシンク。
- 基板が第一導電型であり、基板上に形成された薄膜が第二導電型エピタキシャル成長膜である請求項1または2に記載のヒートシンク。
- 第二導電型エピタキシャル成長膜は、表層部に不純物の高濃度領域を有する請求項6に記載のヒートシンク。
- 基板が第一導電型であり、
前記基板上に形成された薄膜が、第一導電型エピタキシャル成長膜と第二導電型エピタキシャル成長膜との少なくとも1の接合、および/または、第一導電型エピタキシャル成長膜もしくは第二導電型エピタキシャル成長膜と、金属膜との少なくとも1の接合を有する請求項1または2に記載のヒートシンク。 - 基板が第一導電型であり、
前記基板上に形成された薄膜が、第一導電型エピタキシャル成長膜と、該第一導電型エピタキシャル成長膜上に形成された金属膜とを有する請求項1または2に記載のヒートシンク。 - 絶縁破壊強さが、2×10V以上である請求項1〜9のいずれかに記載のヒートシンク。
- 単結晶SiCからなる基板を有し、基板の表層部と基板の表層部以外の部分とが接合による電位障壁を構成するヒートシンクの製造方法であって、
前記基板の表層部は、基板への不純物の注入または拡散により形成されることを特徴とするヒートシンクの製造方法。 - 単結晶SiCからなる第1導電型の基板を有し、基板上に形成された薄膜と基板とが接合による電位障壁を構成し、前記薄膜が第二導電型エピタキシャル成長膜であり、該エピタキシャル成長膜は、表層部に不純物の高濃度領域を有するヒートシンクの製造方法であって、
前記不純物の高濃度領域は、エピタキシャル成長時における不純物の添加、またはエピタキシャル成長後の薄膜への不純物の注入もしくは拡散により形成されるヒートシンクの製造方法。 - 単結晶SiCからなる基板を有し、
基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成するヒートシンクを備えるレーザであって、
ジャンクションダウン方式の接合を形成してなるレーザである半導体装置。 - 単結晶SiCからなる基板を有し、
基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成するヒートシンクを備える電力コントロール用半導体装置。 - 単結晶SiCからなる基板を有し、
基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による電位障壁を構成するヒートシンクを備える半導体装置であって、
フリップチップ型のマウントを形成し、絶縁を形成してなる電界効果型半導体装置。 - 単結晶SiCからなる基板を有し、
基板の表層部と基板の表層部以外の部分とが、または基板上に形成された薄膜と基板とが、または基板上に形成された薄膜同士が接合による2以上の電位障壁を構成するヒートシンク上に、
トランジスタと、サイリスタと、ダイオードと、抵抗と、コンデンサと、コイル素子とからなる群より選ばれる少なくとも2種以上の電子部品を、パッケージに封入した状態で実装し、または単体の状態で直接実装し、前記電子部品間の絶縁または導通の一部または全部において接合による電位障壁を構成してなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003363416A JP2005129710A (ja) | 2003-10-23 | 2003-10-23 | ヒートシンク、その製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003363416A JP2005129710A (ja) | 2003-10-23 | 2003-10-23 | ヒートシンク、その製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005129710A true JP2005129710A (ja) | 2005-05-19 |
Family
ID=34642748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003363416A Pending JP2005129710A (ja) | 2003-10-23 | 2003-10-23 | ヒートシンク、その製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005129710A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009502024A (ja) * | 2005-06-27 | 2009-01-22 | ラミナ ライティング インコーポレーテッド | 発光ダイオードパッケージ及びその製造方法 |
JP2009016507A (ja) * | 2007-07-03 | 2009-01-22 | Denso Corp | 半導体装置 |
JP2018164069A (ja) * | 2017-03-27 | 2018-10-18 | ウシオオプトセミコンダクター株式会社 | 半導体レーザ装置 |
JP2018164068A (ja) * | 2017-03-27 | 2018-10-18 | ウシオオプトセミコンダクター株式会社 | 半導体レーザ装置 |
WO2019116981A1 (ja) * | 2017-12-15 | 2019-06-20 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
-
2003
- 2003-10-23 JP JP2003363416A patent/JP2005129710A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009502024A (ja) * | 2005-06-27 | 2009-01-22 | ラミナ ライティング インコーポレーテッド | 発光ダイオードパッケージ及びその製造方法 |
US8129734B2 (en) | 2005-06-27 | 2012-03-06 | Lighting Science Group Corporation | LED package with stepped aperture |
JP2009016507A (ja) * | 2007-07-03 | 2009-01-22 | Denso Corp | 半導体装置 |
JP2018164069A (ja) * | 2017-03-27 | 2018-10-18 | ウシオオプトセミコンダクター株式会社 | 半導体レーザ装置 |
JP2018164068A (ja) * | 2017-03-27 | 2018-10-18 | ウシオオプトセミコンダクター株式会社 | 半導体レーザ装置 |
JP7035377B2 (ja) | 2017-03-27 | 2022-03-15 | ウシオ電機株式会社 | 半導体レーザ装置 |
WO2019116981A1 (ja) * | 2017-12-15 | 2019-06-20 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
JPWO2019116981A1 (ja) * | 2017-12-15 | 2020-12-17 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
JP7220156B2 (ja) | 2017-12-15 | 2023-02-09 | ローム株式会社 | サブマウントおよび半導体レーザ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5003033B2 (ja) | GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法 | |
CN109923678B (zh) | 肖特基势垒二极管和具备其的电子电路 | |
US8722487B2 (en) | Semiconductor device with an electrode including an aluminum-silicon film | |
US8063484B2 (en) | Semiconductor device and heat sink with 3-dimensional thermal conductivity | |
US20100105166A1 (en) | Method for manufacturing semiconductor devices having gallium nitride epilayers on diamond substrates | |
JP2008545279A (ja) | サージ能力が向上されたショットキーダイオード | |
JPH01246867A (ja) | ショットキー接合 | |
JP2022177017A (ja) | 半導体基板構造体の製造方法及び半導体基板構造体 | |
WO2014171439A1 (ja) | はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法 | |
JP2019210162A (ja) | 半導体基板構造体及びパワー半導体装置 | |
WO2018061711A1 (ja) | 半導体装置および製造方法 | |
JP2005129710A (ja) | ヒートシンク、その製造方法および半導体装置 | |
JP2007012897A (ja) | 半導体装置およびその製造方法 | |
JP4015075B2 (ja) | ヒートシンク、その製造方法および半導体装置 | |
JP6988268B2 (ja) | 半導体レーザ装置 | |
US11114817B2 (en) | Semiconductor laser device | |
JP2010161160A (ja) | 半導体発光素子 | |
US10840671B2 (en) | Semiconductor laser device | |
JP2012015313A (ja) | 半導体素子を有する半導体装置 | |
JP7035377B2 (ja) | 半導体レーザ装置 | |
JP2003332673A (ja) | 半導体レーザ装置、半導体発光装置、半導体装置および電子装置 | |
JP2009176804A (ja) | 電力変換素子 | |
JP2003078084A (ja) | ヒートシンクおよびサブマウント | |
KR20140017824A (ko) | 복합체 및 기판 | |
JPH0513843A (ja) | 放熱部品および該放熱部品を備えた半導体レーザー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070710 |