JP2005124181A - 制御電圧生成回路、可変利得回路及び電流増幅回路 - Google Patents

Abstract

【課題】 利得値を制御する制御電圧を、温度変化に応じて調整することができる制御電圧生成回路と、この制御電圧生成回路を用いて温度依存性を排除した可変利得回路を提供する。
【解決手段】 差動回路を構成する第１のトランジスタのドレイン電流（若しくはコレクタ電流）と、第２のトランジスタのドレイン電流（若しくはコレクタ電流）の電流比を設定する手段と、前記電流比に応じた電圧を、第１のトランジスタと第２のトランジスタのゲート端子間（若しくはベース端子間）に出力する手段を備えた制御電圧生成回路と、この制御電圧生成回路が出力する電圧により利得値が制御される差動増幅段で構成される。
【選択図】図１

Description

本発明は制御電圧生成回路と、その制御電圧生成回路を用いた可変利得回路及び電流増幅回路に関する。

各種回路で電気信号の増幅等に使用されている可変利得回路の温度依存性について説明する。
通常、可変利得回路の増幅段は差動増幅回路で構成されている。例えば、この差動増幅回路を、ＭＯＳトランジスタを用いて構成した場合、ＭＯＳトランジスタが持つ温度依存性により差動増幅回路も温度依存性を持つことになる。

上記ＭＯＳトランジスタの温度依存性について更に詳細に説明すれば、ＭＯＳトランジスタの飽和領域におけるドレイン電流Ｉｄは、
Ｉｄ＝Ｋ×β×（Ｖｇｓ−Ｖｔｈ）²
で与えられる。この式で、Ｋはゲート幅、ゲート長によって決まる係数であり、βはキャリアの移動度、ゲート酸化膜誘電率、ゲート酸化膜厚によって決まる係数であり、Ｖｇｓはゲート電圧であり、Ｖｔｈは閾値電圧である。このドレイン電流Ｉｄの式で、βとＶｔｈが温度依存性を持っており、βが支配的な領域では、温度上昇に対してドレイン電流が減少傾向を示し、Ｖｔｈが支配的な領域では、温度上昇に対してドレイン電流が増加傾向を示す。

次に、このような温度依存性を持つＭＯＳトランジスタを用いて図１０に示したような差動回路を構成した場合に生じる温度依存性について説明する。この差動回路では、ＭＯＳトランジスタ６１のソース端子とＭＯＳトランジスタ６２のソース端子が接続されており、その接続部に定電流回路ＣＳ６１が接続され、ＭＯＳトランジスタ６１とＭＯＳトランジスタ６２のゲート端子間には、制御電圧Ｖｃｔｒｌが印加されている。ここで、ＭＯＳトランジスタ６１のドレイン電流Ｉｘ、ＭＯＳトランジスタ６２のドレイン電流Ｉｙ及び定電流回路ＣＳ５１の出力電流Ｉｋは、
Ｉｋ＝Ｉｘ＋Ｉｙ
の関係を満たし、ＩｘとＩｙの電流比は、制御電圧Ｖｃｔｒｌによって決まる。

例えば、この差動回路でＩｋ＝２５μＡとし、制御電圧Ｖｃｔｒｌを−５００ｍＶ〜５００ｍＶの間で変化させた場合、ＩｘとＩｙの差（Ｉｘ−Ｉｙ）は図１１に示したように変化する。図１１には、０℃、６５℃及び１３０℃における制御電圧Ｖｃｔｒｌと、ＩｘとＩｙの差（Ｉｘ−Ｉｙ）の関係が示されている。これらから分かるように、制御電圧Ｖｃｔｒｌが変化しなくても温度が変化すれば、ＩｘとＩｙの差（Ｉｘ−Ｉｙ）は変化する。つまり、制御電圧Ｖｃｔｒｌが変化しなくても温度が変化すれば、ドレイン電流Ｉｘとドレイン電流Ｉｙの電流比は変化する。従って、このような差動回路を含む差動増幅回路では、温度変化に伴い利得変動が生じる。
特開平１０−２０９７６５号公報

上述のような温度変化に伴う利得変動（ゲインの変動）を抑えることを目的としたものとしては、特許文献１に開示されている電圧制御増幅回路がある。しかし、この電圧制御増幅回路は、抵抗の温度依存性による影響が大きく、ＭＯＳトランジスタで構成された回路に適用することが困難である。

そこで、本発明は、出力する制御電圧を、温度変化に応じて調整することができる制御電圧生成回路と、この制御電圧生成回路を用いて温度依存性を排除した可変利得回路及び電流増幅回路を提供することを目的とする。

本発明の目的は、差動回路の第１の差動電流と第２の差動電流の電流比を設定する手段と、前記電流比に応じた制御電圧を出力する手段を備えたことを特徴とする制御電圧生成回路によって達成される。

又、前記制御電圧生成回路と差動増幅回路を備え、
前記制御電圧生成回路が出力する前記制御電圧により、前記差動増幅回路の利得値が制御されることを特徴とする可変利得回路によっても、本発明の目的は達成される。

ここで、前記差動回路は、一対のトランジスタのソース端子同士（若しくはエミッタ端子同士）を接続した回路であり、一方のトランジスタのドレイン電流（若しくはコレクタ電流）と、他方のトランジスタのドレイン電流（若しくはコレクタ電流）が、前記第１の差動電流と第２の差動電流に対応する。

又、本発明によれば、前記制御電圧が、前記差動回路の差動入力端子間に生じた電圧であることが好ましい。

ここで、前記差動回路を構成する一対のトランジスタのゲート端子若しくはベース端子が前記差動入力端子に対応する。

又、本発明によれば、前記第１の差動電流又は前記第２の差動電流が定電流回路の出力電流であることが好ましい。つまり、前記第１の差動電流又は前記第２の差動電流の電流値は、定電流回路によって設定される。

本発明の目的は、差動回路を構成する第１のトランジスタのドレイン電流（若しくはコレクタ電流）と、第２のトランジスタのドレイン電流（若しくはコレクタ電流）の電流比を設定する手段と、前記電流比に応じた電圧を、第１のトランジスタと第２のトランジスタのゲート端子間（若しくはベース端子間）に出力する手段を備えたことを特徴とする制御電圧生成回路によって達成される。

又、前記制御電圧生成回路と、差動増幅回路を備え、前記制御電圧生成回路が出力する電圧により、前記差動増幅回路の利得値が制御されることを特徴とする可変利得回路によっても、本発明の目的は達成される。

又、前記制御電圧生成回路と、差動増幅回路を備え、前記第１のトランジスタと前記第２のトランジスタのゲート端子間（若しくはベース端子間）に出力される電圧と、前記差動増幅回路を構成する差動回路のゲート端子間（若しくはベース端子間）に与えられる電圧が等しくなるように回路が接続されていることを特徴とする可変利得回路によっても、本発明の目的は達成される。

又、本発明によれば、前記第１のトランジスタのドレイン端子（若しくはコレクタ端子）、又は前記第２のトランジスタのドレイン端子（若しくはコレクタ端子）に定電流回路が接続されていることが好ましい。

又、前記各制御電圧生成回路と、該制御電圧生成回路の出力する制御電圧により制御された増幅率で入力電流の増幅を行う増幅部と、を備えたことを特徴とする電流増幅回路によっても本発明の目的は達成される。

本発明によれば、制御電圧生成回路が出力（生成）する制御電圧に温度依存性を持たせ、この制御電圧により利得値が制御される増幅回路の温度依存性を、制御電圧が持つ温度依存性により相殺している。従って、この制御電圧生成回路を可変利得回路や電流増幅回路の制御電圧生成段手段として用いれば、増幅段が持つ温度依存性が排除されため、温度依存性が排除された可変利得回路や電流増幅回路を得ることができる。

又、可変利得回路の利得値や電流増幅回路の増幅率を制御するための制御電圧は、制御電圧生成回路を構成する差動回路の、差動電流の電流比により決まるので、利得値や増幅率の設定変更等を簡単に行なうことができる。

又、本発明に係る制御電圧生成回路及びこれを用いた可変利得回路を半導体集積回路内で使用した場合、製造プロセス条件によりトランジスタや抵抗の特性が変動しても、可変利得回路における利得変動はほとんど生じない。つまり、半導体集積回路内で使用した場合、同一のウエハ上に形成される各トランジスタや抵抗の特性は同じように変動するため、仮にトランジスタや抵抗の特性が変動してもそれらの影響は相殺される。更に、ロットが異なる製品における個体差も小さくなる。

〔第１の実施形態〕
本発明にかかる可変利得回路を、図面を参照して説明する。図１は、本発明にかかる可変利得回路の好ましい実施形態を示す回路図である。この可変利得回路は、制御電圧を生成する制御電圧生成段１０と、この制御電圧生成段１０から供給される制御電圧に基づいて、入力電圧を増幅する増幅段２０で構成されている。

次に、制御電圧生成段１０の構成について説明する。
ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２はソース端子同士が接続されており、そのソース端子には可変電流源ＣＳ１２が接続され、可変電流源ＣＳ１２の他方の端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１１のドレイン端子には定電流源ＣＳ１１が接続され、定電流源ＣＳ１１の他方の端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１２のドレイン端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間には抵抗Ｒ１１が接続されている。

又、抵抗Ｒ１１の一方の端子はＭＯＳトランジスタＭ１３のドレイン端子に接続され、ＭＯＳトランジスタＭ１３のゲート端子はＭＯＳトランジスタＭ１１のソース端子に接続され、ＭＯＳトランジスタＭ１３のドレイン端子はＭＯＳトランジスタＭ１４のドレイン端子に接続され、ＭＯＳトランジスタＭ１４のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１４のドレイン端子とゲート端子は短絡され、抵抗Ｒ１１の他方の端子には定電圧源Ｖ１１が接続され、定電圧源Ｖ１１の他方の端子は接地電位ＧＮＤに接続されている。

次に、増幅段２０の構成について説明する。
ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２はソース端子同士が接続されており、そのソース端子には定電流源ＣＳ２１が接続され、定電流源ＣＳ２１の他方の端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２のゲート端子間には抵抗Ｒ２１が接続され、ＭＯＳトランジスタＭ２１のドレイン端子にはＭＯＳトランジスタＭ２５のドレイン端子が接続され、ＭＯＳトランジスタＭ２５のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ２５のゲート端子とドレイン端子は短絡されている。

又、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４はソース端子同士が接続されており、そのソース端子には定電流源ＣＳ２２が接続され、定電流源ＣＳ２２の他方の端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４のゲート端子間には抵抗Ｒ２２が接続され、ＭＯＳトランジスタＭ２３のドレイン端子にはＭＯＳトランジスタＭ２６のドレイン端子が接続され、ＭＯＳトランジスタＭ２６のソース端子は電源電位ＶＣＣに接続されている。

又、ＭＯＳトランジスタＭ２１のドレイン端子とＭＯＳトランジスタＭ２４のドレイン端子は接続され、ＭＯＳトランジスタＭ２２のドレイン端子とＭＯＳトランジスタＭ２３のドレイン端子は接続され、ＭＯＳトランジスタＭ２５のゲート端子とＭＯＳトランジスタＭ２６のゲート端子は接続され、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２の共通ソース端子と、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４の共通ソース端子との間には抵抗Ｒｓが接続され、ＭＯＳトランジスタＭ２３のドレイン端子は抵抗Ｒ２３に接続され、抵抗Ｒ２３の他方の端子は定電圧源Ｖ２１が接続され、定電圧源Ｖ２１の他方の端子は接地電位ＧＮＤに接続されている。

又、制御電圧生成段１０が生成した制御電圧を、増幅段２０に供給する部分の回路接続について説明する。ＭＯＳトランジスタＭ１５のゲート端子はＭＯＳトランジスタＭ１４のゲート端子に接続され、ＭＯＳトランジスタＭ１５のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１５のドレイン端子はＭＯＳトランジスタＭ１６のドレイン端子に接続され、ＭＯＳトランジスタＭ１６のソース端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１６のドレイン端子とゲート端子は短絡されている。

又、ＭＯＳトランジスタＭ１７とＭＯＳトランジスタＭ１８のゲート端子はＭＯＳトランジスタＭ１６のゲート端子に接続され、ＭＯＳトランジスタＭ１７とＭＯＳトランジスタＭ１８のソース端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１７のドレイン端子はＭＯＳトランジスタＭ２２のゲート端子に接続され、ＭＯＳトランジスタＭ１８のドレイン端子はＭＯＳトランジスタＭ２４のゲート端子に接続されている。

次に、制御電圧生成段１０の動作について説明する。
制御電圧生成段１０で、ＭＯＳトランジスタＭ１１及びＭＯＳトランジスタＭ１２は差動回路を構成し、ＭＯＳトランジスタＭ１１のドレイン端子には定電流源ＣＳ１１が接続されている。従って、可変電流源ＣＳ１２によりソース電流Ｉｃを変化させた場合、それに応じてＭＯＳトランジスタＭ１２のドレイン電流Ｉａが変化する。ここで、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂ、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａ及びソース電流Ｉｃは、
Ｉｃ＝Ｉａ＋Ｉｂ
の関係を満たすため、例えば、Ｉｃ＝２×Ｉｂの時、ＩａとＩｂの比はＩａ：Ｉｂ＝１：１となり、Ｉｃ＝３×Ｉｂの時、ＩａとＩｂの比はＩａ：Ｉｂ＝２：１となる。

又、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間には、ＩａとＩｂの比に応じた制御電圧Ｖｃｔｒｌが生じる。ここで、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間に接続された抵抗Ｒ１１を流れる電流をＩｄ１とすれば、制御電圧Ｖｃｔｒｌは、
Ｖｃｔｒｌ＝Ｒ１１×Ｉｄ１
で与えられる。

又、抵抗Ｒ１１を流れる電流Ｉｄ１が、ＭＯＳトランジスタＭ１４及びＭＯＳトランジスタＭ１５で構成されるミラー回路と、ＭＯＳトランジスタＭ１６、ＭＯＳトランジスタＭ１７及びＭＯＳトランジスタＭ１８で構成されるミラー回路を介して、増幅段２０に供給される。

次に、増幅段２０の動作について説明する。増幅段２０には、ＭＯＳトランジスタＭ２１及びＭＯＳトランジスタＭ２２で構成される差動回路と、ＭＯＳトランジスタＭ２３及びＭＯＳトランジスタＭ２４で構成される差動回路があり、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２のゲート端子間に接続された抵抗Ｒ２１には、ＭＯＳトランジスタＭ１７のドレイン電流が流れ、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４のゲート端子間に接続された抵抗Ｒ２２には、ＭＯＳトランジスタＭ１８のドレイン電流が流れる。

ここで、ＭＯＳトランジスタＭ１４及びＭＯＳトランジスタＭ１５で構成されるミラー回路により、ＭＯＳトランジスタＭ１６のドレイン電流は、抵抗Ｒ１１を流れる電流Ｉｄ１と等しくなる。又、ＭＯＳトランジスタＭ１６、ＭＯＳトランジスタＭ１７及びＭＯＳトランジスタＭ１８がミラー回路を構成するため、ＭＯＳトランジスタＭ１７及びＭＯＳトランジスタＭ１８のドレイン電流は、ＭＯＳトランジスタＭ１６のドレイン電流と、つまり、抵抗Ｒ１１を流れる電流Ｉｄ１と等しくなる。

又、ＭＯＳトランジスタＭ１７のドレイン電流は抵抗Ｒ２１を流れ、ＭＯＳトランジスタＭ１８のドレイン電流は抵抗Ｒ２２を流れるので、抵抗Ｒ２１を流れる電流Ｉｄ２及び抵抗Ｒ２２を流れる電流Ｉｄ３は、抵抗Ｒ１１を流れる電流Ｉｄ１と等しくなる。

従って、抵抗Ｒ２１及び抵抗Ｒ２２の抵抗値を抵抗Ｒ１１と等しくすれば、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２のゲート端子間と、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４のゲート端子間に印加される制御電圧は、制御電圧生成段１０のＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間に生じる制御電圧Ｖｃｔｒｌと等しくなる。このように制御電圧生成段１０を構成する差動回路のゲート端子間と、増幅段２０を構成する差動回路のゲート端子間に等しい制御電圧を印加した場合、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂ、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａ、ＭＯＳトランジスタＭ２１のドレイン電流Ｉ１、ＭＯＳトランジスタＭ２２のドレイン電流Ｉ２、ＭＯＳトランジスタＭ２３のドレイン電流Ｉ３、及びＭＯＳトランジスタＭ２４のドレイン電流Ｉ４は、
Ｉａ：Ｉｂ＝Ｉ１：Ｉ２＝Ｉ３：Ｉ４
の関係を満たす。ここで、Ｉｂ／Ｉａ＝ｋとすれば、
Ｉ２＝ｋ×Ｉ１ （１）
Ｉ４＝ｋ×Ｉ３ （２）
の関係が成り立つ。

又、ＭＯＳトランジスタＭ２１のドレイン端子とＭＯＳトランジスタＭ２３のドレイン端子はミラー回路で接続されているため、抵抗Ｒ２３に流れる電流Ｉｏｕｔは、
Ｉｏｕｔ＝（Ｉ１＋Ｉ４）−（Ｉ２＋Ｉ３） （３）
で与えられる。ここで、式３に式１及び式２を代入すれば、
Ｉｏｕｔ＝（１−ｋ）（Ｉ１−Ｉ３） （４）
が得られる。

又、上記Ｉ１、Ｉ２、Ｉ３及びＩ４と、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２の共通ソース端子の電位Ｖｓ１、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４の共通ソース端子の電位Ｖｓ２、定電流源ＣＳ２１を流れる電流Ｉｓ１及び定電流源ＣＳ２２を流れる電流Ｉｓ２は、
Ｉ１＋Ｉ２＝Ｉｓ１＋（Ｖｓ１−Ｖｓ２）／Ｒｓ （５）
Ｉ３＋Ｉ４＝Ｉｓ２−（Ｖｓ１−Ｖｓ２）／Ｒｓ （６）
の関係を満たす。ここで、式５に式１を代入し、式６に式２を代入すれば、
（１＋ｋ）Ｉ１＝Ｉｓ１＋（Ｖｓ１−Ｖｓ２）／Ｒｓ （７）
（１＋ｋ）Ｉ３＝Ｉｓ２−（Ｖｓ１−Ｖｓ２）／Ｒｓ （８）
が得られる。更に、（式７）−（式８）を行ない、Ｉｓ１＝Ｉｓ２とすれば、
（１＋ｋ）（Ｉ１−Ｉ３）＝２（Ｖｓ１−Ｖｓ２）／Ｒｓ
Ｉ１−Ｉ３＝２（Ｖｓ１−Ｖｓ２）／｛Ｒｓ（１＋ｋ）｝ （９）
が得られる。

又、入力端子Ｖｉｎ＋の電位Ｖｐ及び入力端子Ｖｉｎ−の電位Ｖｎは、
Ｖｓ１−Ｖｓ２＝Ｖｐ−Ｖｎ （１０）
の関係を満たす。ここで、式９に式１０を代入すれば、
Ｉ１−Ｉ３＝２（Ｖｐ−Ｖｎ）／｛Ｒｓ（１＋ｋ）｝ （１１）
が得られる。ここで、式４に式１１を代入すれば、
Ｉｏｕｔ＝｛２（Ｖｐ−Ｖｎ）／Ｒｓ｝｛（１−ｋ）／（１＋ｋ）｝ （１２）
が得られる。

従って、抵抗Ｒ２３の両端子間に生じる出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝｛２（Ｖｐ−Ｖｎ）Ｒ２３／Ｒｓ｝｛（１−ｋ）／（１＋ｋ）｝ （１３）
で与えられる。ここで、Ｒ２３＝Ｒｓとすれば、
Ｖｏｕｔ＝｛２（Ｖｐ−Ｖｎ）｝｛（１−ｋ）／（１＋ｋ）｝ （１４）
が得られる。この式１４から分かるように、出力電圧Ｖｏｕｔは、入力端子Ｖｉｎ＋の電位Ｖｐ、入力端子Ｖｉｎ−の電位Ｖｎ及びＩａとＩｂの比ｋによって決まる。

つまり、入力端子Ｖｉｎ＋、入力端子Ｖｉｎ−から入力された入力電圧の増幅率は、ＩａとＩｂの比ｋによって決まる。従って、ＩａとＩｂの比ｋにより入力電圧の増幅率を設定すれば温度変化による出力電圧Ｖｏｕｔの変動を排除することができる。

以上に説明したように、本発明に係る制御電圧生成段１０では、差動回路の差動電流の電流比を設定し、この電流比に応じた制御電圧が差動回路のゲート端子間に出力されるように構成されている。ここで、電流比に応じた制御電圧を出力する制御電圧生成段１０は、図１に示した回路に限定されることはない。

例えば、図２に示した制御電圧生成段１０では、ＭＯＳトランジスタＭ１１及びＭＯＳトランジスタＭ１２のソース端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１１のドレイン端子には定電流源ＣＳ１１が接続され、定電流源ＣＳ１１の他方の端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１２のドレイン端子には可変電流源ＣＳ１３が接続され、可変電流源ＣＳ１３の他方の端子は電源電位ＶＣＣに接続されている。

ここで、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂは、定電流源ＣＳ１１が出力する定電流となり、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａは、可変電流源ＣＳ１３によって調整可能な電流となる。従って、可変電流源ＣＳ１３の出力電流を調整することにより、ＩａとＩｂの比を、つまり差動回路の差動電流の電流比を、所望の電流比に設定することができる。

又、図３に示した制御電圧生成段１０では、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２はソース端子同士が接続されており、そのソース端子には定電流源ＣＳ１４が接続され、定電流源ＣＳ１４の他方の端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１２のドレイン端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１１のドレイン端子には可変電流源ＣＳ１３が接続され、可変電流源ＣＳ１３の他方の端子は電源電位ＶＣＣに接続されている。

ここで、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂは、可変電流源ＣＳ１３によって調整可能な電流となり、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａは、定電流源ＣＳ１４が出力する定電流ＩｃからＭＯＳトランジスタＭ１１のドレイン電流Ｉｂを差し引いた電流Ｉｃ−Ｉｂと等しくなる。従って、可変電流源ＣＳ１３の出力電流を調整することにより、Ｉａ（＝Ｉｃ−Ｉｂ）とＩｂの比を、つまり差動回路の差動電流の電流比を、所望の電流比に設定することができる。

又、制御電圧生成段１０から供給される制御電圧に基づいて、入力電圧を増幅する増幅段２０は、図１に示した回路に限定されることはない。
例えば、図４に示した増幅段２０では、ＭＯＳトランジスタＭ２１のソース端子とＭＯＳトランジスタＭ２２のソース端子の接続部と、定電流源ＣＳ２１と抵抗Ｒｓの接続部の間にＭＯＳトランジスタＭ３１を接続し、ＭＯＳトランジスタＭ２３のソース端子とＭＯＳトランジスタＭ２４のソース端子の接続部と、定電流源ＣＳ２２と抵抗Ｒｓの接続部の間にＭＯＳトランジスタＭ３２を接続し、ＭＯＳトランジスタＭ３１及びＭＯＳトランジスタＭ３２のゲート端子から入力電圧を入力している。

又、ＭＯＳトランジスタＭ２１及びＭＯＳトランジスタＭ２２のゲート端子に設けられていた入力端子を削除し、ＭＯＳトランジスタＭ２１のゲート端子にＭＯＳトランジスタＭ３３のソース端子を接続し、ＭＯＳトランジスタＭ３３のドレイン端子とゲート端子は電源電位ＶＣＣに接続し、抵抗Ｒ２２及びＭＯＳトランジスタＭ１８を削除し、ＭＯＳトランジスタＭ２３のゲート端子をＭＯＳトランジスタＭ２１のゲート端子に接続し、ＭＯＳトランジスタＭ２４のゲート端子をＭＯＳトランジスタＭ２２のゲート端子に接続した。

この回路でも、抵抗Ｒ２１を流れる電流Ｉｄ２は、抵抗Ｒ１１を流れる電流Ｉｄ１と等しくなるので、抵抗Ｒ２１の抵抗値を抵抗Ｒ１１と等しくすれば、ＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２のゲート端子間と、ＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４のゲート端子間に印加される制御電圧は、制御電圧生成段１０のＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間に生じる制御電圧Ｖｃｔｒｌと等しくなる。

ここで、ＭＯＳトランジスタＭ３１は、ドレイン端子がＭＯＳトランジスタＭ２１及びＭＯＳトランジスタＭ２２のソース端子に接続され、ソース端子が定電流源ＣＳ２１及び抵抗Ｒｓに接続され、ゲート端子が入力端子Ｖｉｎ＋になっている。又、ＭＯＳトランジスタＭ３２は、ドレイン端子がＭＯＳトランジスタＭ２３及びＭＯＳトランジスタＭ２４のソース端子に接続され、ソース端子が定電流源ＣＳ２２及び抵抗Ｒｓに接続され、ゲート端子が入力端子Ｖｉｎ−になっている。このように設けられた入力部において、入力端子Ｖｉｎ＋の電位Ｖｐ、入力端子Ｖｉｎ−の電位Ｖｎ、ＭＯＳトランジスタＭ３１のソース端子の電位Ｖｓ３、ＭＯＳトランジスタＭ３２のソース端子の電位Ｖｓ４は、
Ｉ１＋Ｉ２＝Ｉｓ１＋（Ｖｓ３−Ｖｓ４）／Ｒｓ （１５）
Ｉ３＋Ｉ４＝Ｉｓ２−（Ｖｓ３−Ｖｓ４）／Ｒｓ （１６）
Ｖｓ３−Ｖｓ４＝Ｖｐ−Ｖｎ （１７）
の関係を満たす。

ここで、式１５に式１及び式１７を代入し、式１６に式２及び式１７を代入し、更に、（式１５）−（式１６）を行ない、Ｉｓ１＝Ｉｓ２とすれば、式１１と同じ式が得られ、抵抗Ｒ２３を流れる電流Ｉｏｕｔ及び抵抗Ｒ２３の両端子間に生じる出力電圧Ｖｏｕｔも、図１に示した可変利得回路と同じ式で与えられる。従って、図４に示した可変利得回路の場合も、図１に示した可変利得回路と同じ効果が得られる。

又、本発明に係る制御電圧生回路及びこれを用いた可変利得回路は、バイポーラトランジスタを用いても同様に実施することができる。図５は、本発明にかかる可変利得回路を、バイポーラトランジスタを用いて構成した場合の例を示す回路図である。この可変利得回路は、制御電圧を生成する制御電圧生成段１０'と、この制御電圧生成段１０'から供給される制御電圧に基づいて、入力電圧を増幅する増幅段２０'で構成されている。

次に、制御電圧生成段１０'の構成について説明する。
トランジスタＱ１１とトランジスタＱ１２はエミッタ端子同士が接続されており、そのエミッタ端子には可変電流源ＣＳ３２が接続され、可変電流源ＣＳ３２の他方の端子は接地電位ＧＮＤに接続され、トランジスタＱ１１のコレクタ端子には定電流源ＣＳ３１が接続され、定電流源ＣＳ３１の他方の端子は電源電位ＶＣＣに接続され、トランジスタＱ１２のコレクタ端子は電源電位ＶＣＣに接続され、トランジスタＱ１１とトランジスタＱ１２のベース端子間には抵抗Ｒ３１が接続されている。
又、抵抗Ｒ３１の一方の端子はトランジスタＱ１３のエミッタ端子に接続され、トランジスタＱ１３のベース端子はトランジスタＱ１１のコレクタ端子に接続され、トランジスタＱ１３のコレクタ端子はＭＯＳトランジスタＭ４１のドレイン端子に接続され、ＭＯＳトランジスタＭ４１のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ４１のドレイン端子とゲート端子は短絡され、抵抗Ｒ３１の他方の端子には定電圧源Ｖ３１が接続され、定電圧源Ｖ３１の他方の端子は接地電位ＧＮＤに接続されている。

次に、増幅段２０'の構成について説明する。トランジスタＱ２１とトランジスタＱ２２はエミッタ端子同士が接続されており、そのエミッタ端子にはトランジスタＱ２５のコレクタ端子が接続され、トランジスタＱ２５のエミッタ端子は定電流源ＣＳ４１に接続され、定電流源ＣＳ４１の他方の端子は接地電位ＧＮＤに接続され、トランジスタＱ２１のコレクタ端子は抵抗Ｒ４１に接続され、抵抗Ｒ４１の他方の端子は電源電位ＶＣＣに接続され、トランジスタＱ２２のコレクタ端子は電源電位ＶＣＣに接続されている。

又、トランジスタＱ２３とトランジスタＱ２４はエミッタ端子同士が接続されており、そのエミッタ端子にはトランジスタＱ２６のコレクタ端子が接続され、トランジスタＱ２６のエミッタ端子は定電流源ＣＳ４２に接続され、定電流源ＣＳ４２の他方の端子は接地電位ＧＮＤに接続され、トランジスタＱ２３のコレクタ端子は抵抗Ｒ４２に接続され、抵抗Ｒ４２の他方の端子は電源電位ＶＣＣに接続され、トランジスタＱ２４のコレクタ端子は電源電位ＶＣＣに接続されている。

又、トランジスタＱ２１とトランジスタＱ２３のベース端子同士が接続され、トランジスタＱ２２とトランジスタＱ２４のベース端子同士が接続されている。又、ＭＯＳトランジスタＭ４２のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ４２のゲート端子はＭＯＳトランジスタＭ４１のゲート端子に接続され、ＭＯＳトランジスタＭ４２のドレイン端子は抵抗Ｒ４３に接続され、抵抗Ｒ４３の他方の端子は定電圧源Ｖ４１に接続され、定電圧源Ｖ４１の他方の端子は接地電位ＧＮＤに接続されている。又、トランジスタＱ２１とトランジスタＱ２３のベース端子は、ＭＯＳトランジスタＭ４２のドレイン端子と抵抗Ｒ４３の接続部に接続され、トランジスタＱ２２とトランジスタＱ２４のベース端子は、抵抗Ｒ４３と定電圧源Ｖ４１の接続部に接続されている。

制御電圧生成段１０'の動作は図１に示したＭＯＳトランジスタを用いた回路と同様で、トランジスタＱ１１及びトランジスタＱ１２が差動回路を構成し、可変電流源ＣＳ３２によりエミッタ電流Ｉｃ'を変化させた場合、それに応じてトランジスタＱ１２のコレクタ電流Ｉａ'（Ｉａ'＝Ｉｃ'−Ｉｂ'）が変化する。尚、トランジスタＱ１１のコレクタ電流Ｉｂ'は、定電流源ＣＳ３１が出力する定電流になる。

又、トランジスタＱ１１とトランジスタＱ１２のベース端子間には、Ｉａ'とＩｂ'の比に応じた制御電圧Ｖｃｔｒｌが生じ、抵抗Ｒ３１を流れる電流をＩｄ１'とすれば、制御電圧Ｖｃｔｒｌは、
Ｖｃｔｒｌ＝Ｒ１１×Ｉｄ１'
で与えられる。

又、抵抗Ｒ３１を流れる電流Ｉｄ１'は、ＭＯＳトランジスタＭ４１及びＭＯＳトランジスタＭ４２で構成されるミラー回路を介して、増幅段２０'に供給される。

次に、増幅段２０'の動作について説明する。
増幅段２０'には、トランジスタＱ２１及びトランジスタＱ２２で構成される差動回路と、トランジスタＱ２３及びトランジスタＱ２４で構成される差動回路があり、トランジスタＱ２１とトランジスタＱ２２のベース端子間、及びトランジスタＱ２３とトランジスタＱ２４のベース端子間には、抵抗Ｒ４３の両端子間に生じる電圧が印加される。

ここで、ＭＯＳトランジスタＭ４１及びＭＯＳトランジスタＭ４２で構成されるミラー回路の出力電流が抵抗Ｒ４３を流れる電流Ｉｄ２'になるので、抵抗Ｒ３１を流れる電流Ｉｄ１'と抵抗Ｒ４３を流れる電流Ｉｄ２'は等しくなる。従って、抵抗Ｒ３１と抵抗Ｒ４３の抵抗値を等しくすれば、トランジスタＱ２１とトランジスタＱ２２のベース端子間、及びトランジスタＱ２３とトランジスタＱ２４のベース端子間に印加される制御電圧は、制御電圧生成段１０'のトランジスタＱ１１とトランジスタＱ１２のベース端子間に生じる制御電圧Ｖｃｔｒｌと等しくなり、トランジスタＱ２１のコレクタ電流Ｉｃ１、トランジスタＱ２２のコレクタ電流Ｉｃ２、トランジスタＱ２３のコレクタ電流Ｉｃ３、及びトランジスタＱ２４のコレクタ電流Ｉｃ４は、
Ｉａ'：Ｉｂ'＝Ｉｃ１：Ｉｃ２＝Ｉｃ３：Ｉｃ４
の関係を満たす。ここで、Ｉｂ'／Ｉａ'＝ｋ'とすれば、
Ｉｃ２＝ｋ'×Ｉｃ１ （１８）
Ｉｃ４＝ｋ'×Ｉｃ３ （１９）
の関係が成り立つ。

又、出力端子Ｖｏ＋、Ｖｏ−に出力される出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（Ｖｃｃ−Ｒ４１×Ｉｃ１）−（Ｖｃｃ−Ｒ４２×Ｉｃ３）
＝Ｒ４２×Ｉｃ３−Ｒ４１×Ｉｃ１ （２０）
で与えられる。

又、上記Ｉｃ１、Ｉｃ２、Ｉｃ３及びＩｃ４と、トランジスタＱ２５のエミッタ端子の電位Ｖｅ１、トランジスタＱ２６のエミッタ端子の電位Ｖｅ２、定電流源ＣＳ４１を流れる電流Ｉｅ１及び定電流源ＣＳ４２を流れる電流Ｉｅ２は、
Ｉｃ１＋Ｉｃ２＝Ｉｅ１＋（Ｖｅ１−Ｖｅ２）／Ｒｅ （２１）
Ｉｃ３＋Ｉｃ４＝Ｉｅ２−（Ｖｅ１−Ｖｅ２）／Ｒｅ （２２）
の関係を満たす。ここで、式２１に式１８を代入し、式２２に式１９を代入すれば、
（１＋ｋ'）Ｉ１＝Ｉｅ１＋（Ｖｅ１−Ｖｅ２）／Ｒｅ （２３）
（１＋ｋ'）Ｉ３＝Ｉｅ２−（Ｖｅ１−Ｖｅ２）／Ｒｅ （２４）
が得られる。更に、（式２３）−（式２４）を行ない、Ｉｅ１＝Ｉｅ２とすれば、
（１＋ｋ'）（Ｉ１−Ｉ３）＝２（Ｖｅ１−Ｖｅ２）／Ｒｅ
Ｉ１−Ｉ３＝２（Ｖｅ１−Ｖｅ２）／｛Ｒｅ（１＋ｋ'）｝ （２５）
が得られる。

又、入力端子Ｖｉｎ＋の電位Ｖｐ及び入力端子Ｖｉｎ−の電位Ｖｎは、
Ｖｅ１−Ｖｅ２＝Ｖｐ−Ｖｎ （２６）
の関係を満たす。ここで、式２５に式２６を代入すれば、
Ｉ１−Ｉ３＝２（Ｖｐ−Ｖｎ）／｛Ｒｅ（１＋ｋ'）｝ （２７）
が得られる。

又、式２５でＲ４１＝Ｒ４２＝Ｒｅとし、その式に式２７を代入すれば、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝−｛２（Ｖｐ−Ｖｎ）｝｛（１−ｋ’）／（１＋ｋ’）｝ （２８）
で与えられる。
この式２８から分かるように、出力電圧Ｖｏｕｔは、入力端子Ｖｉｎ＋の電位Ｖｐ、入力端子Ｖｉｎ−の電位Ｖｎ及びＩａ'とＩｂ'の比ｋ'によって決まる。つまり、入力端子Ｖｉｎ＋、入力端子Ｖｉｎ−から入力された入力電圧の増幅率は、Ｉａ'とＩｂ'の比ｋ'によって決まる。従って、Ｉａ'とＩｂ'の比ｋ'により入力電圧の増幅率を設定すれば温度変化による出力電圧Ｖｏｕｔの変動を排除することができる。

〔第２の実施形態〕
上記第１の実施形態では、可変利得回路を説明したが、本実施形態では、電流増幅回路を説明する。
図６は、本発明にかかる電流増幅回路の好ましい実施形態を示す回路図である。この電流増幅回路は、制御電圧を生成する制御電圧生成段１０と、この制御電圧生成段１０から供給される制御電圧に基づいた増幅率で電流増幅を行う増幅部３０とで構成されている。

制御電圧生成段１０は、図１に示した制御電圧生成回路と同様の構成であり、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２は、ソース端子同士が接続されている。ＭＯＳトランジスタＭ１１及びＭＯＳトランジスタＭ１２のソース端子には可変電流源ＣＳ１２が接続され、可変電流源ＣＳ１２の他方の端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１１のドレイン端子には定電流源ＣＳ１１が接続され、定電流源ＣＳ１１の他方の端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１２のドレイン端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間には抵抗Ｒ１１が接続されている。

又、抵抗Ｒ１１の一方の端子はＭＯＳトランジスタＭ１３のソース端子に接続され、ＭＯＳトランジスタＭ１３のゲート端子はＭＯＳトランジスタＭ１１のドレイン端子に接続され、ＭＯＳトランジスタＭ１３のドレイン端子はＭＯＳトランジスタＭ１４のドレイン端子に接続され、ＭＯＳトランジスタＭ１４のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１４のドレイン端子とゲート端子は短絡され、抵抗Ｒ１１の他方の端子には定電圧源Ｖ１１が接続され、定電圧源Ｖ１１の他方の端子は接地電位ＧＮＤに接続されている。

増幅部３０は、ＭＯＳトランジスタＭ１４にミラー接続されたＭＯＳトランジスタＭ５１を備えている。ＭＯＳトランジスタＭ５１のソース端子は、電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ５１のゲート端子は、ＭＯＳトランジスタ１４のソース端子及びゲート端子に接続されている。ＭＯＳトランジスタＭ５１のドレイン端子が、抵抗Ｒ５１の一端とＭＯＳトランジスタ５２のゲート端子とに接続されている。抵抗Ｒ５１の他端は、定電圧源Ｖ５１とＭＯＳトランジスタＭ５３のゲート端子とに接続されている。定電圧源Ｖ５１の他端が接地電位ＧＮＤに接続されている。

ＭＯＳトランジスタＭ５２のドレイン端子は、電流出力端子Ｉｏｕｔに接続されている。ＭＯＳトランジスタＭ５３のドレイン端子は、電流入力端子Ｉｉｎに接続されている。ＭＯＳトランジスタＭ５２のソース端子及びＭＯＳトランジスタＭ５３のソース端子は、オペアンプＯＰ５１の出力端子に接続されている。オペアンプＯＰ５１の正の入力端子は、定電圧源Ｖ５２に接続され、定電圧源Ｖ５２の他方の端子は、接地電位ＧＮＤに接続されている。オペアンプＯＰ５１の負の入力端子は、ＭＯＳトランジスタＭ５３のドレイン端子に接続されている。

次に、電流増幅回路の動作を説明する。
制御電圧生成段１０は、図１の制御電圧生段１０と同様に動作する。
即ち、可変電流源ＣＳ１２によりソース電流Ｉｃを変化させた場合、それに応じてＭＯＳトランジスタＭ１２のドレイン電流Ｉａが変化する。ここで、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂ、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａ及びソース電流Ｉｃは、
Ｉｃ＝Ｉａ＋Ｉｂ
の関係を満たす。例えば、Ｉｃ＝２×Ｉｂの時、ＩａとＩｂの比はＩａ：Ｉｂ＝１：１となり、Ｉｃ＝３×Ｉｂの時、ＩａとＩｂの比はＩａ：Ｉｂ＝２：１となる。

又、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間には、ＩａとＩｂの比に応じた制御電圧Ｖｃｔｒｌが生じる。ここで、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間に接続された抵抗Ｒ１１を流れる電流をＩｄ１とすれば、制御電圧Ｖｃｔｒｌは、
Ｖｃｔｒｌ＝Ｒ１１×Ｉｄ１
で与えられる。

又、抵抗Ｒ１１を流れる電流Ｉｄ１が、ＭＯＳトランジスタＭ１４及びＭＯＳトランジスタＭ５１で構成されるミラー回路を介して、増幅段３０に供給される。従って、ＭＯＳトランジスタＭ１４のドレイン電流Ｉｄ１とＭＯＳトランジスタＭ５１のドレイン電流Ｉｄ２とが等しくなる。

次に、増幅部３０の動作について説明する。
ＭＯＳトランジスタ５１のドレイン端子に接続された抵抗Ｒ５１には、ＭＯＳトランジスタ５１のドレイン電流Ｉｄ２が流れる。また、抵抗Ｒ１１及び抵抗Ｒ５１の抵抗値を等しくすれば、ＭＯＳトランジスタＭ５２とＭＯＳトランジスタＭ５３のゲート端子間に印加される電圧は、制御電圧生成段１０のＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２のゲート端子間に生じる制御電圧Ｖｃｔｒｌと等しくなる。
このように制御電圧生成段１０を構成する差動回路のゲート端子間と、増幅部３０のＭＯＳトランジスタＭ５２とＭＯＳトランジスタＭ５３のゲート端子間とに等しい電圧を印加した場合、そ、ＭＯＳトランジスタＭ５２に流れるドレイン電流Ｉ５２、ＭＯＳトランジスタＭ５３のドレイン電流Ｉ５３は、
Ｉａ：Ｉｂ＝Ｉ５３：Ｉ５２
の関係を満たす。即ち、電流入力端子Ｉｉｎから入力される電流と電流出力端子Ｉｏｕｔに流れる電流の比、つまり電流増幅率がＭＯＳトランジスタＭ１１のドレイン電流Ｉｂ、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａの比と等しくなる。ＩａとＩｂの比ｋにより入力電圧の増幅率を設定すれば温度変化による増幅率の変動を排除することができる。
なお、電流比に応じた制御電圧を出力する制御電圧生成段１０は、図６に示した回路に限定されることはない。

例えば、図７に示した制御電圧生成段１０では、ＭＯＳトランジスタＭ１１及びＭＯＳトランジスタＭ１２のソース端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１１のドレイン端子には定電流源ＣＳ１１が接続され、定電流源ＣＳ１１の他方の端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１２のドレイン端子には可変電流源ＣＳ１３が接続され、可変電流源ＣＳ１３の他方の端子は電源電位ＶＣＣに接続されている。

ここで、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂは、定電流源ＣＳ１１が出力する定電流となり、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａは、可変電流源ＣＳ１３によって調整可能な電流となる。従って、可変電流源ＣＳ１３の出力電流を調整することにより、ＩａとＩｂの比を、つまり差動回路の差動電流の電流比を、所望の電流比に設定することができる。

又、図８に示した制御電圧生成段１０では、ＭＯＳトランジスタＭ１１とＭＯＳトランジスタＭ１２はソース端子同士が接続されており、そのソース端子には定電流源ＣＳ１４が接続され、定電流源ＣＳ１４の他方の端子は接地電位ＧＮＤに接続され、ＭＯＳトランジスタＭ１２のドレイン端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ１１のドレイン端子には可変電流源ＣＳ１３が接続され、定電流源ＣＳ１３の他方の端子は電源電位ＶＣＣに接続されている。

ここで、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｂは、可変電流源ＣＳ１３によって調整可能な電流となり、ＭＯＳトランジスタＭ１２のドレイン電流Ｉａは、定電流源ＣＳ１４が出力する定電流ＩｃからＭＯＳトランジスタＭ１１のドレイン電流Ｉｂを差し引いた電流Ｉｃ−Ｉｂと等しくなる。従って、可変電流源ＣＳ１３の出力電流を調整することにより、Ｉａ（＝Ｉｃ−Ｉｂ）とＩｂの比を、つまり差動回路の差動電流の電流比を、所望の電流比に設定することができる。

又、本発明に係る制御電圧生回路及びこれを用いた電流増幅回路は、バイポーラトランジスタを用いても同様に実施することができる。図９は、本発明にかかる電流増幅回路を、バイポーラトランジスタを用いて構成した場合の例を示す回路図である。この電流増幅回路は、制御電圧を生成する制御電圧生成段１０'と、この制御電圧生成段１０'から供給される制御電圧に基づいて、入力電圧を増幅する増幅段３０'で構成されている。

次に、制御電圧生成段１０'の構成について説明する。
トランジスタＱ１１とトランジスタＱ１２はエミッタ端子同士が接続されており、そのエミッタ端子には可変電流源ＣＳ３２が接続され、可変電流源ＣＳ３２の他方の端子は接地電位ＧＮＤに接続され、トランジスタＱ１１のコレクタ端子には定電流源ＣＳ３１が接続され、定電流源ＣＳ３１の他方の端子は電源電位ＶＣＣに接続され、トランジスタＱ１２のコレクタ端子は電源電位ＶＣＣに接続され、トランジスタＱ１１とトランジスタＱ１２のベース端子間には抵抗Ｒ３１が接続されている。
又、抵抗Ｒ３１の一方の端子はトランジスタＱ１３のエミッタ端子に接続され、トランジスタＱ１３のベース端子はトランジスタＱ１１のコレクタ端子に接続され、トランジスタＱ１３のコレクタ端子はＭＯＳトランジスタＭ４１のドレイン端子に接続され、ＭＯＳトランジスタＭ４１のソース端子は電源電位ＶＣＣに接続され、ＭＯＳトランジスタＭ４１のドレイン端子とゲート端子は短絡され、抵抗Ｒ３１の他方の端子には定電圧源Ｖ３１が接続され、定電圧源Ｖ３１の他方の端子は接地電位ＧＮＤに接続されている。

次に、増幅段３０'の構成について説明する。
増幅部３０’は、ＭＯＳトランジスタＭ１４にミラー接続されたＭＯＳトランジスタＭ５１を備えている。ＭＯＳトランジスタＭ５１のソース端子は、電源ＶＣＣに接続され、ＭＯＳトランジスタＭ５１のゲート端子は、ＭＯＳトランジスタ１４のソース端子及びゲート端子に接続されている。ＭＯＳトランジスタＭ５１のドレイン端子が、抵抗Ｒ５１の一端とトランジスタＱ５２のベース端子に接続されている。抵抗Ｒ５１の他端は、定電圧源Ｖ５１とトランジスタＱ５３のベース端子とに接続されている。定電圧源Ｖ５１の他端が接地電位ＧＮＤに接続されている。

トランジスタＱ５２のコレクタ端子は、電流出力端子Ｉｏｕｔに接続されている。トランジスタＱ５３のコレクタ端子は、電流入力端子Ｉｉｎに接続されている。トランジスタＱ５２のエミッタ端子及びトランジスタＱ５３のエミッタ端子は、オペアンプＯＰ５１の出力端子に接続されている。オペアンプＯＰ５１の正の入力端子は、定電圧源Ｖ５２に接続され、定電圧源Ｖ５２の他方の端子が、接地電位ＧＮＤに接続されている。オペアンプＯＰ５１の負の入力端子は、トランジスタＱ５３のコレクタ端子に接続されている。
制御電圧生成段１０'の動作は図１に示したＭＯＳトランジスタを用いた回路と同様で、トランジスタＱ１１及びトランジスタＱ１２が差動回路を構成し、可変電流源ＣＳ３２によりエミッタ電流Ｉｃ'を変化させた場合、それに応じてトランジスタＱ１２のコレクタ電流Ｉａ'（Ｉａ'＝Ｉｃ'−Ｉｂ'）が変化する。尚、トランジスタＱ１１のコレクタ電流Ｉｂ'は、定電流源ＣＳ３１が出力する定電流になる。

又、トランジスタＱ１１とトランジスタＱ１２のベース端子間には、Ｉａ'とＩｂ'の比に応じた制御電圧Ｖｃｔｒｌが生じ、抵抗Ｒ３１を流れる電流をＩｄ１'とすれば、制御電圧Ｖｃｔｒｌは、
Ｖｃｔｒｌ＝Ｒ１１×Ｉｄ１'
で与えられる。

又、抵抗Ｒ３１を流れる電流Ｉｄ１'は、ＭＯＳトランジスタＭ１４及びＭＯＳトランジスタＭ５１で構成されるミラー回路を介して、増幅部３０'に供給される。従って、ＭＯＳトランジスタＭ１４のドレイン電流Ｉｄ１’と、ＭＯＳトランジスタＭ５１のドレイン電流Ｉｄ２’とが等しくなる。

次に、増幅段３０'の動作について説明する。
ＭＯＳトランジスタ５１のドレイン端子に接続された抵抗Ｒ５１には、ＭＯＳトランジスタ５１のドレイン電流がＩｄ２’が流れる。また、抵抗Ｒ１１及び抵抗Ｒ５１の抵抗値を等しくすれば、トランジスタＱ５２とトランジスタＱ５３のベース端子間に印加される電圧は、制御電圧生成段１０’のトランジスタＱ１１とトランジスタＱ１２のベース端子間に生じる制御電圧Ｖｃｔｒｌと等しくなる。

このように制御電圧生成段１０’を構成する差動回路のベース端子間と、増幅部３０のトランジスタＱ５２とトランジスタＱ５３のベース端子間とに等しい電圧を印加した場合、トランジスＱ５２に流れるコレクタ電流Ｉ５２’、トランジスタＱ５３のコレクタ電流Ｉ５３’は、
Ｉａ’：Ｉｂ’＝Ｉ５３’：Ｉ５２’
の関係を満たす。即ち、電流入力端子Ｉｉｎから入力される電流と電流出力端子Ｉｏｕｔに流れる電流の比、つまり、電流増幅率がトランジスタＱ１１のコレクタ電流Ｉｂ’、トランジスタＱ１２のコレクタ電流Ｉａ’の比と等しくなる。Ｉａ’とＩｂ’の比ｋにより入力電圧の増幅率を設定すれば温度変化による増幅率の変動を排除することができる。

本発明にかかる可変利得回路を示す回路図である。 本発明にかかる可変利得回路を示す回路図である。 本発明にかかる可変利得回路を示す回路図である。 本発明にかかる可変利得回路を示す回路図である。 本発明にかかる可変利得回路を示す回路図である。 本発明にかかる電流増幅回路を示す回路図である。 本発明にかかる電流増幅回路を示す回路図である。 本発明にかかる電流増幅回路を示す回路図である。 本発明にかかる電流増幅回路を示す回路図である。 差動回路を示す回路図である。 差動回路における制御電圧と差動電流の関係を示すグラフである。

符号の説明

１０，１０’ 制御電圧生成段
２０，２０’ 増幅段
３０，３０’ 増幅部

Claims (10)

1. 差動回路の第１の差動電流と第２の差動電流の電流比を設定する手段と、前記電流比に応じた制御電圧を出力する手段を備えたことを特徴とする制御電圧生成回路。
2. 前記制御電圧が、前記差動回路の差動入力端子間に生じた電圧であることを特徴とする請求項１記載の制御電圧生成回路。
3. 前記第１の差動電流又は前記第２の差動電流が定電流回路の出力電流であることを特徴とする請求項１又は２記載の制御電圧生成回路。
4. 請求項１乃至３のいずれか１項記載の制御電圧生成回路と、差動増幅回路を備え、
   前記制御電圧生成回路が出力する前記制御電圧により、前記差動増幅回路の利得値が制御されることを特徴とする可変利得回路。
5. 請求項１乃至３のいずれか１項記載の制御電圧生成回路と、
   前記制御電圧生成回路の出力する前記制御電圧により制御された増幅率で入力電流の増幅を行う増幅部と、を備えたことを特徴とする電流増幅回路。
6. 差動回路を構成する第１のトランジスタのドレイン電流若しくはコレクタ電流と第２のトランジスタのドレイン電流若しくはコレクタ電流との電流比を設定する手段と、
   前記電流比に応じた電圧を、第１のトランジスタと第２のトランジスタのゲート端子間若しくはベース端子間に出力する手段と、
   を備えたことを特徴とする制御電圧生成回路。
7. 前記第１のトランジスタのドレイン端子若しくはコレクタ端子、又は前記第２のトランジスタのドレイン端子若しくはコレクタ端子に、定電流回路が接続されていることを特徴とする請求項６記載の制御電圧生成回路。
8. 請求項６又は７のいずれか１項記載の制御電圧生成回路と、差動増幅回路を備え、
   前記制御電圧生成回路が出力する電圧により、前記差動増幅回路の利得値が制御されることを特徴とする可変利得回路。
9. 請求項６又は７のいずれか１項記載の制御電圧生成回路と、差動増幅回路を備え、
   前記第１のトランジスタと前記第２のトランジスタのゲート端子間若しくはベース端子間に出力される電圧と、前記差動増幅回路を構成する差動回路のゲート端子間若しくはベース端子間に与えられる電圧とが等しくなるように回路が接続されていることを特徴とする可変利得回路。
10. 請求項６又は７のいずれか１項記載の制御電圧生成回路と、
    前記制御電圧生成回路の出力する前記制御電圧により制御された増幅率で入力電流の増幅を行う増幅部と、を備えたことを特徴とする電流増幅回路。
    

Images