JP2000196386A - 可変利得回路 - Google Patents
可変利得回路Info
- Publication number
- JP2000196386A JP2000196386A JP10370290A JP37029098A JP2000196386A JP 2000196386 A JP2000196386 A JP 2000196386A JP 10370290 A JP10370290 A JP 10370290A JP 37029098 A JP37029098 A JP 37029098A JP 2000196386 A JP2000196386 A JP 2000196386A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- current
- control signal
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】利得制御信号に対して指数関数的に利得を制御
できる範囲を拡大させた可変利得回路を提供する。 【解決手段】第１の利得制御信号Ｖｘを第２の利得制御
信号Ｖｙに変換する利得制御信号変換回路１１と、第２
の利得制御信号Ｖｙにより利得が制御される利得制御回
路１２とを備え、利得制御信号変換回路１１はＶｙ＝Ｖ
ｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝（ただし、
Ｖｔ：熱電圧、ｂ≧０）なる入出力特性を有し、利得制
御回路１２は入力信号電流をＩｓｉｇ、出力信号電流を
Ｉａとしたとき、Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ
（Ｖｙ／Ｖｔ）］なる伝達関数を有する。
できる範囲を拡大させた可変利得回路を提供する。 【解決手段】第１の利得制御信号Ｖｘを第２の利得制御
信号Ｖｙに変換する利得制御信号変換回路１１と、第２
の利得制御信号Ｖｙにより利得が制御される利得制御回
路１２とを備え、利得制御信号変換回路１１はＶｙ＝Ｖ
ｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝（ただし、
Ｖｔ：熱電圧、ｂ≧０）なる入出力特性を有し、利得制
御回路１２は入力信号電流をＩｓｉｇ、出力信号電流を
Ｉａとしたとき、Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ
（Ｖｙ／Ｖｔ）］なる伝達関数を有する。
Description
【０００１】
【発明の属する技術分野】本発明は可変利得回路に係
り、特に利得制御信号に対して指数関数的に利得が変化
するように構成された、携帯無線機等に好適な可変利得
回路に関する。
り、特に利得制御信号に対して指数関数的に利得が変化
するように構成された、携帯無線機等に好適な可変利得
回路に関する。
【０００２】
【従来の技術】近年、携帯電話機に代表される無線通信
機器の開発が盛んに行われている。これらの無線通信機
器は、例えば人間が所持したり、自動車などに搭載され
て使用されるため、小型かつ軽量であることが要求され
る。このため、機器を構成する部品は従来の構成部品単
体を多数接続したハイブリッド構成よりも、小型化、軽
量化に向くモノリシックＩＣ（集積回路）化が強く望ま
れている。部品の小型化の他に、機器の低価格化も当然
に要求されるが、モノリシックＩＣ化は低価格化にも欠
かせない技術である。
機器の開発が盛んに行われている。これらの無線通信機
器は、例えば人間が所持したり、自動車などに搭載され
て使用されるため、小型かつ軽量であることが要求され
る。このため、機器を構成する部品は従来の構成部品単
体を多数接続したハイブリッド構成よりも、小型化、軽
量化に向くモノリシックＩＣ（集積回路）化が強く望ま
れている。部品の小型化の他に、機器の低価格化も当然
に要求されるが、モノリシックＩＣ化は低価格化にも欠
かせない技術である。
【０００３】このような無線通信機器における無線送受
信機回路では、ＩＦ（中間周波数）段に可変利得増幅器
（可変利得回路）が配置され、この可変利得回路により
ＩＦ信号を適正なレベルに調整できるように構成され
る。また、近年盛んに開発が進められているＣＤＭＡ
（符号分割多元接続）方式の無線通信機器では、送信電
力制御が必須であるため、このＩＦ段の可変利得回路は
７０ｄＢ以上の信号レベル制御を可能とするような広範
囲の利得制御を行うことが求められる。
信機回路では、ＩＦ（中間周波数）段に可変利得増幅器
（可変利得回路）が配置され、この可変利得回路により
ＩＦ信号を適正なレベルに調整できるように構成され
る。また、近年盛んに開発が進められているＣＤＭＡ
（符号分割多元接続）方式の無線通信機器では、送信電
力制御が必須であるため、このＩＦ段の可変利得回路は
７０ｄＢ以上の信号レベル制御を可能とするような広範
囲の利得制御を行うことが求められる。
【０００４】一般に、このような広範囲の利得制御を行
うためには、利得制御信号に対して指数関数的に信号レ
ベルを調節することが要求される。しかし、従来の可変
利得回路では以下に説明するように、利得制御信号に対
して指数関数的に信号レベルを調節できる範囲がかなり
制限され、上記の要求に応えることが難しく、この範囲
を超えて利得を変化させるようにすると制御が困難にな
ってしまうという問題がある。
うためには、利得制御信号に対して指数関数的に信号レ
ベルを調節することが要求される。しかし、従来の可変
利得回路では以下に説明するように、利得制御信号に対
して指数関数的に信号レベルを調節できる範囲がかなり
制限され、上記の要求に応えることが難しく、この範囲
を超えて利得を変化させるようにすると制御が困難にな
ってしまうという問題がある。
【０００５】図１０に、従来の可変利得回路を示す。ト
ランジスタＱ１００，Ｑ１０１は差動トランジスタ対を
構成しており、共通エミッタ端子に入力信号電流Ｉｓｉ
ｇが注入され、出力信号電流ＩａはトランジスタＱ１０
０のコレクタ端子から取り出される。入力信号電流Ｉｓ
ｉｇから所定の利得倍された出力信号電流Ｉａを生成す
るために、利得制御信号ＶｘがトランジスタＱ１００，
Ｑ１０１のベース端子間に入力される。トランジスタＱ
１０１のコレクタ端子に流れる電流（Ｉｓｉｇ−Ｉａ）
は不要電流とされ、電源等に流れ込むように設計され
る。
ランジスタＱ１００，Ｑ１０１は差動トランジスタ対を
構成しており、共通エミッタ端子に入力信号電流Ｉｓｉ
ｇが注入され、出力信号電流ＩａはトランジスタＱ１０
０のコレクタ端子から取り出される。入力信号電流Ｉｓ
ｉｇから所定の利得倍された出力信号電流Ｉａを生成す
るために、利得制御信号ＶｘがトランジスタＱ１００，
Ｑ１０１のベース端子間に入力される。トランジスタＱ
１０１のコレクタ端子に流れる電流（Ｉｓｉｇ−Ｉａ）
は不要電流とされ、電源等に流れ込むように設計され
る。
【０００６】この可変利得回路の利得、つまり入力信号
電流Ｉｓｉｇから出力信号電流Ｉａへの伝達関数は、近
似的に次式（１）で表される。 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｘ／Ｖｔ）］ （１） ここでＶｔは熱電圧であり、常温で約２６ｍＶである。
電流Ｉｓｉｇから出力信号電流Ｉａへの伝達関数は、近
似的に次式（１）で表される。 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｘ／Ｖｔ）］ （１） ここでＶｔは熱電圧であり、常温で約２６ｍＶである。
【０００７】式（１）から、１≪ｅｘｐ（Ｖｘ／Ｖｔ）
の条件では、Ｉａ／Ｉｓｉｇ＝１／ｅｘｐ（Ｖｘ／Ｖ
ｔ）と近似でき、利得制御信号Ｖｘに対して利得は指数
関数的に変化（減少）することが分かる。しかしなが
ら、１≪ｅｘｐ（Ｖｘ／Ｖｔ）の条件が成り立たない場
合、例えば利得制御信号Ｖｘが０以下の領域では、Ｖｘ
と利得の関係は指数関数の関係ではなくなる。すなわ
ち、利得制御信号Ｖｘに対し１≪ｅｘｐ（Ｖｘ／Ｖｔ）
の仮定が成り立たなくなると、利得制御信号Ｖｘに対す
る利得の変化は指数関数的ではなくなってしまう。
の条件では、Ｉａ／Ｉｓｉｇ＝１／ｅｘｐ（Ｖｘ／Ｖ
ｔ）と近似でき、利得制御信号Ｖｘに対して利得は指数
関数的に変化（減少）することが分かる。しかしなが
ら、１≪ｅｘｐ（Ｖｘ／Ｖｔ）の条件が成り立たない場
合、例えば利得制御信号Ｖｘが０以下の領域では、Ｖｘ
と利得の関係は指数関数の関係ではなくなる。すなわ
ち、利得制御信号Ｖｘに対し１≪ｅｘｐ（Ｖｘ／Ｖｔ）
の仮定が成り立たなくなると、利得制御信号Ｖｘに対す
る利得の変化は指数関数的ではなくなってしまう。
【０００８】無線通信機器等において利得制御を行う場
合、利得制御信号Ｖｘに対して指数関数的に利得を変化
させること、言い換えれば利得制御信号Ｖｘとデジベル
表示した利得との関係が線形であることが制御の容易さ
から求められる。しかし、図１０の可変利得回路では、
このような線形の関係は１≪ｅｘｐ（Ｖｘ／Ｖｔ）の条
件でしか得られず、広範囲の利得制御を行うことができ
ない。また、このような線形の関係が得られる利得（Ｉ
ａ／Ｉｓｉｇ）は最大でも１／２以下であり、入力信号
電流ＩｓｉｇであるＩＦ信号の約半分を捨ててしまうこ
とになるため、可変利得回路に入力される信号のＳ／Ｎ
を低下させるという問題がある。
合、利得制御信号Ｖｘに対して指数関数的に利得を変化
させること、言い換えれば利得制御信号Ｖｘとデジベル
表示した利得との関係が線形であることが制御の容易さ
から求められる。しかし、図１０の可変利得回路では、
このような線形の関係は１≪ｅｘｐ（Ｖｘ／Ｖｔ）の条
件でしか得られず、広範囲の利得制御を行うことができ
ない。また、このような線形の関係が得られる利得（Ｉ
ａ／Ｉｓｉｇ）は最大でも１／２以下であり、入力信号
電流ＩｓｉｇであるＩＦ信号の約半分を捨ててしまうこ
とになるため、可変利得回路に入力される信号のＳ／Ｎ
を低下させるという問題がある。
【０００９】
【発明が解決しようとする課題】上述したように、従来
の可変利得回路は利得制御信号に対して指数関数的に利
得を制御できる範囲が狭く、この範囲を超えて利得を制
御しようとすると、制御が難しくなるという問題点があ
った。
の可変利得回路は利得制御信号に対して指数関数的に利
得を制御できる範囲が狭く、この範囲を超えて利得を制
御しようとすると、制御が難しくなるという問題点があ
った。
【００１０】従って、本発明の目的は、利得制御信号に
対して指数関数的に利得を制御できる範囲を拡大できる
可変利得回路を提供することにある。
対して指数関数的に利得を制御できる範囲を拡大できる
可変利得回路を提供することにある。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る可変利得回路は、第１の利得制御信号
を第２の利得制御信号に変換する利得制御信号変換回路
と、第２の利得制御信号により利得が制御される利得制
御回路とを備え、利得制御信号変換回路は、第１の利得
制御信号をＶｘ、第２の利得制御信号をＶｙ、熱電圧を
Ｖｔとしたとき、 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ ただし、ｂ≧０なる入出力特性を有し、利得制御回路
は、入力信号電流をＩｓｉｇ、出力信号電流をＩａとし
たとき、 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ なる伝達関数を有することを特徴とする。
め、本発明に係る可変利得回路は、第１の利得制御信号
を第２の利得制御信号に変換する利得制御信号変換回路
と、第２の利得制御信号により利得が制御される利得制
御回路とを備え、利得制御信号変換回路は、第１の利得
制御信号をＶｘ、第２の利得制御信号をＶｙ、熱電圧を
Ｖｔとしたとき、 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ ただし、ｂ≧０なる入出力特性を有し、利得制御回路
は、入力信号電流をＩｓｉｇ、出力信号電流をＩａとし
たとき、 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ なる伝達関数を有することを特徴とする。
【００１２】Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ
／Ｖｔ）］の伝達関数を有する利得制御回路は、一つの
態様によると例えば、共通エミッタ端子に入力信号電流
が注入され、一方のトランジスタのコレクタから出力信
号電流が取り出される差動トランジスタ対からなり、こ
の差動トランジスタ対の二つのトランジスタのベース端
子間に第２の利得制御信号が供給されることにより利得
が制御されるように構成される。
／Ｖｔ）］の伝達関数を有する利得制御回路は、一つの
態様によると例えば、共通エミッタ端子に入力信号電流
が注入され、一方のトランジスタのコレクタから出力信
号電流が取り出される差動トランジスタ対からなり、こ
の差動トランジスタ対の二つのトランジスタのベース端
子間に第２の利得制御信号が供給されることにより利得
が制御されるように構成される。
【００１３】また、他の態様による利得制御回路は、上
記と同じ伝達関数を有し、差動信号を入力できるように
差動回路化された利得制御回路であって、共通エミッタ
端子に正の入力信号電流が注入され、一方のトランジス
タのコレクタ端子から正の出力信号電流が取り出される
第１の差動トランジスタ対と、共通エミッタ端子に負の
入力信号電流が注入され、一方のトランジスタのコレク
タ端子から負の出力信号電流が取り出される第２の差動
トランジスタ対からなり、第１の差動トランジスタ対の
二つのトランジスタのベース端子間および第２の差動ト
ランジスタ対の二つのトランジスタのベース端子間に第
２の利得制御信号が供給されることにより利得が制御さ
れるように構成される。
記と同じ伝達関数を有し、差動信号を入力できるように
差動回路化された利得制御回路であって、共通エミッタ
端子に正の入力信号電流が注入され、一方のトランジス
タのコレクタ端子から正の出力信号電流が取り出される
第１の差動トランジスタ対と、共通エミッタ端子に負の
入力信号電流が注入され、一方のトランジスタのコレク
タ端子から負の出力信号電流が取り出される第２の差動
トランジスタ対からなり、第１の差動トランジスタ対の
二つのトランジスタのベース端子間および第２の差動ト
ランジスタ対の二つのトランジスタのベース端子間に第
２の利得制御信号が供給されることにより利得が制御さ
れるように構成される。
【００１４】本発明による可変利得回路では、例えば外
部から入力される第１の利得制御信号Ｖｘが利得制御信
号変換回路によってＶｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖ
ｘ／Ｖｔ）−１｝なる第２の利得制御信号に変換された
後、利得制御回路に入力される。利得制御回路の伝達関
数（利得）、つまり出力信号電流Ｉａと入力信号電流Ｉ
ｓｉｇの比はＩａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ
／Ｖｔ）］であり、これにＶｙ＝Ｖｔ・ｌｎ｛ｅｘｐ
（ｂ・Ｖｘ／Ｖｔ）−１｝の関係を代入すると、Ｉａ／
Ｉｓｉｇ＝ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）となり、第１の
利得制御信号Ｖｘに対して指数関数的に変化する。
部から入力される第１の利得制御信号Ｖｘが利得制御信
号変換回路によってＶｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖ
ｘ／Ｖｔ）−１｝なる第２の利得制御信号に変換された
後、利得制御回路に入力される。利得制御回路の伝達関
数（利得）、つまり出力信号電流Ｉａと入力信号電流Ｉ
ｓｉｇの比はＩａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ
／Ｖｔ）］であり、これにＶｙ＝Ｖｔ・ｌｎ｛ｅｘｐ
（ｂ・Ｖｘ／Ｖｔ）−１｝の関係を代入すると、Ｉａ／
Ｉｓｉｇ＝ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）となり、第１の
利得制御信号Ｖｘに対して指数関数的に変化する。
【００１５】従って、第１の利得制御信号Ｖｘが０の領
域から、利得Ｉａ／ＩｓｉｇをＶｘに対して指数関数的
に変化させることができる。すなわち、第１の利得制御
信号Ｖｘに対して指数関数的に利得を制御できる範囲が
拡大される。
域から、利得Ｉａ／ＩｓｉｇをＶｘに対して指数関数的
に変化させることができる。すなわち、第１の利得制御
信号Ｖｘに対して指数関数的に利得を制御できる範囲が
拡大される。
【００１６】本発明における利得制御信号変換回路は、
例えば差動トランジスタ対（第３の差動トランジスタ
対）により構成される。この差動トランジスタ対の共通
エミッタ端子はＩｏなる所定の直流電流が入力され、こ
の第３の差動トランジスタ対の一方のトランジスタはコ
レクタ端子とベース端子が接続されると共にコレクタ端
子にＩｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）なる電流が入力
され、この第３の差動トランジスタ対の他方のトランジ
スタはベース端子が所定の直流レベルに固定される。そ
して、この第３の差動トランジスタ対の二つのトランジ
スタのベース端子の電位差を第２の利得制御信号として
出力する。
例えば差動トランジスタ対（第３の差動トランジスタ
対）により構成される。この差動トランジスタ対の共通
エミッタ端子はＩｏなる所定の直流電流が入力され、こ
の第３の差動トランジスタ対の一方のトランジスタはコ
レクタ端子とベース端子が接続されると共にコレクタ端
子にＩｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）なる電流が入力
され、この第３の差動トランジスタ対の他方のトランジ
スタはベース端子が所定の直流レベルに固定される。そ
して、この第３の差動トランジスタ対の二つのトランジ
スタのベース端子の電位差を第２の利得制御信号として
出力する。
【００１７】本発明における他の利得制御信号変換回路
は、さらに第３の差動トランジスタ対の一方のトランジ
スタのベース端子に、このトランジスタのベース端子お
よび利得制御回路に流れるベース電流を補償する電流を
入力する手段を有することを特徴とする。
は、さらに第３の差動トランジスタ対の一方のトランジ
スタのベース端子に、このトランジスタのベース端子お
よび利得制御回路に流れるベース電流を補償する電流を
入力する手段を有することを特徴とする。
【００１８】本発明における別の利得制御信号変換回路
は、第３の差動トランジスタ対の共通エミッタ端子にコ
レクタ端子が接続され、ベース端子とエミッタ端子間に
所定のバイアス電圧が印加された第１のトランジスタ
と、この第１のトランジスタのベース端子に一端が接続
された抵抗と、この抵抗の他端にベース端子が接続され
た第２のトランジスタと、この第２のトランジスタのベ
ース端子に接続され、第１の利得制御信号に比例した電
流を流す電流源と、第２のトランジスタのコレクタ端子
に電流入力端子が接続され、電流出力端子からＩｏ・ｅ
ｘｐ（−ｂ・Ｖｘ／Ｖｔ）の電流を出力して、第３の差
動トランジスタ対の一方のトランジスタのコレクタ端子
に供給する第１のカレントミラー回路とをさらに有する
ことを特徴とする。
は、第３の差動トランジスタ対の共通エミッタ端子にコ
レクタ端子が接続され、ベース端子とエミッタ端子間に
所定のバイアス電圧が印加された第１のトランジスタ
と、この第１のトランジスタのベース端子に一端が接続
された抵抗と、この抵抗の他端にベース端子が接続され
た第２のトランジスタと、この第２のトランジスタのベ
ース端子に接続され、第１の利得制御信号に比例した電
流を流す電流源と、第２のトランジスタのコレクタ端子
に電流入力端子が接続され、電流出力端子からＩｏ・ｅ
ｘｐ（−ｂ・Ｖｘ／Ｖｔ）の電流を出力して、第３の差
動トランジスタ対の一方のトランジスタのコレクタ端子
に供給する第１のカレントミラー回路とをさらに有する
ことを特徴とする。
【００１９】本発明におけるさらに別の利得制御信号変
換回路は、差動回路化された利得制御回路に適合した構
成であって、第３の差動トランジスタ対の共通エミッタ
端子にコレクタ端子が接続され、ベース端子とエミッタ
端子間に所定のバイアス電圧が印加された第１のトラン
ジスタと、この第１のトランジスタのベース端子に一端
が接続された抵抗と、この抵抗の他端にベース端子が接
続された第２のトランジスタと、この第２のトランジス
タのベース端子に接続され、第１の利得制御信号に比例
した電流を流す電流源と、第２のトランジスタのコレク
タ端子にエミッタ端子が接続された第３のトランジスタ
と、この第３のトランジスタのコレクタ端子に電流入力
端子が接続され、電流出力端子からＩｏ・ｅｘｐ（−ｂ
・Ｖｘ／Ｖｔ）の電流を出力して、第３の差動トランジ
スタ対の一方のトランジスタのコレクタ端子に供給する
第１のカレントミラー回路と、第３のトランジスタのベ
ース端子に電流入力端子が接続され、電流出力端子が第
３の差動トランジスタ対の一方のトランジスタのベース
端子に接続された第２のカレントミラー回路とを有する
ことを特徴とする。
換回路は、差動回路化された利得制御回路に適合した構
成であって、第３の差動トランジスタ対の共通エミッタ
端子にコレクタ端子が接続され、ベース端子とエミッタ
端子間に所定のバイアス電圧が印加された第１のトラン
ジスタと、この第１のトランジスタのベース端子に一端
が接続された抵抗と、この抵抗の他端にベース端子が接
続された第２のトランジスタと、この第２のトランジス
タのベース端子に接続され、第１の利得制御信号に比例
した電流を流す電流源と、第２のトランジスタのコレク
タ端子にエミッタ端子が接続された第３のトランジスタ
と、この第３のトランジスタのコレクタ端子に電流入力
端子が接続され、電流出力端子からＩｏ・ｅｘｐ（−ｂ
・Ｖｘ／Ｖｔ）の電流を出力して、第３の差動トランジ
スタ対の一方のトランジスタのコレクタ端子に供給する
第１のカレントミラー回路と、第３のトランジスタのベ
ース端子に電流入力端子が接続され、電流出力端子が第
３の差動トランジスタ対の一方のトランジスタのベース
端子に接続された第２のカレントミラー回路とを有する
ことを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 ［第１の実施形態］図１は、本発明の第１の実施形態に
係る可変利得回路の基本構成を示す図である。利得制御
信号入力端子１０には、可変利得回路の利得を外部から
制御するための第１の利得制御信号Ｖｘが入力される。
この第１の利得制御信号Ｖｘは、利得制御信号変換回路
（Control Signal Converter）１１により第２の利得制
御信号Ｖｙに変換された後、利得制御回路１２に供給さ
れる。
施の形態を説明する。 ［第１の実施形態］図１は、本発明の第１の実施形態に
係る可変利得回路の基本構成を示す図である。利得制御
信号入力端子１０には、可変利得回路の利得を外部から
制御するための第１の利得制御信号Ｖｘが入力される。
この第１の利得制御信号Ｖｘは、利得制御信号変換回路
（Control Signal Converter）１１により第２の利得制
御信号Ｖｙに変換された後、利得制御回路１２に供給さ
れる。
【００２１】利得制御回路１２は、第２の利得制御信号
Ｖｙにより利得が制御される回路であり、図１０に示し
た従来の可変利得回路と同様に差動トランジスタ対を構
成するトランジスタＱ１，Ｑ２からなる。トランジスタ
Ｑ１，Ｑ２の共通エミッタ端子に入力信号電流Ｉｓｉｇ
が注入され、トランジスタＱ１のコレクタ端子から出力
信号電流Ｉａが取り出される。トランジスタＱ２のコレ
クタ端子に流れる電流Ｉｂ（Ｉｓｉｇ−Ｉａ）は不要電
流であり、電源等から供給される。
Ｖｙにより利得が制御される回路であり、図１０に示し
た従来の可変利得回路と同様に差動トランジスタ対を構
成するトランジスタＱ１，Ｑ２からなる。トランジスタ
Ｑ１，Ｑ２の共通エミッタ端子に入力信号電流Ｉｓｉｇ
が注入され、トランジスタＱ１のコレクタ端子から出力
信号電流Ｉａが取り出される。トランジスタＱ２のコレ
クタ端子に流れる電流Ｉｂ（Ｉｓｉｇ−Ｉａ）は不要電
流であり、電源等から供給される。
【００２２】利得制御信号変換回路１１から出力される
第２の利得制御信号Ｖｙは電圧信号であり、利得制御回
路１２のトランジスタＱ１，Ｑ２のベース端子間に入力
される。利得制御信号変換回路１１は、第１の利得制御
信号Ｖｘを次式の入出力特性に従って第２の利得制御信
号Ｖｙに変換する。 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ （２） ここで、ｂ＞＝０，Ｖｘ＞＝０である。ただし、Ｖｘ＝
０の場合は、式（２）からＶｙは−∞となるが、この場
合は差動トランジスタ対の一方のトランジスタ（Ｑ１）
にのみ入力信号電流Ｉｓｉｇが流れると解釈するものと
する。
第２の利得制御信号Ｖｙは電圧信号であり、利得制御回
路１２のトランジスタＱ１，Ｑ２のベース端子間に入力
される。利得制御信号変換回路１１は、第１の利得制御
信号Ｖｘを次式の入出力特性に従って第２の利得制御信
号Ｖｙに変換する。 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ （２） ここで、ｂ＞＝０，Ｖｘ＞＝０である。ただし、Ｖｘ＝
０の場合は、式（２）からＶｙは−∞となるが、この場
合は差動トランジスタ対の一方のトランジスタ（Ｑ１）
にのみ入力信号電流Ｉｓｉｇが流れると解釈するものと
する。
【００２３】次に、第２の利得制御信号Ｖｙを利得制御
回路１２に入力した場合、出力信号電流Ｉａが第１の利
得制御信号Ｖｘに対して指数関数的に変化することを説
明する。
回路１２に入力した場合、出力信号電流Ｉａが第１の利
得制御信号Ｖｘに対して指数関数的に変化することを説
明する。
【００２４】図１中に示した利得制御回路１２の利得、
つまり入力信号電流Ｉｓｉｇから出力信号電流Ｉａへの
伝達関数は、次式（３）で表される。 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ （３） ここで、Ｖｔは熱電圧であり、常温で約２６ｍＶであ
る。式（３）は、図１０に示した従来の可変利得回路の
伝達関数を表した式（１）における利得制御信号Ｖｘが
利得制御信号変換回路１１により変換された第２の利得
制御信号Ｖｙに置き換わっている点以外、式（１）と同
様である。
つまり入力信号電流Ｉｓｉｇから出力信号電流Ｉａへの
伝達関数は、次式（３）で表される。 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ （３） ここで、Ｖｔは熱電圧であり、常温で約２６ｍＶであ
る。式（３）は、図１０に示した従来の可変利得回路の
伝達関数を表した式（１）における利得制御信号Ｖｘが
利得制御信号変換回路１１により変換された第２の利得
制御信号Ｖｙに置き換わっている点以外、式（１）と同
様である。
【００２５】この式（３）のＶｙに式（２）を代入する
と、次のようになる。 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ ＝１／［１＋ｅｘｐ｛（Ｖｔ／Ｖｔ）ｌｎ｛ｅｘｐ（ｂ・Ｖ ｘ／Ｖｔ）−１｝｝］ ＝１／［１＋ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１］ ＝１／［ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）］ ＝ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ） （４） この式（４）より、第１の利得制御信号Ｖｘを０から正
方向に増加させると、利得が指数関数的に減少すること
が分かる。また、第１の利得制御信号Ｖｘが０の場合、
利得Ｉａ／Ｉｓｉｇは１であり、入力信号電流Ｉｓｉｇ
が全て出力信号電流Ｉａとして出力されることになる。
と、次のようになる。 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ ＝１／［１＋ｅｘｐ｛（Ｖｔ／Ｖｔ）ｌｎ｛ｅｘｐ（ｂ・Ｖ ｘ／Ｖｔ）−１｝｝］ ＝１／［１＋ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１］ ＝１／［ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）］ ＝ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ） （４） この式（４）より、第１の利得制御信号Ｖｘを０から正
方向に増加させると、利得が指数関数的に減少すること
が分かる。また、第１の利得制御信号Ｖｘが０の場合、
利得Ｉａ／Ｉｓｉｇは１であり、入力信号電流Ｉｓｉｇ
が全て出力信号電流Ｉａとして出力されることになる。
【００２６】図１０に示した従来の可変利得回路は、式
（１）に示した伝達関数であり、前述したように、１≪
ｅｘｐ（Ｖｘ／Ｖｔ）の条件が成立する場合のみしかＩ
ａ／Ｉｓｉｇ＝１／ｅｘｐ（Ｖｘ／Ｖｔ）の関係が得ら
れず、例えばＩａ／Ｉｓｉｇが１／２に近い領域では、
利得制御信号Ｖｘに対してＩａ／Ｉｓｉｇが指数関数的
に変化しなくなってしまったのに対して、本発明におい
てはＩａ／Ｉｓｉｇ＝１の領域まで、利得制御信号Ｖｘ
に対してＩａ／Ｉｓｉｇを指数関数的に変化させること
ができることが明らかである。すなわち、可変利得回路
に入力される第１の利得制御信号Ｖｘに対して利得が指
数関数的に変化する範囲を従来の可変利得回路に比較し
て大幅に拡大することができる。
（１）に示した伝達関数であり、前述したように、１≪
ｅｘｐ（Ｖｘ／Ｖｔ）の条件が成立する場合のみしかＩ
ａ／Ｉｓｉｇ＝１／ｅｘｐ（Ｖｘ／Ｖｔ）の関係が得ら
れず、例えばＩａ／Ｉｓｉｇが１／２に近い領域では、
利得制御信号Ｖｘに対してＩａ／Ｉｓｉｇが指数関数的
に変化しなくなってしまったのに対して、本発明におい
てはＩａ／Ｉｓｉｇ＝１の領域まで、利得制御信号Ｖｘ
に対してＩａ／Ｉｓｉｇを指数関数的に変化させること
ができることが明らかである。すなわち、可変利得回路
に入力される第１の利得制御信号Ｖｘに対して利得が指
数関数的に変化する範囲を従来の可変利得回路に比較し
て大幅に拡大することができる。
【００２７】次に、図２〜図５を用いて図１における利
得制御信号変換回路１１の具体例を幾つか説明する。
得制御信号変換回路１１の具体例を幾つか説明する。
【００２８】（利得制御信号変換回路の具体例１）図２
に示す利得制御信号変換回路１１−Ａは、トランジスタ
Ｑ１０，Ｑ１１からなる差動トランジスタ対を主体とし
て構成され、トランジスタＱ１０，Ｑ１１の共通エミッ
タ端子には直流電流Ｉｏが入力される。この差動トラン
ジスタ対の一方のトランジスタＱ１０は、破線で示すよ
うにコレクタ端子とベース端子が接続された、いわゆる
ダイオード接続とされており、コレクタ端子にはＩ１＝
Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）なる電流が入力され
る。差動トランジスタ対の他方のトランジスタＱ１１の
ベース端子は電源端ＶBBに接続され、所定の直流レベル
に固定されており、コレクタ端子は他の電源端ＶCCに接
続される。そして、トランジスタＱ１０，Ｑ１１のベー
ス端子間の電位差が出力端子１３−１，１３−２から第
２の利得制御信号Ｖｙとして出力される。
に示す利得制御信号変換回路１１−Ａは、トランジスタ
Ｑ１０，Ｑ１１からなる差動トランジスタ対を主体とし
て構成され、トランジスタＱ１０，Ｑ１１の共通エミッ
タ端子には直流電流Ｉｏが入力される。この差動トラン
ジスタ対の一方のトランジスタＱ１０は、破線で示すよ
うにコレクタ端子とベース端子が接続された、いわゆる
ダイオード接続とされており、コレクタ端子にはＩ１＝
Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）なる電流が入力され
る。差動トランジスタ対の他方のトランジスタＱ１１の
ベース端子は電源端ＶBBに接続され、所定の直流レベル
に固定されており、コレクタ端子は他の電源端ＶCCに接
続される。そして、トランジスタＱ１０，Ｑ１１のベー
ス端子間の電位差が出力端子１３−１，１３−２から第
２の利得制御信号Ｖｙとして出力される。
【００２９】この場合、利得制御信号変換回路１１の出
力端子１３−１，１３−２から見た利得制御回路１２の
入力インピーダンスが高いことが要求されるが、図１に
示したように第２の利得制御信号Ｖｙは利得制御回路１
２の差動トランジスタ対Ｑ１，Ｑ２のベース端子間に入
力されるので、入力インピーダンスは高いと見なすこと
ができる。
力端子１３−１，１３−２から見た利得制御回路１２の
入力インピーダンスが高いことが要求されるが、図１に
示したように第２の利得制御信号Ｖｙは利得制御回路１
２の差動トランジスタ対Ｑ１，Ｑ２のベース端子間に入
力されるので、入力インピーダンスは高いと見なすこと
ができる。
【００３０】図２に示した構成の利得制御信号変換回路
１１−Ａにおいて、入力である第１の利得制御信号Ｖｘ
と出力である第２の利得制御信号Ｖｙの関係が式（２）
を満たすことを以下に説明する。ただし、ここでは各ト
ランジスタのベース電流は小さいため、無視して解析を
行う。
１１−Ａにおいて、入力である第１の利得制御信号Ｖｘ
と出力である第２の利得制御信号Ｖｙの関係が式（２）
を満たすことを以下に説明する。ただし、ここでは各ト
ランジスタのベース電流は小さいため、無視して解析を
行う。
【００３１】第２の利得制御信号ＶｙはトランジスタＱ
１０，Ｑ１１のベース端子間の電位差であるから、Ｖｙ
＝ＶBE（Ｑ１１）−ＶBE（Ｑ１０）となる。ＶBE（Ｑ１
０），ＶBE（Ｑ１１）は、それぞれトランジスタＱ１
０，Ｑ１１のベース・エミッタ間電圧である。従って、
第２の利得制御信号Ｖｙは次式で表される。
１０，Ｑ１１のベース端子間の電位差であるから、Ｖｙ
＝ＶBE（Ｑ１１）−ＶBE（Ｑ１０）となる。ＶBE（Ｑ１
０），ＶBE（Ｑ１１）は、それぞれトランジスタＱ１
０，Ｑ１１のベース・エミッタ間電圧である。従って、
第２の利得制御信号Ｖｙは次式で表される。
【００３２】 Ｖｙ＝Ｖｔ｛ｌｎ（（Ｉｏ−Ｉ１）／Ｉｓ）−ｌｎ（Ｉ１／Ｉｓ）｝ ＝Ｖｔ・ｌｎ（Ｉｏ／Ｉ１−１） ＝Ｖｔ・ｌｎ（Ｉｏ／（Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ））−１） ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ ＝式（３） （５） このように図２に示した利得制御信号変換回路１１−Ａ
は、式（２）を満たしており、この回路１１−Ａを図１
中の利得制御信号変換回路１１として用いることによ
り、第１の利得制御信号Ｖｘに対して利得制御回路１２
の利得を指数関数的に変化させることができる。言い換
えれば、第１の利得制御信号Ｖｘと出力信号電流Ｉａの
対数の関係を線形とすることができる。
は、式（２）を満たしており、この回路１１−Ａを図１
中の利得制御信号変換回路１１として用いることによ
り、第１の利得制御信号Ｖｘに対して利得制御回路１２
の利得を指数関数的に変化させることができる。言い換
えれば、第１の利得制御信号Ｖｘと出力信号電流Ｉａの
対数の関係を線形とすることができる。
【００３３】（利得制御信号変換回路の具体例２）図３
に示す利得制御信号変換回路１１−Ｂは、図２に示した
利得制御信号変換回路１１−Ａでは無視したベース電流
を補償する回路例を示しており、図２と異なるところは
トランジスタＱ１０のベース端子にベース電流補償用の
電流Ｉｂが入力されている点である。
に示す利得制御信号変換回路１１−Ｂは、図２に示した
利得制御信号変換回路１１−Ａでは無視したベース電流
を補償する回路例を示しており、図２と異なるところは
トランジスタＱ１０のベース端子にベース電流補償用の
電流Ｉｂが入力されている点である。
【００３４】一般に、利得制御信号変換回路に比べ利得
制御回路１２は電流が大きいため、図２に示した利得制
御信号変換回路１１−Ａでは、トランジスタＱ１０に流
すべき電流Ｉ１の一部が利得制御回路１２に流れてしま
い、第１の利得制御信号Ｖｘによる利得設定値に対して
利得誤差が生ずる。
制御回路１２は電流が大きいため、図２に示した利得制
御信号変換回路１１−Ａでは、トランジスタＱ１０に流
すべき電流Ｉ１の一部が利得制御回路１２に流れてしま
い、第１の利得制御信号Ｖｘによる利得設定値に対して
利得誤差が生ずる。
【００３５】利得制御回路１２の動作電流およびトラン
ジスタのβ（電流増幅率）はＩＣの製造プロセスにより
自明であるので、利得制御回路１２が吸い込むベース電
流は推定可能である。この推定を基に、上述したベース
電流補償用の電流Ｉｂを設定することができる。また、
後で述べるように、ベース電流モニタ回路を用いてベー
ス電流補償を行ってもよい。
ジスタのβ（電流増幅率）はＩＣの製造プロセスにより
自明であるので、利得制御回路１２が吸い込むベース電
流は推定可能である。この推定を基に、上述したベース
電流補償用の電流Ｉｂを設定することができる。また、
後で述べるように、ベース電流モニタ回路を用いてベー
ス電流補償を行ってもよい。
【００３６】（利得制御信号変換回路の具体例３）図４
に示す利得制御信号変換回路１１−Ｃは、図２に示した
利得制御回路１１−Ａをさらに具体的に示している。以
下、図２と異なる点についてのみ説明すると、図２にお
ける直流電流Ｉｏを発生する電流源は、電圧源ＶBEおよ
び第１のトランジスタＱ２０により実現される。トラン
ジスタＱ２０のベース端子は電圧源ＶBEおよび抵抗Ｒの
一端に接続され、抵抗Ｒの他端は第２のトランジスタＱ
２１のベース端子および利得制御電流源Ｉｃｎｔ（＝ｋ
Ｖｘ）に接続される。
に示す利得制御信号変換回路１１−Ｃは、図２に示した
利得制御回路１１−Ａをさらに具体的に示している。以
下、図２と異なる点についてのみ説明すると、図２にお
ける直流電流Ｉｏを発生する電流源は、電圧源ＶBEおよ
び第１のトランジスタＱ２０により実現される。トラン
ジスタＱ２０のベース端子は電圧源ＶBEおよび抵抗Ｒの
一端に接続され、抵抗Ｒの他端は第２のトランジスタＱ
２１のベース端子および利得制御電流源Ｉｃｎｔ（＝ｋ
Ｖｘ）に接続される。
【００３７】利得制御電流源Ｉｃｎｔは、第１の利得制
御信号Ｖｘの電圧に比例した（比例係数ｋとする）直流
電流を発生する。このような利得制御電流源は、例えば
エミッタ縮退抵抗をエミッタ端子間に接続して線形範囲
を拡大させた差動回路等により構成される電圧−電流変
換回路を用いて簡単に実現できるので、ここでは詳しい
説明を省く。
御信号Ｖｘの電圧に比例した（比例係数ｋとする）直流
電流を発生する。このような利得制御電流源は、例えば
エミッタ縮退抵抗をエミッタ端子間に接続して線形範囲
を拡大させた差動回路等により構成される電圧−電流変
換回路を用いて簡単に実現できるので、ここでは詳しい
説明を省く。
【００３８】トランジスタＱ２１のエミッタ端子は接地
され、コレクタ端子はトランジスタＱ２２，Ｑ２３およ
び抵抗Ｒ１０，Ｒ１１からなるカレントミラー回路の電
流入力端子（トランジスタＱ２２のベース／コレクタ端
子）に接続される。このカレントミラー回路の電流出力
端子（トランジスタＱ２３のコレクタ端子）は、トラン
ジスタＱ１０のコレクタ端子に接続されている。
され、コレクタ端子はトランジスタＱ２２，Ｑ２３およ
び抵抗Ｒ１０，Ｒ１１からなるカレントミラー回路の電
流入力端子（トランジスタＱ２２のベース／コレクタ端
子）に接続される。このカレントミラー回路の電流出力
端子（トランジスタＱ２３のコレクタ端子）は、トラン
ジスタＱ１０のコレクタ端子に接続されている。
【００３９】このように構成された利得制御信号変換回
路１１−Ｃにおいては、トランジスタＱ２２，Ｑ２３お
よび抵抗Ｒ１０，Ｒ１１よりなるカレントミラー回路の
電流出力端子からトランジスタＱ１０のコレクタ端子に
前述したＩ１＝Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）なる
電流が供給される。以下、この点について詳しく説明す
る。
路１１−Ｃにおいては、トランジスタＱ２２，Ｑ２３お
よび抵抗Ｒ１０，Ｒ１１よりなるカレントミラー回路の
電流出力端子からトランジスタＱ１０のコレクタ端子に
前述したＩ１＝Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）なる
電流が供給される。以下、この点について詳しく説明す
る。
【００４０】トランジスタＱ２０のコレクタ電流Ｉｏ
は、次式で表される。 Ｉｏ＝Ｉｓ・ｅｘｐ（ＶBE／Ｖｔ） （６） 一方、トランジスタＱ２１のコレクタ電流Ｉ１は、トラ
ンジスタＱ２１のベース電圧を抵抗Ｒ（抵抗値Ｒとす
る）によって電圧源ＶBE（電圧値をＶBEとする）よりＩ
ｃｎｔ・Ｒ分だけ降下させた電圧となるので、次式で表
される。Ｉｃｎｔは、利得制御電流源Ｉｃｎｔ（＝ｋＶ
ｘ）の電流値を表す。 Ｉ１＝Ｉｓ・ｅｘｐ（（ＶBE−Ｉｃｎｔ・Ｒ）／Ｖｔ） ＝Ｉｓ・ｅｘｐ（ＶBE／Ｖｔ）ｅｘｐ（−Ｉｃｎｔ・Ｒ／Ｖｔ） ＝Ｉｏ・ｅｘｐ（−ｋＶｘ・Ｒ／Ｖｔ） ＝Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ） （７） ここで、ｋ・Ｒ＝ｂとした。従って、この回路により電
流Ｉ１＝Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）が生成され
ることが分かる。
は、次式で表される。 Ｉｏ＝Ｉｓ・ｅｘｐ（ＶBE／Ｖｔ） （６） 一方、トランジスタＱ２１のコレクタ電流Ｉ１は、トラ
ンジスタＱ２１のベース電圧を抵抗Ｒ（抵抗値Ｒとす
る）によって電圧源ＶBE（電圧値をＶBEとする）よりＩ
ｃｎｔ・Ｒ分だけ降下させた電圧となるので、次式で表
される。Ｉｃｎｔは、利得制御電流源Ｉｃｎｔ（＝ｋＶ
ｘ）の電流値を表す。 Ｉ１＝Ｉｓ・ｅｘｐ（（ＶBE−Ｉｃｎｔ・Ｒ）／Ｖｔ） ＝Ｉｓ・ｅｘｐ（ＶBE／Ｖｔ）ｅｘｐ（−Ｉｃｎｔ・Ｒ／Ｖｔ） ＝Ｉｏ・ｅｘｐ（−ｋＶｘ・Ｒ／Ｖｔ） ＝Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ） （７） ここで、ｋ・Ｒ＝ｂとした。従って、この回路により電
流Ｉ１＝Ｉｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）が生成され
ることが分かる。
【００４１】また、ＩＣ製造上のばらつきを考えると、
電流Ｉ１の最大値に対して電流Ｉｏが大きくなる可能性
があり、その場合には第１の利得制御信号Ｖｘに利得制
御が不感となる領域が存在することになる。
電流Ｉ１の最大値に対して電流Ｉｏが大きくなる可能性
があり、その場合には第１の利得制御信号Ｖｘに利得制
御が不感となる領域が存在することになる。
【００４２】このような第１の利得制御信号Ｖｘによる
利得制御不感領域の発生を回避するためには、カレント
ミラー回路の入出力電流比を１未満とする、つまりトラ
ンジスタＱ２２のエミッタ面積をトランジスタＱ２３の
エミッタ面積に比べ大きくするか、またはトランジスタ
Ｑ２２のエミッタに接続されている抵抗Ｒ１０の値をト
ランジスタＱ２３のエミッタに接続されている抵抗Ｒ１
１よりも小さくすればよい。
利得制御不感領域の発生を回避するためには、カレント
ミラー回路の入出力電流比を１未満とする、つまりトラ
ンジスタＱ２２のエミッタ面積をトランジスタＱ２３の
エミッタ面積に比べ大きくするか、またはトランジスタ
Ｑ２２のエミッタに接続されている抵抗Ｒ１０の値をト
ランジスタＱ２３のエミッタに接続されている抵抗Ｒ１
１よりも小さくすればよい。
【００４３】これにより、ばらつきの範囲内でＩｏ＞Ｉ
１とすることが可能となり、利得制御信号Ｖｘによる利
得制御不感領域がなくなる。但し、Ｖｘが０の場合でも
Ｉ１＞Ｉｏとなってしまうため、最大利得は下ることに
なる。しかし、最大利得の劣化は１ｄＢ以下に抑えるこ
とが詳細な設計により可能であり、実用上問題とはなら
ない。
１とすることが可能となり、利得制御信号Ｖｘによる利
得制御不感領域がなくなる。但し、Ｖｘが０の場合でも
Ｉ１＞Ｉｏとなってしまうため、最大利得は下ることに
なる。しかし、最大利得の劣化は１ｄＢ以下に抑えるこ
とが詳細な設計により可能であり、実用上問題とはなら
ない。
【００４４】一方、Ｖｘ＝Ａ（Ａ＞０）から利得制御を
行いたい場合は、上記と反対の手法をとればよい。すな
わち、Ｉｏ＜Ｉ１とするため、カレントミラー回路の入
出力電流比を１以上とする、つまりトランジスタＱ２２
のエミッタ面積をトランジスタＱ２３のエミッタ面積に
比べ小さくするか、または抵抗Ｒ１０の値を抵抗Ｒ１１
よりも大きくすればよい。これは、第１の利得制御信号
Ｖｘが０Ｖを出力できず、例えば０．５Ｖ以上の値しか
出力できないような場合に有効である。
行いたい場合は、上記と反対の手法をとればよい。すな
わち、Ｉｏ＜Ｉ１とするため、カレントミラー回路の入
出力電流比を１以上とする、つまりトランジスタＱ２２
のエミッタ面積をトランジスタＱ２３のエミッタ面積に
比べ小さくするか、または抵抗Ｒ１０の値を抵抗Ｒ１１
よりも大きくすればよい。これは、第１の利得制御信号
Ｖｘが０Ｖを出力できず、例えば０．５Ｖ以上の値しか
出力できないような場合に有効である。
【００４５】（利得制御信号変換回路の具体例４）図５
に示す利得制御信号変換回路１１−Ｄは、図３に示した
利得制御信号変換回路１１−Ｂをさらに具体的に示して
おり、前述したようにベース電流をモニタしてベース電
流を補償する機能を有する。
に示す利得制御信号変換回路１１−Ｄは、図３に示した
利得制御信号変換回路１１−Ｂをさらに具体的に示して
おり、前述したようにベース電流をモニタしてベース電
流を補償する機能を有する。
【００４６】図４と異なる部分について説明すると、図
５では利得制御信号変換回路１１−Ｄ内に第３のトラン
ジスタＱ２６と第１および第２のカレントミラー回路が
設けられている。すなわち、第２のトランジスタＱ２１
のコレクタ端子に第３のトランジスタＱ２６のエミッタ
端子が接続され、トランジスタＱ２６のコレクタ端子は
トランジスタＱ２２，Ｑ２３および抵抗Ｒ１０，Ｒ１１
からなる第１のカレントミラー回路の電流入力端子（ト
ランジスタＱ２２のベース／コレクタ端子）に接続され
る。この第１のカレントミラー回路の電流出力端子（ト
ランジスタＱ２３のコレクタ端子）は、トランジスタＱ
１０のコレクタ端子に接続されている。
５では利得制御信号変換回路１１−Ｄ内に第３のトラン
ジスタＱ２６と第１および第２のカレントミラー回路が
設けられている。すなわち、第２のトランジスタＱ２１
のコレクタ端子に第３のトランジスタＱ２６のエミッタ
端子が接続され、トランジスタＱ２６のコレクタ端子は
トランジスタＱ２２，Ｑ２３および抵抗Ｒ１０，Ｒ１１
からなる第１のカレントミラー回路の電流入力端子（ト
ランジスタＱ２２のベース／コレクタ端子）に接続され
る。この第１のカレントミラー回路の電流出力端子（ト
ランジスタＱ２３のコレクタ端子）は、トランジスタＱ
１０のコレクタ端子に接続されている。
【００４７】一方、第３のトランジスタＱ２６のベース
端子には、トランジスタＱ２４，Ｑ２５および抵抗Ｒ
１，Ｒ２からなる第２のカレントミラー回路の電流入力
端子（トランジスタＱ２５のベース／コレクタ端子）が
接続される。この第２のカレントミラー回路の電流出力
端子（Ｑ２４のコレクタ端子）は、トランジスタＱ１０
のベース／コレクタ端子およびトランジスタＱ１のベー
ス端子に接続される。
端子には、トランジスタＱ２４，Ｑ２５および抵抗Ｒ
１，Ｒ２からなる第２のカレントミラー回路の電流入力
端子（トランジスタＱ２５のベース／コレクタ端子）が
接続される。この第２のカレントミラー回路の電流出力
端子（Ｑ２４のコレクタ端子）は、トランジスタＱ１０
のベース／コレクタ端子およびトランジスタＱ１のベー
ス端子に接続される。
【００４８】ここで、利得制御回路１２における入力信
号電流Ｉｓｉｇの直流成分を（ｎ−１）Ｉｏとし、第１
のトランジスタＱ２０のコレクタ電流と第１の利得制御
信号Ｖｘが０のときの第２のトランジスタＱ２１のコレ
クタ電流をいずれもＩｏと設定する。さらに、第２のカ
レントミラー回路を構成するトランジスタＱ２４，Ｑ２
５のエミッタ面積比をｎ：１とし、抵抗Ｒ１，Ｒ２の比
をＲ１：Ｒ２＝ｎ：１とする。
号電流Ｉｓｉｇの直流成分を（ｎ−１）Ｉｏとし、第１
のトランジスタＱ２０のコレクタ電流と第１の利得制御
信号Ｖｘが０のときの第２のトランジスタＱ２１のコレ
クタ電流をいずれもＩｏと設定する。さらに、第２のカ
レントミラー回路を構成するトランジスタＱ２４，Ｑ２
５のエミッタ面積比をｎ：１とし、抵抗Ｒ１，Ｒ２の比
をＲ１：Ｒ２＝ｎ：１とする。
【００４９】このように構成される利得制御信号変換回
路１１−Ｄにおいては、Ｖｘ＝０のとき、第３のトラン
ジスタＱ２６のベース電流Ｉｏ／β（β：電流増幅率）
が第２のカレントミラー回路の電流入力端子であるトラ
ンジスタＱ２５のベース／コレクタ端子に入力され、こ
のカレントミラー回路でｎ倍されて電流出力端子である
トランジスタＱ２４のコレクタ端子からｎ・Ｉｏ／βが
出力される。
路１１−Ｄにおいては、Ｖｘ＝０のとき、第３のトラン
ジスタＱ２６のベース電流Ｉｏ／β（β：電流増幅率）
が第２のカレントミラー回路の電流入力端子であるトラ
ンジスタＱ２５のベース／コレクタ端子に入力され、こ
のカレントミラー回路でｎ倍されて電流出力端子である
トランジスタＱ２４のコレクタ端子からｎ・Ｉｏ／βが
出力される。
【００５０】Ｖｘ＝０の場合、トランジスタＱ１０に流
れる電流はＩｏ、トランジスタＱ１に流れる電流は（ｎ
−１）Ｉｏであるため、これら二つのトランジスタＱ１
０，Ｑ１のベース電流の和はＩｏ／β＋（ｎ−１）Ｉｏ
／β＝ｎ・Ｉｏ／βとなる。これらのベース電流は、上
述したように第２のカレントミラー回路により供給され
る。従って、トランジスタＱ１０のコレクタに流すべき
電流Ｉ１の一部がトランジスタＱ１０のベースおよび利
得制御回路１２内のトランジスタＱ１のベースに供給さ
れることがなくなり、第１の利得制御信号Ｖｘにより設
定される利得が正確に得られる。
れる電流はＩｏ、トランジスタＱ１に流れる電流は（ｎ
−１）Ｉｏであるため、これら二つのトランジスタＱ１
０，Ｑ１のベース電流の和はＩｏ／β＋（ｎ−１）Ｉｏ
／β＝ｎ・Ｉｏ／βとなる。これらのベース電流は、上
述したように第２のカレントミラー回路により供給され
る。従って、トランジスタＱ１０のコレクタに流すべき
電流Ｉ１の一部がトランジスタＱ１０のベースおよび利
得制御回路１２内のトランジスタＱ１のベースに供給さ
れることがなくなり、第１の利得制御信号Ｖｘにより設
定される利得が正確に得られる。
【００５１】［第２の実施形態］図６は、本発明の第２
の実施形態に係る可変利得回路の基本構成を示す図であ
り、利得制御回路を差動回路化した場合を示している。
入力端子１０に外部から入力される第１の利得制御信号
Ｖｘが利得制御信号変換回路１１により第２の利得制御
信号Ｖｙに変換された後、利得制御回路１４に供給され
る点は、図１に示した第１の実施形態と同様である。
の実施形態に係る可変利得回路の基本構成を示す図であ
り、利得制御回路を差動回路化した場合を示している。
入力端子１０に外部から入力される第１の利得制御信号
Ｖｘが利得制御信号変換回路１１により第２の利得制御
信号Ｖｙに変換された後、利得制御回路１４に供給され
る点は、図１に示した第１の実施形態と同様である。
【００５２】利得制御回路１４は、第１の差動トランジ
スタ対を構成するトランジスタＱ１，Ｑ２と、第２の差
動トランジスタ対を構成するトランジスタＱ３，Ｑ４を
主体として構成される。第１の差動トランジスタ対にお
いては、トランジスタＱ１，Ｑ２の共通エミッタ端子に
正の入力信号電流＋Ｉｓｉｇが注入され、一方のトラン
ジスタＱ１のコレクタ端子から正の出力信号電流＋Ｉａ
が取り出される。同様に、第２の差動トランジスタ対に
おいては、トランジスタＱ３，Ｑ４の共通エミッタ端子
に負の入力信号電流−Ｉｓｉｇが注入され、一方のトラ
ンジスタＱ３のコレクタ端子から負の出力信号電流−Ｉ
ａが取り出される。出力信号電流として取り出されない
トランジスタＱ２，Ｑ４のコレクタ電流＋Ｉｂ，−Ｉｂ
は図示しない電圧源ＶCCに流れるものとする。
スタ対を構成するトランジスタＱ１，Ｑ２と、第２の差
動トランジスタ対を構成するトランジスタＱ３，Ｑ４を
主体として構成される。第１の差動トランジスタ対にお
いては、トランジスタＱ１，Ｑ２の共通エミッタ端子に
正の入力信号電流＋Ｉｓｉｇが注入され、一方のトラン
ジスタＱ１のコレクタ端子から正の出力信号電流＋Ｉａ
が取り出される。同様に、第２の差動トランジスタ対に
おいては、トランジスタＱ３，Ｑ４の共通エミッタ端子
に負の入力信号電流−Ｉｓｉｇが注入され、一方のトラ
ンジスタＱ３のコレクタ端子から負の出力信号電流−Ｉ
ａが取り出される。出力信号電流として取り出されない
トランジスタＱ２，Ｑ４のコレクタ電流＋Ｉｂ，−Ｉｂ
は図示しない電圧源ＶCCに流れるものとする。
【００５３】そして、第１の差動トランジスタ対の二つ
のトランジスタＱ１，Ｑ２のベース端子間および第２の
差動トランジスタ対の二つのトランジスタＱ３，Ｑ４の
ベース端子間に、利得制御信号変換回路１１からの第２
の利得制御信号Ｖｙが供給されることにより、利得制御
回路１４の利得が制御される。利得制御信号変換回路１
１のＶｙとＶｘの関係は図１と同様であり、ここでは説
明を省く。
のトランジスタＱ１，Ｑ２のベース端子間および第２の
差動トランジスタ対の二つのトランジスタＱ３，Ｑ４の
ベース端子間に、利得制御信号変換回路１１からの第２
の利得制御信号Ｖｙが供給されることにより、利得制御
回路１４の利得が制御される。利得制御信号変換回路１
１のＶｙとＶｘの関係は図１と同様であり、ここでは説
明を省く。
【００５４】次に、図７および図８を用いて第２の実施
形態に係る可変利得回路のより具体的な例について説明
する。
形態に係る可変利得回路のより具体的な例について説明
する。
【００５５】（第１の具体例）図７は第１の具体例であ
り、図４で説明した利得制御信号変換回路１１−Ｃを図
６で説明した差動回路化した利得制御回路１４と組合わ
せた例である。利得制御信号変換回路１１−Ｃおよび利
得制御回路１４の動作は、図４および図６で説明した通
りであるため、詳細な説明は省略する。
り、図４で説明した利得制御信号変換回路１１−Ｃを図
６で説明した差動回路化した利得制御回路１４と組合わ
せた例である。利得制御信号変換回路１１−Ｃおよび利
得制御回路１４の動作は、図４および図６で説明した通
りであるため、詳細な説明は省略する。
【００５６】（第２の具体例）図８は第２の具体例であ
り、図５で説明した利得制御信号変換回路１１−Ｄとほ
ぼ同様の利得制御信号変換回路１１−Ｅを図６で説明し
た差動回路化した利得制御回路１４と組合わせた例であ
る。
り、図５で説明した利得制御信号変換回路１１−Ｄとほ
ぼ同様の利得制御信号変換回路１１−Ｅを図６で説明し
た差動回路化した利得制御回路１４と組合わせた例であ
る。
【００５７】利得制御信号変換回路１１−Ｅは、図５中
に示した利得制御信号変換回路１１−Ｄと回路構成は同
じであるが、トランジスタＱ１０のベース電流および差
動回路化された利得制御回路１４のトランジスタＱ１，
Ｑ３のベース電流を補償するため、トランジスタＱ２
４，Ｑ２５および抵抗Ｒ１，Ｒ２からなる第２のカレン
トミラー回路のトランジスタサイズ比および抵抗比を図
５の場合と異ならせている。
に示した利得制御信号変換回路１１−Ｄと回路構成は同
じであるが、トランジスタＱ１０のベース電流および差
動回路化された利得制御回路１４のトランジスタＱ１，
Ｑ３のベース電流を補償するため、トランジスタＱ２
４，Ｑ２５および抵抗Ｒ１，Ｒ２からなる第２のカレン
トミラー回路のトランジスタサイズ比および抵抗比を図
５の場合と異ならせている。
【００５８】具体的には、図８中に示すようにトランジ
スタＱ２５，Ｑ２６のエミッタ面積比を１：（２ｎ−
１）とし、抵抗Ｒ１，Ｒ２の抵抗比を（２ｎ−１）：１
としている。これにより、Ｑ１，Ｑ３およびＱ１０のベ
ース電流を補償し、第１の利得制御信号Ｖｘにより設定
される利得を正確に得ることができる。
スタＱ２５，Ｑ２６のエミッタ面積比を１：（２ｎ−
１）とし、抵抗Ｒ１，Ｒ２の抵抗比を（２ｎ−１）：１
としている。これにより、Ｑ１，Ｑ３およびＱ１０のベ
ース電流を補償し、第１の利得制御信号Ｖｘにより設定
される利得を正確に得ることができる。
【００５９】［応用例］次に、本発明による可変利得回
路の応用システムの例として、携帯電話機その他の移動
無線線通信機器における無線送受信機回路について説明
する。図９は、ヘテロダイン方式による無線送受信機回
路の構成を示している。なお、ここでは送受の切り替え
を時分割で行うＴＤＤ（Time Division Duplex）方式を
例として説明するが、これに限るものではない。
路の応用システムの例として、携帯電話機その他の移動
無線線通信機器における無線送受信機回路について説明
する。図９は、ヘテロダイン方式による無線送受信機回
路の構成を示している。なお、ここでは送受の切り替え
を時分割で行うＴＤＤ（Time Division Duplex）方式を
例として説明するが、これに限るものではない。
【００６０】送信時には、送信側ベースバンド処理部１
０１からベースバンド信号発生部で発生された直交した
二つのベースバンド信号Ｉｃｈ（ＴＸ），Ｑｃｈ（Ｔ
Ｘ）が適当な帯域制限フィルタにより処理されて出力さ
れる。これらのベースバンド信号Ｉｃｈ（ＴＸ），Ｑｃ
ｈ（ＴＸ）は乗算器１０２，１０３と加算器１０４から
なる直交変調器に入力され、周波数ｆLO2の第２局部発
振信号を変調する。第２局部発振信号は局部発振器３０
１で発生され、９０°移相器（９０−ＰＳ）３０２によ
り直交した２つの信号に分割されて直交変調器に入力さ
れる。
０１からベースバンド信号発生部で発生された直交した
二つのベースバンド信号Ｉｃｈ（ＴＸ），Ｑｃｈ（Ｔ
Ｘ）が適当な帯域制限フィルタにより処理されて出力さ
れる。これらのベースバンド信号Ｉｃｈ（ＴＸ），Ｑｃ
ｈ（ＴＸ）は乗算器１０２，１０３と加算器１０４から
なる直交変調器に入力され、周波数ｆLO2の第２局部発
振信号を変調する。第２局部発振信号は局部発振器３０
１で発生され、９０°移相器（９０−ＰＳ）３０２によ
り直交した２つの信号に分割されて直交変調器に入力さ
れる。
【００６１】この直交変調器から出力される変調後の信
号はＩＦ信号であり、可変利得回路１０５に入力され
る。可変利得回路１０５は、これまで説明した本発明に
基づく可変利得回路であり、図示しない制御系からの利
得制御信号（第１の利得制御信号Ｖｘに相当）に従って
入力のＩＦ信号を適当な信号レベルに調整する。
号はＩＦ信号であり、可変利得回路１０５に入力され
る。可変利得回路１０５は、これまで説明した本発明に
基づく可変利得回路であり、図示しない制御系からの利
得制御信号（第１の利得制御信号Ｖｘに相当）に従って
入力のＩＦ信号を適当な信号レベルに調整する。
【００６２】この場合、ＩＦ信号は電流信号として可変
利得回路１０５に与えられる。さらに、先に説明した可
変利得回路では出力信号が電流信号として取り出される
が、可変利得回路１０５の出力として電圧信号が要求さ
れる場合には、電流信号が電圧信号に変換されて出力さ
れる。
利得回路１０５に与えられる。さらに、先に説明した可
変利得回路では出力信号が電流信号として取り出される
が、可変利得回路１０５の出力として電圧信号が要求さ
れる場合には、電流信号が電圧信号に変換されて出力さ
れる。
【００６３】可変利得回路１０５から出力されるＩＦ信
号は、一般に直交変調器および可変利得回路１０５で発
生する不要な高調波を含むため、この不要成分を除去す
るためのローパスフィルタ（ＬＰＦ）またはバンドパス
フィルタ（ＢＰＦ）からなるフィルタ１０６を介してア
ップコンバータ１０７に入力される。
号は、一般に直交変調器および可変利得回路１０５で発
生する不要な高調波を含むため、この不要成分を除去す
るためのローパスフィルタ（ＬＰＦ）またはバンドパス
フィルタ（ＢＰＦ）からなるフィルタ１０６を介してア
ップコンバータ１０７に入力される。
【００６４】アップコンバータ１０７は、ＩＦ信号と第
１局部発振器３０４で発生される周波数ｆLO1の第１局
部発振信号との乗算を行い、周波数ｆLO1＋ｆLO2のＲＦ
信号と周波数ｆLO1−ｆLO2のＲＦ信号を生成する。これ
ら二つのＲＦ信号のいずれか一方が所望波とされ、一方
は不要なイメージ信号である。ここでは、周波数ｆLO1
＋ｆLO2のＲＦ信号を所望波とするが、周波数ｆLO1−ｆ
LO2のＲＦ信号を所望波としてもよい。イメージ信号
は、ＢＰＦからなるイメージ除去用フィルタ１０８によ
り除去される。所望波は電力増幅器１０９により所要の
電力レベルまで増幅された後、送受切り替えスイッチ
（またはデュプレクサ）３０６を介してアンテナ３０７
に供給され、電波として放射される。
１局部発振器３０４で発生される周波数ｆLO1の第１局
部発振信号との乗算を行い、周波数ｆLO1＋ｆLO2のＲＦ
信号と周波数ｆLO1−ｆLO2のＲＦ信号を生成する。これ
ら二つのＲＦ信号のいずれか一方が所望波とされ、一方
は不要なイメージ信号である。ここでは、周波数ｆLO1
＋ｆLO2のＲＦ信号を所望波とするが、周波数ｆLO1−ｆ
LO2のＲＦ信号を所望波としてもよい。イメージ信号
は、ＢＰＦからなるイメージ除去用フィルタ１０８によ
り除去される。所望波は電力増幅器１０９により所要の
電力レベルまで増幅された後、送受切り替えスイッチ
（またはデュプレクサ）３０６を介してアンテナ３０７
に供給され、電波として放射される。
【００６５】一方、受信時には、アンテナ３０７から出
力される受信ＲＦ信号が送受切り替えスイッチ（または
デュプレクサ）３０６およびＢＰＦからなるフィルタ２
０１を介して低雑音増幅器（ＬＮＡ）２０２に入力され
る。ＬＮＡ２０２により増幅された受信ＲＦ信号は、Ｂ
ＰＦからなるイメージ除去用フィルタ２０３を介してダ
ウンコンバータ２０４に入力される。
力される受信ＲＦ信号が送受切り替えスイッチ（または
デュプレクサ）３０６およびＢＰＦからなるフィルタ２
０１を介して低雑音増幅器（ＬＮＡ）２０２に入力され
る。ＬＮＡ２０２により増幅された受信ＲＦ信号は、Ｂ
ＰＦからなるイメージ除去用フィルタ２０３を介してダ
ウンコンバータ２０４に入力される。
【００６６】ダウンコンバータ２０４は、第１局部発振
器３０４で発生される周波数ｆLO1の第１局部発振信号
と受信ＲＦ信号の乗算を行い、受信ＲＦ信号をＩＦ信号
に周波数変換する。このＩＦ信号はＢＰＦからなるフィ
ルタ２０５を通過した後、可変利得回路２０６を介して
分波器（図示せず）および乗算器２０７，２０８からな
る直交復調器に入力される。
器３０４で発生される周波数ｆLO1の第１局部発振信号
と受信ＲＦ信号の乗算を行い、受信ＲＦ信号をＩＦ信号
に周波数変換する。このＩＦ信号はＢＰＦからなるフィ
ルタ２０５を通過した後、可変利得回路２０６を介して
分波器（図示せず）および乗算器２０７，２０８からな
る直交復調器に入力される。
【００６７】ここで、可変利得回路２０６は送信側の可
変利得回路１０５と同様に、これまで説明した本発明に
基づく可変利得回路であり、図示しない制御系からの利
得制御信号（第１の利得制御信号Ｖｘに相当）に従って
入力のＩＦ信号を適当な信号レベルに調整する。この場
合も、ＩＦ信号は電流信号として可変利得回路２０６に
与えられ、また可変利得回路２０６の出力として電圧信
号が要求される場合には、電流信号が電圧信号に変換さ
れて出力される。
変利得回路１０５と同様に、これまで説明した本発明に
基づく可変利得回路であり、図示しない制御系からの利
得制御信号（第１の利得制御信号Ｖｘに相当）に従って
入力のＩＦ信号を適当な信号レベルに調整する。この場
合も、ＩＦ信号は電流信号として可変利得回路２０６に
与えられ、また可変利得回路２０６の出力として電圧信
号が要求される場合には、電流信号が電圧信号に変換さ
れて出力される。
【００６８】上記の直交復調器には、送信側の直交変調
器と同様に第２局部発振器３０１から９０°移相器３０
３を介して直交した周波数ｆLO2の第２局部発振信号が
入力される。この直交復調器の出力Ｉｃｈ（ＲＸ）およ
びＱｃｈ（ＲＸ）は受信側ベースバンド処理部２０９に
入力され、ここで受信信号が復調されることにより、元
のベースバンド信号が再生される。
器と同様に第２局部発振器３０１から９０°移相器３０
３を介して直交した周波数ｆLO2の第２局部発振信号が
入力される。この直交復調器の出力Ｉｃｈ（ＲＸ）およ
びＱｃｈ（ＲＸ）は受信側ベースバンド処理部２０９に
入力され、ここで受信信号が復調されることにより、元
のベースバンド信号が再生される。
【００６９】なお、この応用例ではＩＦ段の可変利得回
路１０５，２０６に本発明を適用すると述べてきたが、
高周波回路である送信側の電力増幅器１０９や受信側の
ＬＮＡ２０２を可変利得回路で構成する場合にも、本発
明の可変利得回路の構成を適用することができる。これ
らの場合、基本的には入力信号がＩＦ信号からＲＦ信号
に変わるだけである。
路１０５，２０６に本発明を適用すると述べてきたが、
高周波回路である送信側の電力増幅器１０９や受信側の
ＬＮＡ２０２を可変利得回路で構成する場合にも、本発
明の可変利得回路の構成を適用することができる。これ
らの場合、基本的には入力信号がＩＦ信号からＲＦ信号
に変わるだけである。
【００７０】
【発明の効果】以上説明したように、本発明によれぱ外
部からの第１の利得制御信号を利得制御回路への入力に
適した第２の利得制御信号に変換する利得制御信号変換
回路を設け、第１の利得制御信号に対して利得が指数関
数的に変化する第１の利得制御信号の制御電圧範囲を拡
大することができる。
部からの第１の利得制御信号を利得制御回路への入力に
適した第２の利得制御信号に変換する利得制御信号変換
回路を設け、第１の利得制御信号に対して利得が指数関
数的に変化する第１の利得制御信号の制御電圧範囲を拡
大することができる。
【００７１】従って、本発明の可変利得回路では、利得
制御信号とデシベル表示した利得との関係が線形となる
ことにより、広範囲の利得制御を簡単な制御で可能とす
るとともに、可変利得回路において信号電流を無駄に捨
てることがなくなるため、信号のＳ／Ｎ比を高く維持す
ることが可能となる。
制御信号とデシベル表示した利得との関係が線形となる
ことにより、広範囲の利得制御を簡単な制御で可能とす
るとともに、可変利得回路において信号電流を無駄に捨
てることがなくなるため、信号のＳ／Ｎ比を高く維持す
ることが可能となる。
【図１】 本発明の一実施形態に係る可変利得回路の基
本構成を示す図
本構成を示す図
【図２】 図１における利得制御信号変換回路の第１の
例を示す回路図
例を示す回路図
【図３】 図１における利得制御信号変換回路の第２の
例を示す回路図
例を示す回路図
【図４】 図１における利得制御信号変換回路の第３の
例および利得制御回路を示す回路図
例および利得制御回路を示す回路図
【図５】 図１における利得制御信号変換回路の第４の
例および利得制御回路を示す回路図
例および利得制御回路を示す回路図
【図６】 本発明の他の実施形態に係る可変利得回路の
基本構成を示す図
基本構成を示す図
【図７】 図６における利得制御信号変換回路の第１の
例および利得制御回路を示す回路図
例および利得制御回路を示す回路図
【図８】 図６における利得制御信号変換回路の第２の
例および利得制御回路を示す回路図
例および利得制御回路を示す回路図
【図９】 ヘテロダイン方式による無線送受信機の無線
回路部の構成例を示すブロック図
回路部の構成例を示すブロック図
【図１０】 従来の可変利得回路の例を示す回路図
１０…第１の利得制御信号の入力端子 １１，１１−Ａ，１１−Ｂ，１１−Ｃ，１１−Ｄ…利得
制御信号変換回路 １２，１４…利得制御回路 １３−１，１３−２…第２の利得制御信号の出力端子 Ｑ１，Ｑ２…第１の差動トランジスタ対のトランジスタ Ｑ３，Ｑ４…第２の差動トランジスタ対のトランジスタ Ｑ１０，Ｑ１１…第３の差動トランジスタ対のトランジ
スタ Ｑ２０…第１のトランジスタ Ｑ２１…第２のトランジスタ Ｑ２２，Ｑ２３…カレントミラー回路（第１のカレント
ミラー回路）のトランジスタ Ｑ２４，Ｑ２５…第２のカレントミラー回路のトランジ
スタ Ｑ２６…第３のトランジスタ Ｖｘ…第１の利得制御信号 Ｖｙ…第２の利得制御信号 １０１…送信側ベースバンド処理部 １０２，１０３，２０７，２０８…ミキサ １０４…加算器 １０５，２０６…可変利得増幅器 １０６，１０８，２０１，２０３，２０５…フィルタ １０７…アップコンバータ １０９…電力増幅器 ２０２…低雑音増幅器 ２０４…ダウンコンバータ ２０９…受信側ベースバンド処理部 ３０１，３０４…局部発振器 ３０２，３０３…９０°移相器 ３０６…送受切替えスイッチまたはデュプレクサ ３０７…アンテナ
制御信号変換回路 １２，１４…利得制御回路 １３−１，１３−２…第２の利得制御信号の出力端子 Ｑ１，Ｑ２…第１の差動トランジスタ対のトランジスタ Ｑ３，Ｑ４…第２の差動トランジスタ対のトランジスタ Ｑ１０，Ｑ１１…第３の差動トランジスタ対のトランジ
スタ Ｑ２０…第１のトランジスタ Ｑ２１…第２のトランジスタ Ｑ２２，Ｑ２３…カレントミラー回路（第１のカレント
ミラー回路）のトランジスタ Ｑ２４，Ｑ２５…第２のカレントミラー回路のトランジ
スタ Ｑ２６…第３のトランジスタ Ｖｘ…第１の利得制御信号 Ｖｙ…第２の利得制御信号 １０１…送信側ベースバンド処理部 １０２，１０３，２０７，２０８…ミキサ １０４…加算器 １０５，２０６…可変利得増幅器 １０６，１０８，２０１，２０３，２０５…フィルタ １０７…アップコンバータ １０９…電力増幅器 ２０２…低雑音増幅器 ２０４…ダウンコンバータ ２０９…受信側ベースバンド処理部 ３０１，３０４…局部発振器 ３０２，３０３…９０°移相器 ３０６…送受切替えスイッチまたはデュプレクサ ３０７…アンテナ
Claims (7)
- 【請求項１】 第１の利得制御信号を第２の利得制御信
号に変換する利得制御信号変換回路と、 前記第２の利得制御信号により利得が制御される利得制
御回路とを備え、 第１の利得制御信号をＶｘ、第２の利得制御信号をＶｙ
とし、熱電圧をＶｔ、としたとき、前記利得制御信号変
換回路は、 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ ただし、ｂ≧０なる入出力特性を有し、 前記利得制御回路は、入力信号電流をＩｓｉｇ、出力信
号電流をＩａとしたとき、 Ｉａ／Ｉｓｉｇ＝１／［１＋ｅｘｐ（Ｖｙ／Ｖｔ）］ なる伝達関数を有することを特徴とする可変利得回路。 - 【請求項２】 第１の利得制御信号を第２の利得制御信
号に変換する利得制御信号変換回路と、 共通エミッタ端子に入力信号電流が注入され、一方のト
ランジスタのコレクタから出力信号電流が取り出される
第１の差動トランジスタ対からなり、該差動トランジス
タ対の二つのトランジスタのベース端子間に前記第２の
利得制御信号が供給されることにより利得が制御される
利得制御回路とを備え、 第１の利得制御信号をＶｘ、第２の利得制御信号をＶｙ
とし、熱電圧をＶｔ、としたとき、前記利得制御信号変
換回路は、 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ ただし、ｂ≧０なる入出力特性を有することを特徴とす
る可変利得回路。 - 【請求項３】 第１の利得制御信号を第２の利得制御信
号に変換する利得制御信号変換回路と、 共通エミッタ端子に正の入力信号電流が注入され、一方
のトランジスタのコレクタ端子から正の出力信号電流が
取り出される第１の差動トランジスタ対と、共通エミッ
タ端子に負の入力信号電流が注入され、一方のトランジ
スタのコレクタ端子から負の出力信号電流が取り出され
る第２の差動トランジスタ対からなり、該第１の差動ト
ランジスタ対の二つのトランジスタのベース端子間およ
び該第２の差動トランジスタ対の二つのトランジスタの
ベース端子間に前記第２の利得制御信号が供給されるこ
とにより利得が制御される利得制御回路とを備え、 第１の利得制御信号をＶｘ、第２の利得制御信号をＶｙ
とし、熱電圧をＶｔ、としたとき、前記利得制御信号変
換回路は、 Ｖｙ＝Ｖｔ・ｌｎ｛ｅｘｐ（ｂ・Ｖｘ／Ｖｔ）−１｝ ただし、ｂ≧０なる入出力特性を有することを特徴とす
る可変利得回路。 - 【請求項４】 前記利得制御信号変換回路は、第３の差
動トランジスタ対により構成され、該第３の差動トラン
ジスタ対の共通エミッタ端子はＩｏなる所定の直流電流
が入力され、該第３の差動トランジスタ対の一方のトラ
ンジスタはコレクタ端子とベース端子が接続されると共
にコレクタ端子にＩｏ・ｅｘｐ（−ｂ・Ｖｘ／Ｖｔ）な
る電流が入力され、該第３の差動トランジスタ対の他方
のトランジスタはベース端子が所定の直流レベルに固定
され、該第３の差動トランジスタ対の二つのトランジス
タのベース端子の電位差を前記第２の利得制御信号とし
て出力することを特徴とする請求項１、２、３のいずれ
か１項記載の可変利得回路。 - 【請求項５】 前記利得制御信号変換回路は、前記第３
の差動トランジスタ対の前記一方のトランジスタのベー
ス端子に、該トランジスタのベース端子および前記利得
制御回路に流れるベース電流を補償する電流を入力する
手段を有することを特徴とする請求項４記載の可変利得
回路。 - 【請求項６】 前記第３の差動トランジスタ対の共通エ
ミッタ端子にコレクタ端子が接続され、ベース端子とエ
ミッタ端子間に所定のバイアス電圧が印加された第１の
トランジスタと、 前記第１のトランジスタのベース端子の一端が接続され
た抵抗と、 前記抵抗の他端にベース端子が接続された第２のトラン
ジスタと、 前記第２のトランジスタのベース端子に接続され、前記
第１の利得制御信号に比例した電流を流す電流源と、 前記第２のトランジスタのコレクタ端子に電流入力端子
が接続され、電流出力端子から前記Ｉｏ・ｅｘｐ（−ｂ
・Ｖｘ／Ｖｔ）の電流を出力して、前記第３の差動トラ
ンジスタ対の前記一方のトランジスタのコレクタ端子に
供給する第１のカレントミラー回路とを有することを特
徴とする請求項４または５記載の可変利得回路。 - 【請求項７】 前記第３の差動トランジスタ対の共通エ
ミッタ端子にコレクタ端子が接続され、ベース端子とエ
ミッタ端子間に所定のバイアス電圧が印加された第１の
トランジスタと、 前記第１のトランジスタのベース端子に一端が接続され
た抵抗と、 前記抵抗の他端にベース端子が接続された第２のトラン
ジスタと、 前記第２のトランジスタのベース端子に接続され、前記
第１の利得制御信号に比例した電流を流す電流源と、 前記第２のトランジスタのコレクタ端子にエミッタ端子
が接続された第３のトランジスタと、 前記第３のトランジスタのコレクタ端子に電流入力端子
が接続され、電流出力端子から前記Ｉｏ・ｅｘｐ（−ｂ
・Ｖｘ／Ｖｔ）の電流を出力して、前記第３の差動トラ
ンジスタ対の前記一方のトランジスタのコレクタ端子に
供給する第１のカレントミラー回路と、 前記第３のトランジスタのベース端子に電流入力端子が
接続され、電流出力端子が前記第３の差動トランジスタ
対の前記一方のトランジスタのベース端子に接続された
第２のカレントミラー回路とを有することを特徴とする
請求項４または５記載の可変利得回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37029098A JP3469486B2 (ja) | 1998-12-25 | 1998-12-25 | 可変利得回路 |
| US09/471,493 US6215989B1 (en) | 1998-12-25 | 1999-12-23 | Variable gain circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37029098A JP3469486B2 (ja) | 1998-12-25 | 1998-12-25 | 可変利得回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196386A true JP2000196386A (ja) | 2000-07-14 |
| JP3469486B2 JP3469486B2 (ja) | 2003-11-25 |
Family
ID=18496534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37029098A Expired - Fee Related JP3469486B2 (ja) | 1998-12-25 | 1998-12-25 | 可変利得回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6215989B1 (ja) |
| JP (1) | JP3469486B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563383B1 (en) | 1999-10-28 | 2003-05-13 | Kabushiki Kaisha Toshiba | Variable gain circuit |
| EP1193868A3 (en) * | 2000-09-28 | 2004-01-07 | Kabushiki Kaisha Toshiba | Variable gain amplifier device |
| US6879210B2 (en) | 2002-04-25 | 2005-04-12 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| JP2005124181A (ja) * | 2003-09-26 | 2005-05-12 | Tdk Corp | 制御電圧生成回路、可変利得回路及び電流増幅回路 |
| JP2006191278A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 利得制御変調／復調回路及びこれを用いた通信装置 |
| JP2006528476A (ja) * | 2003-05-23 | 2006-12-14 | クゥアルコム・インコーポレイテッド | サブスレッショルドモードで動作するｍｏｓｆｅｔの温度およびプロセス補償 |
| KR100732068B1 (ko) | 2006-06-30 | 2007-06-27 | (주)에프씨아이 | 지수적인 선형성을 갖는 가변 이득 증폭기 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2351404B (en) * | 1999-06-24 | 2003-11-12 | Nokia Mobile Phones Ltd | A transmitter and a modulator therefor |
| GB2357913A (en) * | 1999-12-24 | 2001-07-04 | Ericsson Telefon Ab L M | Conditioning a gain control signal so that an output is dB linear |
| JP2001196872A (ja) * | 2000-01-17 | 2001-07-19 | Sony Corp | 利得制御回路およびこれを用いた無線通信装置 |
| JP3748371B2 (ja) * | 2000-09-14 | 2006-02-22 | 株式会社東芝 | 指数変換回路及びこれを用いた可変利得回路 |
| US6711391B1 (en) * | 2000-10-10 | 2004-03-23 | Qualcomm, Incorporated | Gain linearizer for variable gain amplifiers |
| JP3852906B2 (ja) * | 2000-11-06 | 2006-12-06 | 株式会社東芝 | 温度補償回路及び可変利得増幅回路 |
| US6868262B2 (en) * | 2001-08-31 | 2005-03-15 | International Business Machines Corporation | Constant impedance in CMOS input and output gain stages for a wireless transceiver |
| JP2004159221A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | 通信用半導体集積回路および無線通信システム |
| US6906592B2 (en) * | 2002-11-13 | 2005-06-14 | Qualcomm Inc | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics |
| US6975144B2 (en) * | 2003-02-13 | 2005-12-13 | Sun Microsystems, Inc. | System, method and apparatus for improving sense amplifier performance characteristics using process feedback |
| FR2864725A1 (fr) * | 2003-12-29 | 2005-07-01 | St Microelectronics Sa | Cellule d'attenuation presentant un dispositif de commande du facteur d'attenuation |
| US7525380B2 (en) * | 2006-06-20 | 2009-04-28 | Stmicroelectronics, Inc. | Method and system for varying gain exponentially with respect to a control signal |
| JP5222545B2 (ja) * | 2006-12-26 | 2013-06-26 | 株式会社半導体エネルギー研究所 | 送受信回路及び当該送受信回路を具備する半導体装置 |
| JP4553006B2 (ja) * | 2007-12-25 | 2010-09-29 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
| US7911275B2 (en) * | 2009-04-06 | 2011-03-22 | Infineon Technologies Ag | Constant gain control for multistage amplifiers |
| EP2388921B1 (en) * | 2010-05-21 | 2013-07-17 | Nxp B.V. | Integrated circuits with frequency generating circuits |
| EP2546982A1 (en) * | 2011-07-12 | 2013-01-16 | Nxp B.V. | A variable gain amplifier circuit |
| WO2018001453A1 (en) * | 2016-06-28 | 2018-01-04 | Huawei Technologies Co., Ltd. | Linear-in-db variable gain amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5729368Y2 (ja) * | 1977-02-10 | 1982-06-28 | ||
| US4339728A (en) * | 1980-02-11 | 1982-07-13 | National Semiconductor Corporation | Radio receiver signal amplifier and AGC circuit |
| JP3479408B2 (ja) * | 1996-04-23 | 2003-12-15 | アルプス電気株式会社 | Ａｇｃ電圧補正回路 |
-
1998
- 1998-12-25 JP JP37029098A patent/JP3469486B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-23 US US09/471,493 patent/US6215989B1/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563383B1 (en) | 1999-10-28 | 2003-05-13 | Kabushiki Kaisha Toshiba | Variable gain circuit |
| EP1193868A3 (en) * | 2000-09-28 | 2004-01-07 | Kabushiki Kaisha Toshiba | Variable gain amplifier device |
| US7031684B2 (en) | 2000-09-28 | 2006-04-18 | Kabushiki Kaisha Toshiba | Variable gain amplifier device |
| US7065334B1 (en) | 2000-09-28 | 2006-06-20 | Kabushiki Kaisha Toshiba | Variable gain amplifier device |
| US6879210B2 (en) | 2002-04-25 | 2005-04-12 | Kabushiki Kaisha Toshiba | Variable gain amplifier |
| JP2006528476A (ja) * | 2003-05-23 | 2006-12-14 | クゥアルコム・インコーポレイテッド | サブスレッショルドモードで動作するｍｏｓｆｅｔの温度およびプロセス補償 |
| JP2005124181A (ja) * | 2003-09-26 | 2005-05-12 | Tdk Corp | 制御電圧生成回路、可変利得回路及び電流増幅回路 |
| JP2006191278A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 利得制御変調／復調回路及びこれを用いた通信装置 |
| US7877065B2 (en) | 2005-01-05 | 2011-01-25 | Sony Corporation | Signal processing circuit and communication device using the same |
| KR100732068B1 (ko) | 2006-06-30 | 2007-06-27 | (주)에프씨아이 | 지수적인 선형성을 갖는 가변 이득 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3469486B2 (ja) | 2003-11-25 |
| US6215989B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469486B2 (ja) | 可変利得回路 | |
| JP3585822B2 (ja) | 可変利得増幅器を用いた無線通信装置 | |
| JP4657839B2 (ja) | 適応バイアス型ミクサ | |
| JP4008811B2 (ja) | 可変利得増幅器のための利得リニアライザ | |
| EP1829202B1 (en) | Direct conversion device with compensation means for a transmission path of a wireless communication equipment | |
| US7106138B2 (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
| CN100542017C (zh) | 信号处理电路和使用该信号处理电路的通信设备 | |
| US20070087702A1 (en) | Radio transmission apparatus and radio transmission method | |
| US7710185B2 (en) | Tuneable circuit for canceling third order modulation | |
| CN105191149A (zh) | 噪声消除装置和方法 | |
| US5787339A (en) | Radiocommunication system operating in a time shared control | |
| JP4809962B2 (ja) | 変調器および移動局 | |
| US5736840A (en) | Phase shifter and communication system using the phase shifter | |
| EP1065785B1 (en) | Transmission circuit and radio transmission apparatus | |
| US20050095991A1 (en) | Mobility proportion current generator, and bias generator and amplifier using the same | |
| JPH088775A (ja) | 無線機 | |
| JP4310003B2 (ja) | 利得可変増幅回路および利得制御回路並びに通信機器 | |
| JP3369396B2 (ja) | 無線送受信共用周波数変換器 | |
| EP1022848B1 (en) | Amplifier and radio communication apparatus using the same | |
| JP4455699B2 (ja) | 利得可変増幅回路および通信機器 | |
| JP3993555B2 (ja) | 周波数変換機能を有する電子回路装置及びこれを用いた無線通信装置 | |
| US5650714A (en) | Orthogonal signal generation system | |
| US20240178795A1 (en) | Oscillator Feedthrough Calibration | |
| WO2004001992A1 (en) | Improvements in or relating to rf receivers | |
| JP2004064292A (ja) | 可変利得回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |