JP2005122105A - 横電界型の液晶表示装置用アレイ基板及びその製造方法 - Google Patents

Abstract

【課題】本発明では、階調の反転によるカラーシフトによる視野角の特性の低下を防ぐ構造の横電界型の液晶表示装置を提供する。
【解決手段】開口領域の主領域がリング状または、螺旋形構造で構成できるパターン構造である共通電極及び画素電極を形成して、どちらの方向でも、液晶分子の方向子が同じなので、特定の角度でのカラーシフトなしに、対照比を向上させて、視野角の特性を高めることができる。そして、ブラックマトリックスとの重畳領域が減少され、合着ミスアライン時に、製品別に発生できる輝度の差が最小化される。
【選択図】 図５

Description

本発明は、液晶表示装置に係り、特に、横電界型（IPS：In-Plane Switching モード）の液晶表示装置及びその製造方法に関する。

一般的に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。前記液晶は、構造が細くて長いために、分子の配列に方向性があって、人為的に、液晶に電界を印加して分子の配列の方向を制御することができる。

従って、前記液晶分子の配列の方向を任意に調節すると、液晶分子の配列が変わって、光学的異方性により前記液晶分子の配列の方向で光が屈折して、画像の情報が表現できる。

現在では、薄膜トランジスタと、前記薄膜トランジスタに連結された画素電極が、能動方式で配列された能動行列の液晶表示装置(以下、液晶表示装置と略称する。)が解像度及び動映像の具現能力が優れて最も注目を浴びている。

一般的に、液晶表示装置は、共通電極が形成されたカラーフィルター基板と、画素電極が形成されたアレイ基板と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置では、共通電極と画素電極間の上下に掛かる垂直の電界により液晶を駆動させる方式であって、透過率と開口率等の特性が優れる。

ところが、前述した垂直の電界による液晶の駆動は、視野角の特性が優れてないので、これを改善するため、水平の電界により液晶を駆動させ、広視野角の特性がある横電界型の液晶表示装置が提案されている。

図１は、一般的な横電界型の液晶表示装置の断面を示した断面図である。
図示したように、カラーフィルター基板である上部基板１０と、アレイ基板である下部基板２０が、相互に向かい合って離隔しており、この上部基板１０及び下部基板２０間には、液晶層３０が介在されている構造で、前記下部基板２０の内部面には、共通電極２２及び画素電極２４が形成されている。

前記液晶層３０は、前記共通電極２２と画素電極２４の水平の電界２６により作動されて、液晶層３０内の液晶分子３２が、水平の電界により移動するので、視野角が広くなる特性がある。
例えば、前記横電界型の液晶表示装置を正面から見た場合、上／下／左／右に約８０°−８５°方向で見ることができる。

以下、図２は、従来の横電界型の液晶表示装置用アレイ基板の概略的な平面図である。
図示したように、ゲート配線４０及びデータ配線４２が相互に交差して形成されており、ゲート配線４０及びデータ配線４２の交差地点には、薄膜トランジスタＴが形成されている。ゲート配線４０及びデータ配線４２の交差領域は、画素領域Ｐとして定義され、画素領域Ｐには、共通電極４４及び画素電極４６が形成されており、両電極間の横電界により液晶が水平に配列される領域を実質的の開口領域Ｉとすることを特徴とする。

より詳しく説明すると、前記薄膜トランジスタＴに連結されストレージ電極４８が形成されており、ストレージ電極４８では、データ配線４２と同じ方向へ、多数の画素電極４６が分岐されている。そして、前記ゲート配線４０と同じ方向へ、一定間隔離隔されるように共通電極５０が形成されており、前記共通配線５０では、画素電極４６と交互に、多数の共通電極４４が形成されている。

例えば、本図面では、共通電極４４と画素電極４６の開口領域Ｉを、１つのブロックとして定義した場合、４ブロック構造に関して示される。

このように、横電界型の液晶表示装置は、共通電極と画素電極間に形成される横電界により液晶分子を駆動させる構造であるので、既存の一般的な垂直電界型の液晶表示装置より視野角が向上される効果がある。

最近には、横電界型の液晶表示装置の視野角の特性をさらに向上させるために、ドメインを多数に分割りする構造が提案されている。

図３は、既存のマルチドメインである横電界型の液晶表示装置用アレイ基板の概略的な平面図であって、前記図２と重複する部分の説明は、簡略にして、特徴的な構造を中心に説明する。ストレージ電極５８及び共通配線６０から、各々画素電極５６及び共通電極５４が、交互に多数分岐されることに応じて、前記画素電極５６及び共通電極５４がジグザグに、何度も曲がった構造で構成されることを特徴とする。

そして、前記画素電極５６及び共通電極５４の区間に位置する液晶分子等は、画素電極５６及び共通電極５４の曲がっている部分を基準に、相互に配列され、マルチドメイン構造に構成されて、既存の一字型の電極構造と比べて、視野角が改善される。

前記ストレージ電極５８は、前記共通配線６０と重なるように位置して、ストレージ電極５８と共通配線６０の重畳領域は、ストレージキャパシターＣstを構成する。そして、前記多数の画素電極５６のうち、どちらかの一方の画素電極５６は、薄膜トランジスタＴ用ドレイン電極６２と、一体型パターンに構成されている。

ところが、既存のジグザグ構造を利用したマルチドメイン横電界型の液晶表示装置によると、視野角度により液晶の方向子が異なるので、色の反転が発生され、これによって、視野角の改善が限られた。

図４は、既存のジグザグ構造のマルチドメイン横電界型の液晶表示装置の視野角の特性を示した図である。既存のジグザグ構造の横電界型の液晶表示装置によると、９０°、１８０°方向(ＩＶａ，ＩＶｂ)すなわち、上／下、左／右への視野角の特性は改善されたが、４５°、１３５°方向(ＩＶｃ，ＩＶｄ)への視野角の特性は、低下される。
また、色の反転現象も同じく、全方向に対して視野角別の差が存在する。

より詳しく説明すると、液晶層に電圧が印加されると、液晶分子は、両電極間の電界の影響を受けて、平均的に大略４５°位回転して、このような液晶分子が回転する方向での階調の反転が発生するが、特に、階調表示の駆動時には、液晶分子の屈折率の異方性により偏光子に対する４５°(＋４５°)方向へは、大体黄色を示して、１３５°(−４５°)方向へは、的に青色を示すカラーシフトが発生する。

前述したような問題を解決するために、本発明では、階調の反転によるカラーシフトによる視野角の特性の低下を防げる構造の横電界型の液晶表示装置及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明では、開口領域をリング状または、螺旋形構造で構成することができて、パターン構造として共通電極及び画素電極を形成して、液晶の方向子がどちらの方向から見ても、同じくなり、これにより、色の反転を防ぎ、視野角の特性を向上させる。

前述した目的を達成するために、本発明の第１特徴では、第１方向へと形成されたゲート配線と；第２方向へと、ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、半導体層を含む薄膜トランジスタと；前記第１方向へと、ゲート配線と離隔するように形成された共通配線と；前記共通配線から分岐され、多数の共通電極パターン等を含み、共通電極パターンのうち、一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含む共通電極と；前記四角形状の一番外側の共通電極パターンと重なり、前記薄膜トランジスタに連結されるストレージ電極と；前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極に連結されている連結配線と；前記円形状のオープン部に位置して、前記連結配線から分岐されており、多数の画素電極パターン等を含み、前記共通電極と、一定間隔離隔して、交互に形成された画素電極を含み、前記一番内側の画素電極パターンは、実質的に、円形状であり、他の画素電極パターン等は、リング状であって、前記共通電極パターンのうち、一番内側のパターンは、リング状であり、前記画素領域内の前記開口領域は、実質的に、リング状の横電界型の液晶表示装置用アレイ基板を提供する。

前記第１の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。また、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置する。
前記ストレージ電極は、前記一番外側の共通電極パターンの上部領域及び下部領域と重なる第１ストレージ電極パターン及び第２ストレージ電極パターンを含む。
前記第１ストレージ電極パターンは、薄膜トランジスタに連結されている。
前記第１ストレージ電極パターン及び第２ストレージ電極パターンは、相互に向かい合う面が、各々半円形状である。
前記画素領域は、実質的に、正四角形状である。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。
前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記オープン部内に位置する。
前記データ配線の下部には、データ配線のような形状の半導体物質層をさらに含み、前記半導体層は、半導体物質層から分岐される。

本発明の第２の特徴では、ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように、形成する段階と；前記ゲート配線、共通電極、共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート電極の上部のゲート絶縁膜上に、第２マスク工程を利用して、 半導体層を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；前記データ配線から分岐されるソース電極と、前記ソース電極から離隔されているドレイン電極を、第３マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極とで構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；前記ドレイン電極の一部を露出するドレインコンタクトホールを、第４マスク工程を利用して、前記保護層に形成する段階と；前記一番外側の共通電極パターンと重なり、ドレイン電極に連結されるストレージ電極と、前記ストレージ電極に連結される連結配線と、前記連結配線から分岐され、多数の画素電極パターン 等を含む画素電極を、保護層の上部に、第５マスク工程を利用して、形成する段階において、前記一番内側の画素電極パターンは、実質的に、円形状であって、前記共通電極パターンのうち、一番内側の共通電極パターンと前記多数の画素電極パターン等は、リング状であり、前記開口領域は、リング状である横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第２の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に配置されている。前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が、交差する画素領域の中心に、位置するように形成する。
前記ストレージ電極は、前記一番外側の共通電極パターンの上部領域及び下部領域と重なる第１ストレージ電極パターン及び第２ストレージ電極パターンを含む。
前記第１ストレージ電極パターンは、薄膜トランジスタに連結されている。
前記第１ストレージ電極パターン及び第２ストレージ電極パターンは、相互に向かい合う面が、各々半円形状である。
前記画素領域は、実質的に、正四角形状である。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。
前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置する。

本発明の第３の特徴は、ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように、形成する段階と；前記ゲート配線、共通電極、共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、
前記データ配線から分岐されるソース電極と、前記ソース電極で、前記ゲート電極を間にして、離隔されているドレイン電極と、前記データ配線の下部に、データ配線のような形で、半導体物質層と、前記半導体物質層で、前記ソース電極及びドレイン電極の下部へと分岐される半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極とで構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；前記ドレイン電極の一部を露出するドレインコンタクトホールを、第３マスク工程を利用して、前記保護層に形成する段階と；前記一番外側の共通電極パターンと重なり、ドレイン電極に連結されるストレージ電極と、前記ストレージ電極に連結される連結配線と、前記連結配線から分岐され、多数の画素電極パターン等を含む画素電極を、保護層の上部に、第４マスク工程を利用して、形成する段階において、前記一番内側の画素電極パターンは、実質的に、円形状であって、前記共通電極パターンのうち、一番内側の共通電極パターンと前記多数の画素電極パターン等は、リング状であり、前記開口領域も、リング状である横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第３の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に配置されている。前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が、交差する画素領域の中心に、位置するように形成する。
前記ストレージ電極は、前記一番外側の共通電極パターンの上部領域及び下部領域と重なる第１ストレージ電極パターン及び第２ストレージ電極パターンを含む。
前記第１ストレージ電極パターンは、薄膜トランジスタに連結されている。
前記第１ストレージ電極パターン及び第２ストレージ電極パターンは、相互に向かい合う面が、各々半円形状である。
前記画素領域は、実質的に、正四角形状である。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。
前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置する。

本発明の第４の特徴は、基板上のゲート配線と；前記ゲート配線と交差して、前記ゲート配線と開口領域を含む画素領域を定義するデータ配線；前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、半導体を含む薄膜トランジスタと；実質的に、長方形状であって、その中央に、円形状のオープン部を含んでいる第１共通電極パターンと、前記円形状のオープン部の中央に位置して、螺旋形状の第２共通電極パターンを含み、前記画素領域内に位置する共通電極と；前記データ配線と、実質的に、垂直に交差して、接する画素領域の共通電極を連結する共通配線と；前記第１共通電極パターンと重なり、前記薄膜トランジスタに連結されるストレージ電極と；前記円形状のオープン部内に位置して、前記第２共通電極パターンに沿って、実質的に、螺旋形状の画素電極を含み、前記画素電極と前記第２共通電極パターンは、螺旋形状の開口領域を形成する横電界型の液晶表示装置用アレイ基板を提供する。

前記第４の特徴において、前記第２共通電極パターンは、前記第１共通電極パターンから延長される。前記画素電極は、前記ストレージ電極から延長されており、延長された画素電極の始めの地点は、前記延長された第２共通電極パターンの始めの地点と接する。前記螺旋形状の画素電極の第１螺旋は、前記第１共通電極パターンと、前記螺旋形状の第２共通電極パターンの第１螺旋間に位置する。前記共通配線は、前記共通電極と、一体型に形成される。
前記ストレージ電極は、前記第１共通電極パターンの円形状のオープン部に沿って、実質的に、丸い面を有する。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。
前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。
前記データ配線の下部には、データ配線のような形状の半導体物質層をさらに含み、前記半導体層は、半導体物質層から分岐される。

本発明の第５の特徴は、ゲート電極を含むゲート配線と、第１共通電極パターン及び第２共通電極パターンを含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記第１共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成して、前記第２共通電極パターンは、前記円形状のオープン部内で、螺旋形状になるように形成する段階と；前記ゲート配線、共通電極及び共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート電極の上部のゲート絶縁膜上に、第２マスク工程を利用して、半導体層を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極を、第３マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極とで構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；前記ドレイン電極の一部を露出するドレインコンタクトホールを、第４マスク工程を利用して、前記保護層に形成する段階と；前記第１共通電極パターンと重なり、ドレイン電極に連結されるストレージ電極と、前記円形状のオープン部内に位置して、前記第２共通電極パターンに沿って、実質的に、螺旋形状の画素電極を、第５マスク工程を利用して形成する段階において、前記ストレージ電極は、前記薄膜トランジスタに連結されており、前記画素電極と前記第２共通電極パターンは、螺旋形状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第５の特徴において、前記第２共通電極パターンは、前記第１共通電極パターンから延長される。前記画素電極は、前記ストレージ電極から延長されており、延長された画素電極の始めの地点は、前記延長された第２共通電極パターンの始めの地点と接する。前記螺旋形状の画素電極の第１螺旋は、前記第１共通電極パターンと、前記螺旋形状の第２共通電極パターンの第１螺旋間に位置する。前記共通配線は、前記共通電極と、一体型に形成される。
前記ストレージ電極は、前記第１共通電極パターンの円形状のオープン部に沿って、実質的に、丸い面を有する。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。
前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。

本発明の第６の特徴は、ゲート電極を含むゲート配線と、第１共通電極パターン及び第２共通電極パターンを含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記第１共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成して、前記第２共通電極パターンは、前記円形状のオープン部内で、螺旋形状になるように形成する段階と；前記ゲート配線、共通電極及び共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極と、前記データ配線の下部に、データ配線のような形状の半導体物質層と、前記ゲート電極の上部のゲート絶縁膜上に、前記半導体物質層から前記ソース電極及びドレイン電極の下部へと分岐された半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極とで構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；前記ドレイン電極の一部を露出するドレインコンタクトホールを、第３マスク工程を利用して、前記保護層に形成する段階と；前記第１共通電極パターンと重なるストレージ電極と、前記円形状のオープン部内に位置して、前記第２共通電極パターンに沿って、実質的に、螺旋形状の画素電極を、第４マスク工程を利用して形成する段階において、前記ストレージ電極は、前記薄膜トランジスタに連結されており、前記画素電極と前記第２共通電極パターンは、螺旋形状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第６の特徴において、前記第２共通電極パターンは、前記第１共通電極パターンから延長される。前記画素電極は、前記ストレージ電極から延長されており、延長された画素電極の始めの地点は、前記延長された第２共通電極パターンの始めの地点と接する。前記螺旋形状の画素電極の第１螺旋は、前記第１共通電極パターンと、前記螺旋形状の第２共通電極パターンの第１螺旋間に位置する。前記共通配線は、前記共通電極と、一体型に形成される。
前記ストレージ電極は、前記第１共通電極パターンの円形状のオープン部に沿って、実質的に、丸い面を有する。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。
前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。

本発明の第７の特徴は、基板上のゲート配線と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線；前記データ配線の下部で、前記データ配線のような形状の半導体物質層と；前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、ソース電極とドレイン電極及び前記半導体物質層から分岐された半導体層を含む薄膜トランジスタと；前記ゲート配線と平行であって、離隔するように形成された共通配線と；前記共通配線から分岐され、多数の共通電極パターン等を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含む共通電極と；接する画素領域のゲート配線と重なるように形成されたストレージ電極と；前記円形状のオープン部に位置して、多数の画素電極パターン等を含む画素電極と；前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極と前記画素電極及び前記ドレイン電極とに連結されている連結配線を含み、前記画素電極は、前記連結配線の一部と重なり、連結配線と直接的に接触して、前記一番内側の画素電極パターンは、実質的に、円形状であり、他の画素電極パターン等は、リング状であって、前記共通電極パターンのうち、一番内側のパターンは、リング状であり、前記画素領域内の前記開口領域は、実質的に、リング状である横電界型の液晶表示装置用アレイ基板を提供する。

前記第７の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置する。
前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結される。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極は、前記一番外側の共通電極パターンと重なり、第１ストレージキャパシターを形成して、前記接する画素領域の前記ゲート配線と重なり、第２ストレージキャパシターを形成する。
前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置する。

本発明の第８の特徴は、ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線と平行であって、離隔される共通配線を、第１マスク工程を利用して形成する段階において、前記一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成する段階と；前記ゲート配線、共通電極、共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、前記ゲート電極を間にして、離隔されているドレイン電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極に連結された連結配線と、前記連結配線から延長され、接する画素領域のゲート配線の上部に形成されたストレージ電極と、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記半導体物質層で、前記ソース電極及びドレイン電極の下部及び前記ゲート電極の上部へと分岐される半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極とで構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；前記薄膜トランジスタの上部に、前記多数の共通電極パターン等の間に、第３マスク工程を利用して、離隔領域を含むフォトレジストパターンを形成する段階と；前記フォトレジストパターンを覆うように、基板全面に、透明導電性物質層を形成する段階と；前記フォトレジストパターンを除去すると同時に、フォトレジストパターン上に形成された透明導電性物質層を除去して、多数の画素電極パターン等を含む画素電極を形成する段階において、前記画素電極は、前記離隔領域に位置して、前記連結配線と接触するように形成する段階を含み、前記一番内側の画素電極パターンは、実質的に、円形状であり、他の画素電極パターンは、リング状であって、前記共通電極パターンのうち、一番内側の共通電極パターンは、リング状であり、前記開口領域も、リング状になるように形成する横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第８の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置する。
前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結される。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記ストレージ電極は、前記一番外側の共通電極パターンと重なり、第１ストレージキャパシターを形成して、前記接する画素領域の前記ゲート配線と重なり、第２ストレージキャパシターを形成する。
前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置する。

本発明の第９の特徴は、基板上のゲート配線と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；前記データ配線の下部で、前記データ配線のような形状の半導体物質層と；前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、ソース電極とドレイン電極及び前記半導体物質層から分岐された半導体層を含む薄膜トランジスタと；前記ゲート配線と平行であって、離隔するように形成された共通配線と；接する画素領域のゲート配線と、重なるように形成されたストレージ電極と；前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極及び前記ドレイン電極とに連結されている連結配線と；多数の共通電極パターン等を含む共通電極において、各々の前記共通電極パターンは、前記連結配線と重ならない状態で、前記連結配線により、２つの部分に、分離される共通電極と；円形状のオープン部に位置して、前記共通配線と重ならない、多数の画素電極パターン等で構成された画素電極を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、実質的に、四角形状であって、その中央に、円形状のオープン部を含み、他の共通電極パターン等は、半円状であり、前記多数の画素電極パターン等のうちで、一番内側の画素電極パターンは、画素領域の中央で、前記連結配線の領域内に位置して、他の画素電極パターン等は、半円状であって、前記多数の共通電極パターン等と多数の画素電極パターン等は、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板を提供する。

前記第９の特徴において、前記画素電極は、前記連結配線の一部と重なり、前記連結配線と直接接触する。前記共通電極は、前記共通配線の一部と重なり、前記共通配線と直接接触する。

本発明の第１０の特徴は、ゲート電極を含むゲート配線と、前記ゲート配線と平行であって、離隔される共通配線を、第１マスク工程を利用して形成する段階と；前記ゲート配線と共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極に連結された連結配線と、前記連結配線から延長され接する画素領域のゲート配線の上部に形成されたストレージ電極と、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記半導体物質層で、前記ソース電極及びドレイン電極の下部及び前記ゲート電極の上部へと分岐された半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極とで構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；前記薄膜トランジスタの上部に、第３マスク工程を利用して、フォトレジストパターンを形成する段階において、前記フォトレジストパターンは、前記連結配線と重ならず、前記連結配線に対して、対称的な２つの第１離隔領域と、前記共通配線と重ならず、前記共通配線に対して、対称的な２つの第２離隔領域を含むように形成する段階と；前記フォトレジストパターンを、マスクを利用して、前記２つの第１離隔領域により露出されたゲート絶縁膜をエッチングして、下部の共通配線と連結配線を露出する段階と；前記フォトレジストパターンを含む基板全面に、透明導電性物質層を形成する段階と；前記フォトレジストパターンを除去すると同時に、フォトレジストパターン上に形成された透明導電性物質層を除去して、画素電極と共通電極を形成する段階において、前記共通電極及び画素電極は、前記第１離隔領域及び第２離隔領域と対応する位置に形成して、前記共通電極は、多数の共通電極パターン等を含み、前記画素電極は、多数の画素電極パターン等を含むように形成する段階を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、実質的に、四角形状であって、内部に、円形状のオープン部を含むように形成して、他の共通電極等は、半円形状になるように形成して、前記画素電極パターン等のうち、一番内側の画素電極パターンは、画素領域の中央で、前記連結配線の領域内に位置するように形成して、他の画素電極パターン等は、半円状になるように形成して、前記多数の共通電極パターン等と多数の画素電極パターン等は、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第１０の特徴において、前記画素電極は、前記連結配線の一部と重なり、前記連結配線と直接接触する。前記共通電極は、前記共通配線の一部と重なり、前記共通配線と直接接触する。

本発明の第１１の特徴は、基板上のゲート配線と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；前記画素領域の一角部分に形成されていて、ゲート配線及びデータ配線に連結されており、ゲート電極、ソース電極、ドレイン電極及び半導体層を含む薄膜トランジスタと；前記ゲート配線と平行であって、離隔するように形成された共通配線と；前記共通配線から延長され、多数の共通電極パターン等を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、長方形状であって、その中央に、四角形状のオープン部を含む共通電極と；前記長方形状の共通電極パターンと重なり、薄膜トランジスタに連結されたストレージ電極と；前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極に連結された連結配線と；前記四角形状のオープン部に位置して、前記連結配線から分岐されており、多数の画素電極パターン等を含む画素電極を含み、前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、実質的に、円形状であって、他の画素電極パターン等は、リング状であり、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、リング状であって、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板を提供する。

前記第１１の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置する。前記ストレージ電極は、前記一番外側の共通電極パターンの下部領域及び上部領域と、各々重なる第１ストレージキャパシターパターン及び第２ストレージキャパシターパターンを含む。前記第１キャパシター電極パターンは、薄膜トランジスタに連結されている。前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成する。前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成する。前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記四角形状のオープン部内に位置する。

本発明の第１２の特徴は、基板上のゲート配線と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；前記データ配線の下部に、前記データ配線のような形で形成された半導体物質層と；前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、ゲート電極、ソース電極、ドレイン電極及び前記半導体物質層から分岐された半導体層を含む薄膜トランジスタと；前記ゲート配線と平行であって、離隔するように形成された共通配線と；接する画素領域のゲート配線と、重なるように形成されたストレージ電極と；前記画素領域内で、前記データ配線と平行であって、前記ドレイン電極から延長されており、前記ストレージ電極及び前記ドレイン電極に連結されている連結配線と；前記ストレージ電極及び連結配線の上部に形成されて、下部の共通配線及び連結配線を、各々露出させる第１コンタクトホール及び第２コンタクトホールが形成されている保護層と；多数の共通電極パターン等を含み、前記保護層上に形成された共通電極において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、接する画素の一番外側の共通電極パターン等を連結して、画素領域内で、その中央に、円形状のオープン部を含み、他の共通電極パターン等は、リング状である共通電極と；多数の画素電極パターン等を含み、前記円形状のオープン部内に位置する画素電極において、多数の画素電極パターン等のうち、一番内側の画素電極パターンは、円形状であって、前記共通配線と連結電極が交差する交差部に位置して、他の画素電極パターンは、リング状の画素電極を含む横電界型の液晶表示装置用アレイ基板を提供する。

前記第１２の特徴において、前記共通電極は、前記共通配線及び連結配線と重なり、前記第１コンタクトホールを通じて、前記共通配線と接触する。
前記画素電極は、前記共通配線及び連結配線と重なり、前記第２コンタクトホールを通じて、前記連結配線と接触する。
前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。また、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、画素領域の中央に位置する。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記共通電極及び画素電極は、インジウム−スズ−オキサイド（ＩＴＯ）で構成される。
前記共通電極は、前記データ配線の上部に形成する。

本発明の第１３の特徴は、ゲート電極を含むゲート配線と、前記ゲート配線と平行であって、離隔される共通配線を、第１マスク工程を利用して形成する段階と；前記ゲート配線と共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極と、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記画素領域の一角部分に、ゲート配線及びデータ配線に連結された薄膜トランジスタと、接する画素のゲート配線と重なるストレージ電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極に連結された連結配線を、第２マスク工程を利用して形成する段階において、前記連結配線は、ストレージ電極及び薄膜トランジスタのドレイン電極に連結されるように形成する段階と；前記薄膜トランジスタの上部に、保護層を形成する段階と；前記保護層に、第３マスク工程を利用して、第１コンタクトホール及び第２コンタクトホールを形成する段階と；多数の共通電極パターン等を含む共通電極を、前記保護層の上部に形成する段階において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、接する画素の一番外側の共通電極パターンに連結されて、画素領域内で、その中央に、円形状のオープン部を含んでおり、一番内側の共通電極パターンは、リング状に形成する段階と；多数の画素電極パターン等を含む画素電極を、前記円形状のオープン部内に形成する段階において、多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記共通配線が、前記連結配線と交差する部分で、円形状に形成して、他の画素電極パターンは、リング状に形成する段階を含み、前記共通電極及び画素電極は、第４マスク工程を利用して形成する段階を含む横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第１３の特徴において、前記共通電極は、インジウム−スズ−オキサイド（ＩＴＯ）で形成する。また、前記共通電極は、前記データ配線の上部に形成する。

本発明の第１４の特徴は、基板上のゲート配線と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；前記ゲート配線の一端に連結されたゲートパッドと；前記データ配線の一端に連結されたデータパッドと；前記ゲートパッドに連結されたゲートパッド電極と；前記データパッドに連結されたデータパッド電極と；前記データ配線の下部で、前記データ配線のような形で形成された半導体物質層と；前記画素領域の一角に、前記ゲート配線及びデータ配線に連結されて、ソース電極、ドレイン電極及び半導体物質層から分岐された半導体層を含む薄膜トランジスタと；前記ゲート配線と離隔されて、平行である共通配線と；前記共通配線から分岐されて、多数の共通電極パターン等を含む共通電極において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、四角形状であって、その中央に、円形状のオープン部を含む共通電極と；接する画素領域のゲート配線と重なるストレージ電極と；前記円形状のオープン部内に位置して、多数の画素電極パターン等を含む画素電極と；前記画素領域内で、前記データ配線と平行であって、前記画素電極及び薄膜トランジスタのドレイン電極に連結された連結配線を含み、前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記連結配線の領域内に位置して、前記画素電極は、前記連結配線の一部と重なり、連結配線とは、直接接触して、前記一番内側の画素電極パターンを除いた他の画素電極パターン等は、半円状であって、前記半導体物質層は、前記ソース電極及びドレイン電極、前記連結配線、前記ストレージ電極の下部へと延長されており、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、リング状であって、開口領域をリング状に構成する横電界型の液晶表示装置用アレイ基板を提供する。

前記第１４の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。
前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中央に位置する。
前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結されている。
前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応する。
前記共通電極パターン及び前記画素電極パターンは、一番外側の共通電極パターンを除いて、全て、前記円形状のオープン部の内部に位置する。

本発明の第１５の特徴は、ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線の一端に連結されたゲートパッドと、前記ゲート配線と離隔されて、平行である共通配線を、基板上に、第１マスク工程を利用して形成する段階において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、実質的に、四角形状であって、その中央に、円形状のオープン部を有するように形成する段階と；前記ゲート配線、共通電極、ゲートパッド、共通配線の上部に、ゲート絶縁膜を形成する段階と；前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されたソース電極と、前記ソース電極と前記ゲート電極を間にして、離隔されたドレイン電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極から延長された連結配線と、接する画素領域のゲート配線と重なるストレージ電極と、前記データ配線の一端に連結されたデータパッドと、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記半導体物質層で、前記ゲート電極の上部と、前記ソース電極及びドレイン電極と、連結配線の下部へと分岐された半導体層を、第２マスク工程を利用して形成する段階において、前記ソース電極及びドレイン電極は、前記ゲート電極の両端と重なり、前記ソース電極及びドレイン電極間の半導体層は露出されて、前記ゲート電極、ソース電極、ドレイン電極及び半導体層は、薄膜トランジスタを構成する段階と；前記データ配線、ソース電極及びドレイン電極、データパッド、連結配線及びストレージ電極の上部に、保護層を形成する段階と；前記薄膜トランジスタを覆うように、前記保護層の上部に、フォトレジストパターンを形成する段階において、前記フォトレジストパターンは、前記多数の共通電極パターン等の間に、離隔領域を含み、前記ゲートパッド及びデータパッドを露出するコンタクトオープン部を含むように形成する段階と；前記フォトレジストパターンを覆うように、基板全面に、透明導電性物質層を形成する段階と；前記フォトレジストパターンを除去すると同時に、フォトレジストパターン上に形成された透明導電性物質層を除去して、画素電極、ゲートパッド電極、データパッド電極を形成する段階において、前記画素電極は、多数の画素電極パターン等を含み、前記離隔領域に位置して、前記連結配線と直接接触するように形成する段階を含み、前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、棒状であって、他の画素電極パターンは、半円状であり、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、リング状を構成して、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法を提供する。

前記第１５の特徴において、前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置する。
前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中央に位置する。
前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結されるように形成する。また、前記ストレージ電極は、前記共通電極パターンのうち、一番外側の共通電極パターンと重なるように形成して、前記一番外側の共通電極パターンとストレージキャパシターを形成する。
前記画素電極パターン及び共通電極パターンは、一番外側の共通電極パターンを除いて、全て、前記円形状のオープン部内に位置するように形成する。

以下、本発明による望ましい実施例を、図面を参照して詳しく説明する。

本発明による横電界型の液晶表示装置ににおいて、開口領域が、円形構造であるパターン構造で共通電極及び画素電極を形成することにより、どちらの方向からも、液晶分子の方向子（方向性）が同じなので、特定の角度での色の反転なしで対照比を向上させて、視野角の特性を高めることができる。そして、ブラックマトリックスとの重畳領域が減少され、合着ミスアライン時に、製品別に発生する輝度の差が最小化できる長所がある。

本実施例は、リング状の電極構造の横電界型の液晶表示装置用アレイ基板構造及びその製造工程に関する実施例である。特に、感光性物質を利用したパターニング工程で定義されるフォトーエッチング工程であるマスク工程の数を基準に、５マスク工程によるアレイ基板及びその製造工程に関して説明する。

図５は、本発明の実施例１によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。
図示したように、基板１００上に、第１方向へゲート配線１１２が形成されており、ゲート配線１１２が交差される第２方向へとデータ配線１２８が形成され、ゲート配線１１２とデータ配線１２８の交差地点には、薄膜トランジスタＴが形成されている。

前記ゲート配線１１２及びデータ配線１２８の交差領域は、画素領域Ｐで定義されて、画素領域Ｐには、画素電極１３８及び共通電極１２０が形成されている。特に、本実施例では、画素電極１３８及び共通電極１２０が円形パターンで形成されていて、どちらの方向からも、液晶分子の方向子が同じで、特定の角度で色の反転が発生することを防げる構造であることを特徴とする。

より詳しく説明すると、前記第１方向へのゲート配線１１２と、一定間隔離隔するように共通配線１１４が形成されており、共通配線１１４から分離され、前述した共通電極１２０が構成される。本実施例による共通電極１２０は、画素領域Ｐの枠部を取り囲む領域に形成されて、円形状のオープン部１１８のある第１共通電極パターン１２０ａと、前記第１共通電極パターン１２０ａのオープン部１１８内で、前記共通配線１１４を中心軸として、リング状の電極構造の第２共通電極パターン１２０ｂとで構成されている。

前記第１共通電極パターン１２０ａと第１方向と重なった位置には、第１ストレージ電極パターン１４０ａ、第２ストレージ電極パターン１４０ｂが形成されており、前記第１ストレージ電極パターン１４０ａ、第２ストレージ電極パターン１４０ｂには、共通配線１１４と交差される方向へと連結配線１４１が形成されている。前記連結配線１４１では、前記第１共通電極パターン１２０ａ、第２共通電極パターン１２０ｂの間区間で、リング状の電極構造の第１画素電極パターン１３８ａと、連結配線１４１と共通配線１１４の交差地点で、円形パターンで構成された第２画素電極パターン１３８ｂとで構成された画素電極１３８が分岐されている。

前記画素電極１３８は、前述した連結配線１４１及び共通配線１１４により、４つのドメインで分離されたマルチドメイン構造を構成する。そして、前記第１ストレージ電極パターン１４０ａ、第２ストレージ電極パターン１４０ｂと第１共通電極パターン１２０ａ間の重畳領域は、ストレージキャパシターＣstを構成することを特徴とする。

一方、前記第１ストレージ電極パターン１４０ａ、第２ストレージ電極パターン１４０ｂは、第１共通電極パターン１２０ａと第１画素電極パターン１３８ａ間に発生される横電界型の弱化を防ぐため、第１共通電極パターン１２０ａの外廓を露出させる範囲で、第１共通電極パターン１２０ａより小さい面積で形成されることが重要である。

すなわち、本実施例によると、共通電極と画素電極が、リング状の構造の開口領域が構成できる構造を有することによって、液晶分子をどちらの位置でも、電極に垂直な等電位線に沿って配列させるので、優れた視野角の特性を得ることができる。また、前記共通電極と画素電極間に形成された横電界は、液晶分子を図面に示されるように配列させて、各画素領域の対角線方向のカラーシフトを補償して、一般的な横電界型方式の液晶表示素子で現れる±４５°方向での色の反転の問題が解決できる。

図６Ａないし図６Ｅは、本発明の実施例１による５マスクの横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図であって、前記実施例１によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程に関する。

図６Ａは、基板１１０上に、第１金属物質を利用した第１マスク工程により第１方向へと、ゲート配線１１２と共通配線１１４を、相互に離隔されるように形成する段階である。

前記第１マスク工程は、感光性物質であるフォトレジストを利用して露光、現像、エッチングして形成されたフォトレジストパターンを利用してパターニング工程を行う工程である。

前記ゲート配線１１２を形成する段階では、ゲート配線１１２から分岐されるゲート電極１１６を形成する段階を含む。

前記共通配線１１４を形成する段階では、前記共通配線１１４から分岐されて、画面を具現する最小単位で定義される画素領域Ｐ単位で、画素領域Ｐの枠部を取り囲む位置に形成され、中央部に円形状のオープン部１１８のある第１共通電極パターン１２０ａと、前記オープン部１１８内に、リング状パターンで形成された第２共通電極パターン１２０ｂとで構成される共通電極１２０を形成する段階を含む。

図６Ｂは、前記ゲート配線１１２及び共通配線１１４を覆う領域に、ゲート絶縁膜(図示せず)を形成する段階と、第２マスク工程によりゲート電極１１６を覆う領域に、半導体層１２６を形成する段階である。

図面に詳しくは提示してないが、前記半導体層１２６は、非晶質シリコン物質で構成されたアクティブ層と、不純物非晶質シリコン物質で構成されたオーミックコンタクト層が、順に積層された構造で構成される。

図６Ｃは、半導体層１２６を覆う領域に、第２金属物質を利用した第３マスク工程により第２方向へと、ゲート配線１１２と交差されるようにデータ配線１２８を形成する段階である。

この段階では、前記データ配線１２８から分岐されたソース電極１３０と、ソース電極１３０と離隔されるように位置するドレイン電極１３２を形成する段階を含む。また、この段階では、ソース電極１３０とドレイン電極１３２は、半導体層１２６と、一部重なるように位置して、この段階は、前記ソース電極１３０及びドレイン電極１３２の間区間の半導体層１２６の真性半導体物質を露出させ、チャンネルＣｈを形成する段階を含む。

前記ゲート電極１１６、半導体層１２６、ソース電極１３０、ドレイン電極１３２は、薄膜トランジスタＴを構成する。

図６Ｄは、前記薄膜トランジスタＴを覆う領域に、絶縁物質を利用して、第４マスク工程により、ドレイン電極１３２を、一部露出させるドレインコンタクトホール１３４のある保護層(図示せず)を形成する段階である。

図６Ｅは、前記保護層の上部に、透明導電性物質を利用した第５マスク工程により、前記薄膜トランジスタＴに連結されるストレージ電極１４０と、円形パターンで構成された画素電極１３８を形成する段階である。

より詳しく説明すると、前記第１共通電極パターン１２０ａと第１方向へと、各々重なるように位置する第１ストレージ電極パターン１４０ａ、第２ストレージ電極パターン１４０ｂを形成して、画素領域Ｐ単位で、共通配線１１４の中心部と交差されるように連結配線１４１を形成する。

また、前記第１共通電極パターン１２０ａ、第２共通電極パターン１２０ｂの間区間に、リング状パターンで構成された第１画素電極パターン１３８ａを形成して、前記共通配線１１４と連結配線１４１の交差地点に、円形パターンの第２画素電極パターン１３８ｂを形成する。

前記画素領域Ｐは、連結配線１４１及び共通配線１１４が交差される領域別に、相互に異なる液晶分子の配列の特性があるドメインが構成される。一例として、本実施例では、４ドメイン構造である。また、本実施例では、画素電極１３８と共通電極１２０が、円形パターン構造である構造的特徴により、液晶の方向が、どちらの方向からも、同じであるために、特定の角度での、色の反転により対照比が低下されることを防ぐ。

前記透明導電性物質は、インジウム−スズ−オキサイド（ＩＴＯ）、インジウム−スズ−ジンク−オキサイド（ＩＴＺＯ）、インジウム−ジンク−オキサイド（ＩＺＯ）のうちの一つから選択される。

本実施例は、５マスク工程による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板及びその製造工程に関する実施例である。

本実施例の構造によると、前記実施例１によるリング状の電極構造とは異なり、共通電極及び画素電極が、別途の連結パターンなしで、直接的に、共通配線及びストレージ電極に連結された構造でありながら、前記実施例１のように、どちらの方向からも、液晶分子の方向子を同一にできる。

図７は、本発明の実施例２による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の概略的な平面図であって、前記図５と重複する部分の説明は、簡略又は省略する。
図示したように、第１方向へと共通配線２１４が形成されており、共通配線に連結され画素領域Ｐには、画素領域Ｐの枠部を取り囲む領域に位置して、内部に、円形状のオープン部２１８のある第１共通電極パターン２２０ａと、前記第１共通電極パターン２２０ａのオープン部２１８内に、螺旋形に、形成された第２共通電極パターン２２０ｂが形成されている。前記第１共通電極パターン２２０ａ、第２共通電極パターン２２０ｂは、共通電極２２０を構成して、共通電極２２０と共通配線２１４は、一体型パターンであることを特徴とする。

前記画素領域Ｐには、薄膜トランジスタＴのドレイン電極２３２に連結されて、第１共通電極パターン２２０ａと絶縁された状態で、重なるように形成されたストレージ電極２４０と、ストレージ電極２４０に連結されて、第２共通電極パターン２２０ｂと重なる螺旋形構造の画素電極２３８が形成されている。前記ストレージ電極２４０と画素電極２３８は、一体型パターンを構成して、前記第２共通電極パターン２２０ｂと画素電極２３８は、相互に一定間隔を維持して、螺旋形構造を構成する。

この時、前記ストレージ電極２４０は、第１共通電極パターン２２０ａと対応した領域に形成されることに応じて、第１共通電極パターン２２０ａと画素電極２３８間の横電界の形成のために、第１共通電極パターン２２０ａより内部に位置することが重要である。そして、前記第１共通電極パターン２２０ａとストレージ電極２４０間の重畳領域は、絶縁体が介在された状態でストレージキャパシターＣstを構成する。

本実施例による電極の構造によると、両電極間に位置する開口領域を、螺旋形構造で形成することができて、液晶の方向子がどちらの方向からも同じ効果を得る。

図８Ａないし図８Ｅは、本発明の実施例２による５マスクの螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図であって、前記図６Ａないし図６Ｅと重複する部分の説明は、簡略したり省略する。

図８Ａは、基板２１０上に、第１マスク工程により、ゲート配線２１２、共通配線２１４、共通電極２２０を形成する段階である。

前記ゲート配線２１２と共通配線２１４は、同じ方向へと、相互に離隔して形成され、前記共通電極２２０は、共通配線２１４と、一体型パターンを構成して、共通電極２２０は、画素領域Ｐの周辺部を取り囲む領域に位置する。円形状のオープン部２１８のある第１共通電極パターン２２０ａと、オープン部２１８内に位置して、螺旋形構造で構成された第２共通電極パターン２２０ｂとで構成される。

図８Ｂは、ゲート絶縁膜(図示せず)と第２マスク工程により、半導体層２２６を形成する段階であって、図８Ｃは、第３マスク工程によりゲート配線２１２と交差されるデータ配線２２８を形成する段階である。

この段階では、ソース電極２３０及びドレイン電極２３２、ソース電極２３０及びドレイン電極２３２間の離隔区間の半導体層２２６の真性半導体物質層(図示せず)を露出させて、チャンネルＣｈを形成する段階を含む。

前記ゲート電極２１６、半導体層２２６、ソース電極２３０、ドレイン電極２３２は、薄膜トランジスタＴを構成する。

図８Ｄは、保護層(図示せず)を形成して、第４マスク工程によりドレイン電極２３２を一部露出させるドレインコンタクトホール２３４のある保護層(図示せず)を形成する段階である。

図８Ｅは、第５マスク工程により、前記ドレインコンタクトホール２３４を通じて、ドレイン電極２３２に連結されるストレージ電極２４０と、ストレージ電極２４０から分岐されて、前述した第２共通電極パターン２２０ｂを、一定間隔離隔されるように重なる螺旋形構造の画素電極２３８を形成する段階である。

本実施例は、前記実施例１より一つのマスク工程を減じた４マスク工程によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板構造及びその製造工程に関する実施例である。

本実施例は、回折露光法を利用して、半導体層、データ配線、チャンネルを、一つのマスク工程で形成することによって、マスク工程を減少させることを特徴とする。

図９は、本発明の実施例３によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記実施例１と区別される構造的特性を中心に簡略して説明する。

図示したように、ゲート配線３１２とデータ配線３２８が交差するように形成されており、ゲート配線３１２及びデータ配線３２８の交差地点に薄膜トランジスタＴが形成されていて、薄膜トランジスタＴに連結され画素電極３３８が形成されており、ゲート配線３１２と同じ方向へと、離隔するように形成された共通配線３１４が位置して、共通電極３２０は、画素電極３３８と交互に位置するように共通配線３１４から分岐されている。前記画素電極３３８及び共通電極３２０は、リング状の電極構造を構成している。

前記ゲート配線３１２では、ゲート電極３１６が分岐されており、データ配線３２８では、ソース電極３３０が分岐されていて、ソース電極３３０と離隔されるようにドレイン電極３３２が位置する。前記データ配線３２８、ソース電極３３０、ドレイン電極３３２と対応するパターン構造で半導体物質層３２５が形成されており、前記ソース電極３３０領域及びドレイン電極３３２領域と対応した位置の半導体物質層３２５は、薄膜トランジスタＴに含まれる半導体層３２６を構成する。

以下、本実施例による４マスクの横電界型の液晶表示装置の製造工程に関して、図を参照して、より詳しく説明する。

図１０Ａないし図１０Ｄは、本発明の実施例３による４マスクの一般的な円形の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図であって、前記実施例１による５マスク工程と区別される工程的特徴を中心に説明する。

図１０Ａは、基板３１０上に、第１マスク工程により、ゲート配線３１２、共通配線３１４を形成する段階である。

この段階では、前記ゲート配線３１２に連結されるゲート電極３１６、共通配線３１４に連結される共通電極３２０を形成する段階を含み、前記 共通電極３２０は、第１共通電極パターン３２０ａ、第２共通電極パターン３２０ｂとで構成される。

図１０Ｂは、前記ゲート配線３１２、ゲート電極３１６、共通配線３１４、共通電極３２０覆う領域に、ゲート絶縁膜、純粋非晶質シリコン物質、不純物非晶質シリコン物質、金属物質を、順に形成した後、第２マスク工程により、純粋非晶質シリコン物質、不純物非晶質シリコン物質、金属物質を、同時にパターニングして、同一なパターン構造の半導体物質層３２５、データ配線３２８を形成する段階である。

前記データ配線３２８には、前述したゲート電極３１６の一側部と重なるソース電極３３０が分岐されたおり、ソース電極３３０と一定間隔離隔されるようにドレイン電極３３２を形成する段階を含む。前記半導体物質層３２５は、ソース電極３３０及びドレイン電極３３２、ソース電極３３０及びドレイン電極３３２間の離隔区間を含んで、対応したパターン構造で形成される。

本段階では、選択領域別に、マスクの厚さを調節する回折露光法が利用されることを特徴とする。

図面には詳しく提案してないが、前記回折露光法に関して、より詳しく説明すると、シリコン物質層(純粋非晶質シリコン物質層、不純物非晶質シリコン物質層)、金属層を、順に蒸着した後、前記金属層の上部に、第１厚さ値のフォトレジストを塗布し、前記フォトレジストの上部に、透過部、半透過部、遮断部のあるマスクを配置した後、露光工程を行う。露光された部分が、パターンとして残るネガチブタイプで、パターニング工程を行うと仮定すると、チャンネル形成部と対応した領域は、露光用マスクの半透過部と対応し、ソース電極及びドレイン電極の形成部は、透過部と対応して、それ以外の領域は、遮断部と対応するように配置されることによって、現像工程を通じてソース電極及びドレイン電極の形成部は、第１厚さ値、チャンネル形成部は、第１厚さより薄い厚さの第２厚さになるようにパターニングされたＰＲパターンで形成される。

前記ＰＲパターンを第２厚さ程度にアッシング処理して、前記チャンネル形成部のシリコン物質層を露出させるＰＲパターンを形成する段階が行われ、前記アッシング処理されたＰＲパターンを利用して露出されたチャンネル形成部の不純物非晶質シリコン層を除去し、その下部層を構成する純粋非晶質シリコン層を露出して、露出された純粋非晶質シリコン層領域をチャンネルとして構成する段階を含む。

前記ゲート電極３１６、ソース電極３３０、ドレイン電極３３２と重なった領域の半導体物質層３２５領域は、半導体層３２６を構成して、前記ゲート電極３１６、半導体層３２６、ソース電極３３０、ドレイン電極３３２は、薄膜トランジスタＴを構成する。

図１０Ｃは、前記薄膜トランジスタＴを覆う領域に絶縁物質を形成した後、第３マスク工程により前記ドレイン電極３３２を一部露出させるドレインコンタクトホール３３４のある保護層(図示せず)を形成する段階である。

図１０Ｄは、前記保護層(図示せず)の上部に、ドレインコンタクトホール３３４を通じて、ドレイン電極３３２に連結される画素電極３３８を形成する段階である。

より詳しく説明すると、本段階では、実質的に、ドレイン電極３３２に連結されて、隣接した第１共通電極パターン３２０ａ領域と重なるように位置する第１ストレージ電極パターン３４０ａと、前記第１ストレージ電極パターン３４０ａと向かい合う位置で、第１共通電極パターン３２０ａ領域と重なるように位置する第２ストレージ電極パターン３４０ｂと、前記第１ストレージ電極パターン３４０ａ、第２ストレージ電極パターン３４０ｂを連結して、前記共通配線３１４と交差されるように位置する連結配線３４１を形成する。また、前記連結配線３４１から分岐されたパターン構造であり、第１共通電極パターン３２０ａ、第２共通電極パターン３２０ｂの間の区間に位置する第１画素電極パターン３３８ａと、第２共通電極パターン３２０ｂの内部に位置する第２画素電極パターン３３８ｂを形成する。

前記第１画素電極パターン３３８ａ、第２画素電極パターン３３８ｂは、画素電極３３８を構成して、第１ストレージ電極パターン３４０ａ、第２ストレージ電極パターン３４０ｂ、連結配線３４１、第１画素電極パターン３３８ａ、第２画素電極パターン３３８ｂは、一体型パターンに当たる。

本実施例による液晶表示装置での横電界駆動は、第１マスク工程で形成された共通電極と、第４マスク工程で形成された画素電極間の電圧の差により行われる。

本実施例は、前記実施例２より１つのマスク工程を減じた４マスク工程による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の構造及びその製造工程に関する実施例である。

本実施例は、前記実施例３におけるように、回折露光法を利用して、半導体層、データ配線、チャンネルを、１つのマスク工程で形成することによって、２つのマスク工程を、１つのマスク工程に短縮することを特徴とする。

図１１は、本発明の実施例４による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記実施例２と区別される構造的特性を中心に簡略して説明する。

図示したように、ゲート配線４１２とデータ配線４２８が交差するように形成されており、ゲート配線４１２とデータ配線４２８の交差地点に、薄膜トランジスタＴが形成されている。薄膜トランジスタＴに連結され画素電極４３８が形成されており、ゲート配線４１２と同じ方向へと、相互に離隔されるように位置した共通配線４１４では、画素電極４３８と交互に位置する共通電極４２０が形成されている。前記画素電極４３８及び共通電極４２０は、螺旋形構造を構成している。

前記ゲート配線４１２では、ゲート電極４１６が分岐されており、データ配線４２８では、ソース電極４３０が分岐されていて、ソース電極４３０と離隔されるようにドレイン電極４３２が位置する。前記データ配線４２８、ソース電極４３０、ドレイン電極４３２と対応するパターン構造で半導体物質層４２５が形成されており、前記ソース電極４３０領域及びドレイン電極４３２領域と対応した位置の半導体物質層４２５は、薄膜トランジスタＴに含まれる半導体層４２６を構成する。

以下、４マスク工程による螺旋形構造の横電界型の液晶表示装置の製造工程に関して、図を参照してより詳しく説明する。

図１２Ａないし図１２Ｄは、本発明の実施例４による４マスクの螺旋形構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図であって、前記図１０Ａないし図１０Ｄと区別される工程的特徴を中心に説明する。

図１２Ａは、第１マスク工程により、ゲート配線４１２、共通配線４１４を形成する段階である。ゲート配線４１２では、ゲート電極４１６が分岐されて、共通配線４１４には、画素領域Ｐの周辺部を取り囲む領域に位置する。円形状のオープン部４１８のある第１共通電極パターン４２０ａと、オープン部４１８内に、螺旋形構造で構成された第２共通電極パターン４２０ｂが分岐されている。

図１２Ｂは、前記ゲート配線４１２、共通配線４１４、第１共通電極パターン４２０ａ、第２共通電極パターン４２０ｂを覆う領域に、第２マスク工程により半導体物質層４２５、データ配線４２８、半導体層４２６、ソース電極４３０、ドレイン電極４３２、チャンネルＣｈを形成する段階である。

前記ゲート電極４１６、半導体層４２６、ソース電極４３０、ドレイン電極４３２は、薄膜トランジスタＴを構成する。
この段階では、前記図１０に示すような原理の回折露光法を適用することができる。

図１２Ｃは、前記薄膜トランジスタＴを覆う領域に位置して、前記ドレイン電極４３２を、一部露出させるドレインコンタクトホール４３４を有する保護層(図示せず)を形成する段階である。

図１２Ｄは、前記保護層(図示せず)の上部に、ドレインコンタクトホール４３４を通じて、ドレイン電極４３２に連結される画素電極４３８を形成する段階である。

より詳しく説明すると、本段階では、実質的に、ドレイン電極４３２に連結されて、前記第１共通電極パターン４２０ａと対応する領域にストレージ電極４４０と、前記ストレージ電極４４０から分岐されて、第２共通電極パターン４２０ｂは、一定間隔を維持して取り囲む、螺旋形構造の画素電極４３８を形成する段階を含む。

本発明では、さらに単純化されたマスク工程によるリング状の電極構造の横電界型の液晶表示装置を提供するために、以下のようにリフトオフ工程が適用される。

図１３Ａないし図１３Ｄは、一般的なリフトオフ工程に関する概略的な工程断面図である。

図１３Ａでは、第１パターン形成部である第１領域ＶＩａと、第１領域ＶＩａの周辺部を構成する第２領域ＶＩｂを、基板４５０上に定義する。第２領域ＶＩｂに感光性物質を利用して、ＰＲパターン４５２を形成する。 図１３Ｂは、ＰＲパターン４５２を覆う領域に、パターン物質４５４を、全面に形成する段階である。
例えば、前記パターン物質４５４は、金属物質または、透明導電性物質から選択される。

図１３Ｃは、前記ＰＲパターン４５２をストリップする段階である。この時、ＰＲパターン４５２を覆う領域のパターン物質４５４である第１領域４５４ａは、リフトオフ方式によりＰＲパターン４５２と共に、除去される。

これにより、図１３Ｄでのように、第１領域(前記図１３ＣのＶＩａ)上に、残っているパターン物質４５４ｂが、金属パターン４５６を構成する。

このようなリフトオフ工程によると、露光、現像、エッチング等の一連の複雑な工程が要求されるフォトーエッチング工程より単純化された工程を通じて所望のパターンを形成することができる。

以下、本発明の更に他の実施例等では、リフトオフ工程が適用された製造工程により横電界型の液晶表示装置に関して提示する。

本実施例は、フォトレジストパターンが形成された基板上に、金属物質を全面蒸着した後、前記フォトレジストパターンをストリップする工程を通じて、フォトレジストパターンを覆っている金属物質をリフトオフすることによって、残った金属物質をパターンとして利用する工程で定義されるリフトオフ工程を含む３マスクアレイ工程に関する実施例である。特に、共通電極は、共通配線と同じ工程で形成されて、画素電極は、第３マスク工程で、透明導電性物質で構成されることを特徴とする。

図１４は、本発明の実施例５によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板のパッド部を含む平面図である。前記実施例３と区別される構造的特性を中心に、簡略して説明する。

図示したように、ゲート配線５１２とデータ配線５２８が交差するように形成されており、ゲート配線５１２及びデータ配線５２８の交差地点に、ゲート電極５１６、半導体層５２６、ソース電極５３０、ドレイン電極５３２とで構成された薄膜トランジスタＴが形成されている。薄膜トランジスタＴに連結され画素電極５３８が形成されており、共通配線５１４では、画素電極５３８と交互に位置する共通電極５２０が形成されている。前記画素電極５３８及び共通電極５２０は、リング状構造で構成される。

前記ドレイン電極５３２には、ゲート配線５１２と、平行に形成された連結配線５３３と、前段ゲート配線５１２と重なるように形成されたストレージ電極５３５が、一体型パターンで連結されている。

また、ゲート配線５１２とデータ配線５２８の一端には、ゲートパッド１３１０及びデータパッド１３１４が、各々形成されている。ゲートパッド１３１０及びデータパッド１３１４と重なる第１オープン部ＸＶＩａ、第２オープン部ＸＶＩｂ内には、前記ゲートパッド１３１０及びデータパッド１３１４に連結されるゲートパッド電極１３１８及びデータパッド電極１３２０が、各々形成されている。

本実施例では、ドレイン電極５３２を、３つのパターンで延長形成することによって、前記画素電極５３８は、別途のストレージ電極なしでも、ドレイン電極５３２に連結される構造である。

図面には詳しく提示してないが、前述した第４マスク工程、第５マスク工程では、保護層のドレインコンタクトホールを通じて、画素電極を含むストレージ電極とドレイン電極を連結させる方式であったが、本実施例では、保護層は含むが、リフトオフ工程により、別途のコンタクトホールを省略して、画素電極５３８とドレイン電極５３２を連結させることを特徴とする。

前述した半導体層５２６は、前記データ配線５２８、ソース電極５３０、ドレイン電極５３２と対応したパターン構造を構成する半導体物質層５２５に含まれて、実質的に、半導体物質層５２５、データ配線５２８、ソース電極５３０、ドレイン電極５３２は、回折露光法を利用した同じマスク工程で形成されることを特徴とする。

前記ゲート配線５１２と重なるように位置するストレージ電極５３５は、絶縁体が介在された状態でストレージキャパシターＣstを構成する。

前記共通電極５２０は、画素領域Ｐで、円形状のオープン部５１８のある第１共通電極パターン５２０ａと、オープン部５１８内に、位置するリング構造の第２共通電極パターン５２０ｂとで構成される。

前記画素電極５３８は、リフトオフ工程により形成されて、連結配線５３３と接触される部分で、電気的に連結されて、共通配線５１４とは重ならないように、第１共通電極パターン５２０ａと第２共通電極パターン５２０ｂ間に位置する。画素電極５３８は、共通配線５１４領域で、相互に離隔されるように位置して、全体的に、楕円形状を構成する第１画素電極パターン５３８ａと、第２共通電極パターン５２０ｂの内部領域で、共通配線５１４と連結配線５３３の交差地点で、連結配線５３３内に位置する第２画素電極パターン５３８ｂとで構成される。前記第１画素電極パターン５３８ａと第２画素電極パターン５３８ｂは、相互に、独立的なパターンで、存在することを特徴とする。第１画素電極パターン５３８ａ等は、各々半円状に、共通配線５１４を間に、上下に、対称されるように位置する。

前記画素電極５３８、ゲートパッド電極１３１８、データパッド電極１３２０は、リフトオフ工程を通じて形成されたことを特徴とする。

以下、図１５Ａないし図１５Ｄは、本発明の実施例５によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面である。

図２５Ａないし図２５Ｄ、図２６Ａないし図２６Ｄは、前記図１５Ａないし図１５ＤのＸＶａ−ＸＶａ線、ＸＶｂ−ＸＶｂ線に沿って、切断された断面を、各々示した断面図である。

図１５Ａ、図２５Ａ、図２６Ａは、基板５１０上に、第１マスク工程により第１方向へと、ゲート配線５１２及び共通配線５１４を、相互に離隔されるように形成する段階である。さらに、ゲート配線５１２の一端に、ゲートパッド１３１０を形成する段階を含む。

前記共通配線５１４を形成する段階では、画素領域Ｐの周辺部を取り囲む位置で、円形状のオープン部５１８のある第１共通電極パターン５２０ａと、オープン部５１８内に位置するリング状の第２共通電極パターン５２０ｂを形成する段階を含み、また、共通電極５２０を形成する段階も含む。

前記ゲート配線５１２を形成する段階では、前記ゲート配線５１２で、画素領域Ｐへと分岐されたゲート電極５１６を形成する段階を含む。

図１５Ｂ、図２５Ｂ、図２６Ｂは、前記図１２Ｂでのように、回折露光法を利用した第２マスク工程により、第１方向と交差される第２方向へと位置するデータ配線５２８と、前記データ配線５２８から分岐されたソース電極５３０と、前記ソース電極５３０と離隔されるように位置するドレイン電極５３２と、前記データ配線５２８、ソース電極５３０及びドレイン電極５３２と対応する領域に位置して、前記ソース電極５３０及びドレイン電極５３２と対応した下部領域で、半導体層５２６のある半導体物質層５２５と、前記ソース電極５３０とドレイン電極５３２の間区間に位置するチャンネルＣｈを形成する段階を含む。
前記データ配線５２８の一端には、データパッド１３１４が位置する。

実質的に、ゲート絶縁膜１３１２、半導体物質、データ配線物質を、順に形成した後、前述した２マスク工程を行う。

前記ドレイン電極５３２を形成する段階では、第２方向へと形成された連結配線５３３と、前段ゲート配線５１２と重なるように位置するストレージ電極５３５を、ドレイン電極５３２と一体型パターンに形成する段階を含む。

図１５Ｃ、図２５Ｃ、図２６Ｃでは、前記画素領域Ｐに、保護層１３１６を形成する。離隔領域ＩＩ及び第１オープン部ＸＶＩａ、第２オープン部ＸＶＩｂのあるリフトオフ工程用ＰＲパターン５３６を形成する。ＰＲパターン５３６を覆う領域に、透明導電性物質５３７を、全面に蒸着する。
前記離隔領域ＩＩは、第１共通電極パターン、第２共通電極パターン間で、前記共通配線５１４とは重ならなく、前記共通配線５１４を基準に、相互に対称構造に、離隔されるように位置する第１離隔領域ＩＩａと、前記連結配線５３３と共通配線５１４間の交差領域で、前記連結配線５３３内に位置する第２離隔領域ＩＩｃとで構成される。離隔領域ＩＩ及びオープン部ＸＶＩは、後続工程で、画素電極及びパッド電極が形成される領域に当たり、前記第１離隔領域ＩＩａ、第２離隔領域ＩＩｃ及び第１オープン部ＸＶＩａ、第２オープン部ＸＶＩｂに位置する透明導電性物質５３７は、連結配線５３３、ゲートパッド１３１０及びデータパッド１３１４と、各々連結される。

前述した保護層１３１６をエッチングする段階を、より詳しく説明すると、前記第１オープン部ＸＶＩａでは、ゲート絶縁膜１３１２及び保護層１３１６をエッチングすることによって、ゲートパッド１３１０を露出させて、第２オープン部ＸＶＩｂでは、保護層１３１６だけをエッチングして、その下部層のデータパッド１３１４を露出させる。

また、前述したリフトオフ方式パターニング工程は、望む形状が陰核されたＰＲパターンを、予め、形成した後、ＰＲパターンを覆う基板全面に、金属層を蒸着して、ＰＲパターンをストリップする工程を行い、ＰＲパターンの上部を覆う金属層を、リフトオフ方式で除去し、残された金属層パターンを、電極パターンに形成することにより行われる。

図１５Ｄ、図２５Ｄ、図２６Ｄは、前記ＰＲパターン(前記図１５Ｃの５３６)を覆う基板全面に、透明導電性物質を利用して蒸着した後、前記ＰＲパターン(前記図１５Ｃの５３６)をストリップし、前記ＰＲパターン(前記図１５Ｃの５３６)を覆う領域の透明導電性物質(前記図１５Ｃの５３７)をリフトオフする。残された透明導電性物質(前記図１５Ｃの５３７)は、画素電極５３８、ゲートパッド電極１３１８、データパッド電極１３２０とに、各々形成する段階である。

前記画素電極５３８は、前記第１離隔領域(前記図１５ＤのＩＩａ)及び第２離隔領域(前記図１５ＤのＩＩｃ)に残された、透明導電性物質で、第１共通電極パターン５２０ａ、第２共通電極パターン５２０ｂ間に位置して、共通配線５１４を基準に、相互に離隔されるように位置する。すなわち、前記共通配線５１４と重ならない第１画素電極パターン５３８ａと、共通配線５１４及び連結配線５３３が交差する地点で、連結配線５３３内に位置する第２共通電極パターン５２０ｂとで構成される。第１画素電極パターン５３８ａ及び第２画素電極パターン５３８ｂは、連結配線５３３と接触するが、共通配線５１４とは接触しない。

前記ゲートパッド電極１３１８及びデータパッド電極１３２０は、前記第１オープン部ＸＶＩａ、第２オープン部ＸＶＩｂに残された、透明導電性物質(前記図１５Ｃ、図２５Ｃ、図２６Ｃの５３７)パターンに、各々当たる。

すなわち、前記第１オープン部ＸＶＩａと対応した領域に、ゲートパッド電極１３１８が形成され、ゲートパッド１３１０に、電気的に連結されて、前記第２オープン部ＸＶＩｂと対応した領域に、データパッド電極１３２０が形成され、データパッド１３１４に、電気的に連結される。

本実施例は、前記実施例５のようなリフトオフ工程を利用した３マスク工程であって、螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板及び製造工程に関する実施例である。特に、共通電極と画素電極が、同じマスク工程(第３マスク工程)で、透明導電性物質で構成されることを特徴とする。

図１６は、本発明の実施例６による円形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記図１４によるアレイ基板構造を基本にして、区別される構造的特性を中心に簡略して説明する。

図示したように、画素電極６３８と共通電極６２０が、交互に円形電極の形状に配置されることに応じて、画素電極６３８及び共通電極６２０は、相互に同一工程、同一物質で構成されることを特徴とする。

より詳しく説明すると、前記画素電極６３８及び共通電極６２０は、リフトオフ工程を利用して、透明導電性物質で構成されて、共通電極６２０と共通配線６１４、画素電極６３８と連結配線６３３が、相互に直接接触する方式で連結される。従って、前記共通電極６２０と連結配線６３３間の段落を防ぐことができる。共通電極６２０は、連結配線６３３と重なる領域、そして、画素電極６３８は、共通配線６１４と重なる領域で、パターンが省略された半円状で形成する。この時、連結配線６３３と共通配線６１４の交差地点に形成される第２画素電極パターン６３８ｂは、連結配線６３３と対応する領域にだけ形成する。

以下、図１７Ａないし図１７Ｄは、本発明の実施例６による円形の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図であって、前記図１５Ａないし図１５Ｄの製造工程とは区別される製造工程を中心に簡略して説明する。

図１７Ａは、基板６１０上に、第１マスク工程によりゲート配線６１２及び共通配線６１４を、相互に離隔されるように形成する段階である。

図１７Ｂは、前記図１４Ｂでのように、回折露光法を利用した第２マスク工程により、データ配線６２８、ソース電極６３０、ドレイン電極６３２を形成すると同時に、前記データ配線６２８、ソース電極６３０及びドレイン電極６３２と対応する領域に位置して、前記ソース電極６３０及びドレイン電極６３２に対応する領域で、半導体層６２６のある半導体物質層６２５を形成する段階である。また、図１７Ｂの段階では、前記ソース電極６３０とドレイン電極６３２の間区間に位置するチャンネルＣｈを形成する。

前記ゲート電極６１６、半導体層６２６、ソース電極６３０、ドレイン電極６３２は、薄膜トランジスタＴを構成する。

図１７Ｃでは、前記画素領域Ｐに、リフトオフ工程用ＰＲパターン６３６を形成して、前記ＰＲパターン６３６を、一種のマスクを利用して露出されたゲート絶縁物質を除去する。また、ゲート絶縁膜だけで覆われている基板領域を露出させて、前記ＰＲパターン６３６を覆う基板全面に、透明導電性物質６３７を蒸着する。

前記ＰＲパターン６３６間の離隔領域ＥＡは、後続工程で、共通電極と画素電極が形成される領域に当たる。すなわち、離隔領域ＥＡ１、ＥＡ２、ＥＡ５、ＥＡ６には、共通電極が形成されて、離隔領域ＥＡ３、ＥＡ４、ＥＡ７には、画素電極が形成される。

図１７Ｄでは、前記ＰＲパターン(前記図１７Ｃの６３６)をストリップして、前記ＰＲパターン(前記図１７Ｃの６３６)を覆う領域の透明導電性物質(前記図１７Ｃの６３７)をリフトオフする。それで、残された透明導電性物質は、画素電極６３８及び共通電極６４２を構成する。

この段階では、前記画素電極６３８と連結配線６３３、そして、共通電極６２０と共通配線６１４は、各々連接(または、接触)される方式で、電気的に連結される。従って、１つのマスク工程で、リフトオフ方式により２つの電極を形成する工程の特性上、画素電極６３８は、共通配線６１４間の重なる領域で、共通電極６４２は、連結配線６３３と重なる領域で、パターンが省略された半円状であることを特徴とする。この時、前記連結配線６３３と共通配線６１４間の交差領域に位置する第２画素電極パターン６３８ｂは、連結配線６３３の面積内にだけ形成する。

図１８は、本発明による横電界型の液晶表示装置の電極配置構造によるグレー別の液晶の方向及び輝度の特性のシミュレーションに関する図であって、ノーマリブラックモードを基準に、測定した結果に当たる。

図示したように、電圧無印加(０Ｖ)で、電圧の強度を、段々高めながら、(２Ｖ−＞４Ｖ−＞６Ｖ−＞８Ｖ−＞１０Ｖ)グレーの特性を観察したものであって、液晶分子の方向子が、どちらの方向から見ても同じなので、視野角が向上される。

図１９は、本発明の実施例７による横電界型の液晶表示装置用アレイ基板の平面図であって、１つのピクセル部を基準に示した。

本実施例には、横電界を形成する両共通電極７２０及び画素電極７３８が、円形構造の横電界型の液晶表示装置を提供することに応じて、図示したように、画素領域が、正四角形構造であるＲＧＢＷ(赤色Ｒｅｄ，緑色Green、青色Blue、白色White)４色サブピクセルＰＲ、ＰＧ、ＰＢ、ＰＷが、１つのピクセルＰＰを構成する構造に適用する。

一般的に、ＲＧＢ３色サブピクセルが、１つのピクセルを構成する構造の横電界型の液晶表示装置用画素領域は、長方形構造であるので、開口率を考えて、円形電極７２０、７３８を形成するためには、画素領域を正四角形構造で形成することが望ましい。

ところが、本発明による正四角形のピクセル部がある液晶表示装置は、ＲＧＢＷピクセル構造に、限定はしない。

また、図面には示してないが、正四角形のピクセル構造は、螺旋形の電極構造の横電界型の液晶表示装置にも適用されることができる。

本実施例は、前記実施例１による横電界型の液晶表示装置のストレージ構造と前段ストレージ構造を、混合した構造に関する実施例である。

図２０は、本発明の実施例８によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記実施例１の構造を基本構造として、ストレージキャパシター形成部を中心に示した。

図示したように、第１共通電極パターン８２０ａと、第１方向へ重なるように第１ストレージ電極パターン８４０ａ、第２ストレージ電極パターン８４０ｂを形成することに応じて、第１ストレージ電極パターン８４０ａは、薄膜トランジスタＴに連結されるパターンであって、第２ストレージ電極パターン８４０ｂは、前段ゲート配線８１２と隣接したパターンだと定義した時、第２ストレージ電極パターン８４０ｂは、前段ゲート配線８１２と、一部重なる領域まで、拡張形成されていることを特徴とする。

すなわち、本実施例では、共通方式と前段ゲート方式を、混合した方式により、ストレージキャパシター(Ｃst；Ｃst１＋Ｃst２)を構成することによって、ストレージキャパシターＣst効率を、効果的に高めることができる。

本実施例は、前記実施例２による螺旋形の電極構造の横電界型の液晶表示装置のストレージ構造と前段ストレージ構造を、混合した構造に関する実施例である。

図２１は、本発明の実施例９による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記実施例２の構造を基本構造として、ストレージキャパシター形成部を中心に示した。

図示したように、第１共通電極パターン９２０ａと、第１方向へと重なるようにストレージ電極９４０を形成することに応じて、ストレージ電極９４０は、前段ゲート配線９１２と、一部重なる領域まで、拡張形成されていることを特徴とする。

すなわち、本実施例では、共通方式と前段ゲート方式を、混合した方式でストレージキャパシター(Ｃst；Ｃst１＋Ｃst２)を構成することによって、ストレージキャパシターＣst効率を、効果的に高めることができる。

図２２は、本発明の実施例１０による横電界型の液晶表示装置用カラーフィルター基板の平面図であって、ブラックマトリックス形成部を中心に示して、リング状の電極構造及び螺旋形の電極構造に、全部適用できる実施例である。

図示したように、基板１０５０上に、画素領域Ｐを、オープン部１０５２とするブラックマトリックス１０５４が形成されており、ブラックマトリックス１０５４を、カラー別の境界部として、オープン部１０５２にカラーフィルター層１０５６が形成されている。

図面で、Ｘａ領域は、本発明による円形電極の形成領域であって、Ｘｂ領域は、一般的な四角形電極の形成領域だと仮定した時、ブラックマトリックス１０５４と、各領域Ｘａ，Ｘｂの重畳領域を、Ｘｃ，Ｘｄだとした場合、ＸｄがＸｃより大きい面積になる。

すなわち、上部及び下部の合着ミスアライン発生時、円形の電極構造が、四角形の電極構造より重畳領域が小さいので、ミスアラインによる開口率の損失が最小化できて、合着マージンを増加させる効果がある。
従って、製品別輝度の差も減らすことができる。

本実施例は、前記実施例１による円形の電極構造を基本にするが、開口率の向上のため、外廓共通電極パターンのオープン部の形状及び外廓共通電極パターンと重なるストレージ電極のパターンを変更する実施例である。

図２３は、本発明の実施例１１によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記実施例１と重複する部分に関する説明は、簡略にする。

図示したように、画素領域Ｐの周辺部を取り囲む領域に位置して、角部のある四角形状のオープン部１１１８のある第１共通電極パターン１１２０ａが形成されており、第１共通電極パターン１１２０ａと重なるように第１方向へと、第１ストレージ電極パターン１１４０ａ、第２ストレージ電極 パターン１１４０ｂが形成されている。

前記第１共通電極パターン１１２０ａは、第１方向へと画素領域Ｐの中央部を経由する共通配線１１１４に連結されており、前記第１ストレージ電極パターン１１４０ａ、第２ストレージ電極パターン１１４０ｂでは、画素領域Ｐの中央部で共通配線１１１４と交差するように、連結配線１１４１が分岐されており、共通配線１１１４では、第２共通電極パターン１１２０ｂが分岐されている。連結配線１１４１では、第２共通電極パターン１１２０ｂの外側の周辺部を取り囲む位置に、第１画素電極パターン１１３８ａが形成されており、第２共通電極パターン１１２０ｂが内部領域に、円形状の第２画素電極パターン１１３８ｂが、各々形成されている。

本実施例では、第１共通電極パターン１１２０ａの四角形状のオープン部１１１８に、画素領域Ｐと対応した角部ＸＩを形成することによって、前記実施例１ないし実施例４で、オープン部を円形に形成して犠牲された開口領域ＸＩが確保できる特徴がある。

また、横電界型の液晶表示装置は、ノーマリブラックモードであるために、ブラック輝度での問題がなく、電圧の駆動時、オープン部の角部分を開口領域として利用して、輝度の特性を高める。

図面には詳しく提示してないが、本実施例による角部のあるオープン部構造は、螺旋形の電極構造の横電界型の液晶表示装置に適用することができる。

本実施例は、４マスク構造において、低導電率の保護層の使用時、共通電極をデータ配線と重なる構造に形成する高開口率構造に関する実施例である。

図２４は、本発明の実施例１２による円形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図であって、前記図９のアレイ基板構造を基本構造として変形された部分を中心に説明する。

図示したように、画素領域Ｐ単位で、共通電極１２２０及び画素電極１２３８が、相互に一定間隔を維持して、円形の電極構造で、交互に形成されている。前記共通電極１２２０は、画素領域Ｐで、円形状のオープン部１２１８があって、図面で、第１方向へと接する画素領域Ｐ間に、一体型パターンの第１共通電極パターン１２２０ａと、オープン部１２１８内で、リング状の第２共通電極パターン１２２０ｂとで構成される。前記画素電極１２３８は、第１共通電極パターン１２２０ａと第２共通電極パターン１２２０ｂの間区間に位置する第１画素電極パターン１２３８ａと、第２共通電極パターン１２２０ｂの内部領域に、連結配線１２４１と共通配線１２１４の交差地点に形成された第２画素電極パターン１２３８ｂとで構成される。
前記画素電極１２３８と共通電極１２２０は、同一工程、同一物質で、構成されることを特徴とする。

前記データ配線１２２８と共通電極１２２０の間区間には、低導電率特性があって、第１コンタクトホール１２４４、第２コンタクトホール１２４６のある保護層(図示せず)が介在されている。共通電極１２２０と共通配線１２１４は、第１コンタクトホール１２４４を通じて画素電極１２３８に連結されて、ドレイン電極１２３２は、第２コンタクトホール１２４６を通じて連結されている。

本実施例では、低導電率の保護層により金属物質間の電気的干渉を低くすることができるので、共通電極１２２０の形成面積を拡張することによって、開口率が向上できる。

本実施例による構造は、本発明で提示した３マスクにより共通電極と画素電極を同一工程、同一物質で形成する工程を一例として、高開口率構造のため、共通電極とデータ配線間に、低導電率の保護層を介在した４マスク構造に関して提示したことを特徴とする。
前述した低導電率の保護層を構成する物質として、例えば、ベンゾシクロブテンＢＣＢがある。

図面には提示してないが、本実施例で提示した一般的な円形の電極構造以外に、螺旋形の電極構造にも適用できる。

ところが、本発明の前記実施例等に限らず、本発明の趣旨に反しない範囲内で、多様に変更して実施することができる。

一般的な横電界型の液晶表示装置の断面を示した断面図である。 従来の横電界型の液晶表示装置用アレイ基板の概略的な平面図である。 既存のマルチドメイン横電界型の液晶表示装置用アレイ基板の概略的な平面図である。 既存のジグザグ構造のマルチドメイン横電界型の液晶表示装置の視野角の特性を示した図である。 本発明の実施例１によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例１による５マスクの横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図である。 図６Ａに続く工程を示す平面図である。 図６Ｂに続く工程を示す平面図である。 図６Ｃに続く工程を示す平面図である。 図６Ｄに続く工程を示す平面図である。 本発明の実施例２による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の概略的な平面図である。 本発明の実施例２による５マスクの螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図である。 図８Ａに続く工程を示す平面図である。 図８Ｂに続く工程を示す平面図である。 図８Ｃに続く工程を示す平面図である。 図８Ｄに続く工程を示す平面図である。 本発明の実施例３によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例３による４マスクの一般的な円形の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図である。 図１０Ａに続く工程を示す平面図である。 図１０Ｂに続く工程を示す平面図である。 図１０Ｃに続く工程を示す平面図である。 本発明の実施例４による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例４による４マスクの螺旋形の構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図である。 図１２Ａに続く工程を示す平面図である。 図１２Ｂに続く工程を示す平面図である。 図１２Ｃに続く工程を示す平面図である。 一般的なリフトオフ工程の概略的な工程断面図である。 図１３Ａに続く工程を示す断面図である。 図１３Ｂに続く工程を示す断面図である。 図１３Ｃに続く工程を示す断面図である。 本発明の実施例５によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例５によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図である。 図１５Ａに続く工程を示す平面図である。 図１５Ｂに続く工程を示す平面図である。 図１５Ｃに続く工程を示す平面図である 本発明の実施例６による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例６による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の製造工程を段階別に示した平面図である。 図１７Ａに続く工程を示す平面図である。 図１７Ｂに続く工程を示す平面図である。 図１７Ｃに続く工程を示す平面図である。 本発明による横電界型の液晶表示装置の電極の配置構造によるグレー別の液晶の方向及び輝度の特性のシミュレーションに関する図である。 本発明の実施例７による横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例８によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例９による螺旋形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例１０による横電界型の液晶表示装置用カラーフィルター基板の平面図である。 本発明の実施例１１によるリング状の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例１２による円形の電極構造の横電界型の液晶表示装置用アレイ基板の平面図である。 本発明の実施例５による横電界型の液晶表示装置用アレイ基板の製造工程で、ゲートパッド部の製造工程を段階別に示した工程断面図である。 図２５Ａに続く工程を示す断面図である。 図２５Ｂに続く工程を示す断面図である。 図２５Ｃに続く工程を示す断面図である。 本発明の実施例５による横電界型の液晶表示装置用アレイ基板の製造工程で、データパッド部の製造工程を段階別に示した工程断面図である。 図２６Ａに続く工程を示す断面図である。 図２６Ｂに続く工程を示す断面図である。 図２６Ｃに続く工程を示す断面図である。

符号の説明

１１０：基板
１１２：ゲート配線
１１４：共通配線
１１８：オープン部
１２０ａ：第１共通電極パターン
１２０ｂ：第２共通電極パターン
１２０：共通電極
１２８：データ配線
１３８ａ：第１画素電極パターン
１３８ｂ：第２画素電極パターン
１３８：画素電極
１４０ａ：第１ストレージ電極パターン
１４０ｂ：第２ストレージ電極パターン
１４１：連結配線
Ｔ： 薄膜トランジスタ
Ｐ：画素領域
Ｃst：ストレージキャパシター

Claims (114)

1. 第１方向へと形成されたゲート配線と；
   第２方向へと、ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；
   前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、半導体層を含む薄膜トランジスタと；
   前記第１方向へと、ゲート配線と離隔するように形成された共通配線と；
   前記共通配線から分岐され、多数の共通電極パターン等を含み、共通電極パターンのうち、一番外側の共通電極パターンが、実質的に、四角形状であって、中央に、円形状のオープン部を含む共通電極と；
   前記四角形状の一番外側の共通電極パターンと重なり、前記薄膜トランジスタに連結されるストレージ電極と；
   前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極に連結されている連結配線と；
   前記円形状のオープン部に位置して、前記連結配線から分岐されており、多数の画素電極パターン等を含み、前記共通電極と、一定間隔離隔して、交互に形成された画素電極を含み、前記一番内側の画素電極パターンは、実質的に、円形状であり、他の画素電極パターン等は、リング状であって、前記共通電極パターンのうち、一番内側のパターンは、リング状であり、前記画素領域内の前記開口領域は、実質的に、リング状である横電界型の液晶表示装置用アレイ基板。
2. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
3. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置することを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
4. 前記ストレージ電極は、前記一番外側の共通電極パターンの上部領域及び下部領域と重なる第１ストレージ電極パターン及び第２ストレージ電極パターンを含むことを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
5. 前記第１ストレージ電極パターンは、薄膜トランジスタに連結されていることを特徴とする請求項４に記載の横電界型の液晶表示装置用アレイ基板。
6. 前記第１ストレージ電極パターン及び第２ストレージ電極パターンは、相互に向かい合う面が、各々半円形状であることを特徴とする請求項４に記載の横電界型の液晶表示装置用アレイ基板。
7. 前記画素領域は、実質的に、正四角形状であることを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
8. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
9. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
10. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項９に記載の横電界型の液晶表示装置用アレイ基板。
11. 前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記オープン部内に位置することを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
12. 前記データ配線の下部には、データ配線様の形状の半導体物質層をさらに含み、前記半導体層は、半導体物質層から分岐されることを特徴とする請求項１に記載の横電界型の液晶表示装置用アレイ基板。
13. ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成する段階と；
    前記ゲート配線、共通電極、共通配線の上部に、ゲート絶縁膜を形成する段階と；
    前記ゲート電極の上部のゲート絶縁膜上に、第２マスク工程を利用して、半導体層を形成する段階と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極から離隔されているドレイン電極を、第３マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極で構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；
    前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；
    前記ドレイン電極の一部を露出するドレインコンタクトホールを、第４マスク工程を利用して、前記保護層に形成する段階と；
    前記一番外側の共通電極パターンと重なり、ドレイン電極に連結されるストレージ電極と、前記ストレージ電極に連結される連結配線と、前記連結配線から分岐され、多数の画素電極パターン等を含む画素電極を、保護層の上部に、第５マスク工程を利用して形成する段階において、前記一番内側の画素電極パターンは、実質的に、円形状であって、前記共通電極パターンのうち、一番内側の共通電極パターンと前記多数の画素電極パターン等は、リング状であり、前記開口領域は、リング状である横電界型の液晶表示装置用アレイ基板の製造方法。
14. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に配置されていることを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
15. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が、交差する画素領域の中心に位置するように形成することを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
16. 前記ストレージ電極は、前記一番外側の共通電極パターンの上部領域及び下部領域と重なる第１ストレージ電極パターン及び第２ストレージ電極パターンを含むことを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
17. 前記第１ストレージ電極パターンは、薄膜トランジスタに連結されていることを特徴とする請求項１６に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
18. 前記第１ストレージ電極パターン及び第２ストレージ電極パターンは、相互に向かい合う面が、各々半円形状であることを特徴とする請求項１６に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
19. 前記画素領域は、実質的に、正四角形状であることを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
20. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
21. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
22. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項２１に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
23. 前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置することを特徴とする請求項１３に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
24. ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように、形成する段階と；
    前記ゲート配線、共通電極、共通配線の上部に、ゲート絶縁膜を形成する段階と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、前記ゲート電極を間にして、離隔されているドレイン電極と、前記データ配線の下部に、データ配線のような形で、半導体物質層と、前記半導体物質層で、前記ソース電極及びドレイン電極の下部へと分岐される半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極で構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；
    前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；
    前記ドレイン電極の一部を露出するドレインコンタクトホールを、第３マスク工程を利用して、前記保護層に形成する段階と；
    前記一番外側の共通電極パターンと重なり、ドレイン電極に連結されるストレージ電極と、前記ストレージ電極に連結される連結配線と、前記連結配線から分岐され、多数の画素電極パターン等を含む画素電極を、保護層の上部に、第４マスク工程を利用して形成する段階において、前記一番内側の画素電極パターンは、実質的に、円形状であって、前記共通電極パターンのうち、一番内側の共通電極パターンと前記多数の画素電極パターン等は、リング状であり、前記開口領域も、リング状である横電界型の液晶表示装置用アレイ基板の製造方法。
25. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に配置されていることを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
26. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が、交差する画素領域の中心に位置するように形成することを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
27. 前記ストレージ電極は、前記一番外側の共通電極パターンの上部領域及び下部領域と重なる第１ストレージ電極パターン及び第２ストレージ電極パターンを含むことを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
28. 前記第１ストレージ電極パターンは、薄膜トランジスタに連結されていることを特徴とする請求項２７に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
29. 前記第１ストレージ電極パターン及び第２ストレージ電極パターンは、相互に向かい合う面が、各々半円形状であることを特徴とする請求項２７に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
30. 前記画素領域は、実質的に、正四角形状であることを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
31. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
32. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
33. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項３２に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
34. 前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置することを特徴とする請求項２４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
35. 基板上に、ゲート配線と；
    前記ゲート配線と交差して、前記ゲート配線と開口領域を含む画素領域を定義するデータ配線と；
    前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、半導体を含む薄膜トランジスタと；
    実質的に、長方形状であって、その中央に、円形状のオープン部を含んでいる第１共通電極パターンと、前記円形状のオープン部の中央に位置して、螺旋形状の第２共通電極パターンを含み、前記画素領域内に位置する共通電極と；
    前記データ配線と、実質的に、垂直に交差して、接する画素領域の共通電極を連結する共通配線と；
    前記第１共通電極パターンと重なり、前記薄膜トランジスタに連結されるストレージ電極と；
    前記円形状のオープン部内に位置して、前記第２共通電極パターンに沿って、実質的に、螺旋形状の画素電極を含み、前記画素電極と前記第２共通電極パターンは、螺旋形状の開口領域を形成する横電界型の液晶表示装置用アレイ基板。
36. 前記第２共通電極パターンは、前記第１共通電極パターンから延長されることを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
37. 前記画素電極は、前記ストレージ電極から延長されており、延長された画素電極の始めの地点は、前記延長された第２共通電極パターンの始めの地点と接することを特徴とする請求項３６に記載の横電界型の液晶表示装置用アレイ基板。
38. 前記螺旋形状の画素電極の第１螺旋は、前記第１共通電極パターンと、前記螺旋形状の第２共通電極パターンの第１螺旋間に位置することを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
39. 前記共通配線は、前記共通電極と、一体型に形成されることを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
40. 前記ストレージ電極は、前記第１共通電極パターンの円形状のオープン部に沿って、実質的に、丸い面を有することを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
41. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
42. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
43. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項４２に記載の横電界型の液晶表示装置用アレイ基板。
44. 前記データ配線の下部には、データ配線様の形状の半導体物質層をさらに含み、前記半導体層は、半導体物質層から分岐されることを特徴とする請求項３５に記載の横電界型の液晶表示装置用アレイ基板。
45. ゲート電極を含むゲート配線と、第１共通電極パターン及び第２共通電極パターンを含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記第１共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成して、前記第２共通電極パターンは、前記円形状のオープン部内で、螺旋形状になるように形成する段階と；
    前記ゲート配線、共通電極及び共通配線の上部に、ゲート絶縁膜を形成する段階と；
    前記ゲート電極の上部のゲート絶縁膜上に、第２マスク工程を利用して、半導体層を形成する段階と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極を、第３マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極で構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；
    前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；
    前記ドレイン電極の一部を露出するドレインコンタクトホールを、第４マスク工程を利用して、前記保護層に形成する段階と；
    前記第１共通電極パターンと重なり、ドレイン電極に連結されるストレージ電極と、前記円形状のオープン部内に位置して、前記第２共通電極パターンに沿って、実質的に、螺旋形状の画素電極を、第５マスク工程を利用して形成する段階において、前記ストレージ電極は、前記薄膜トランジスタに連結されており、前記画素電極と前記第２共通電極パターンは、螺旋形状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法。
46. 前記第２共通電極パターンは、前記第１共通電極パターンから延長されることを特徴とする請求項４５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
47. 前記画素電極は、前記ストレージ電極から延長されており、延長された画素電極の始めの地点は、前記延長された第２共通電極パターンの始めの地点と接することを特徴とする請求項４６に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
48. 前記螺旋形状の画素電極の第１螺旋は、前記第１共通電極パターンと、前記螺旋形状の第２共通電極パターンの第１螺旋間に位置することを特徴とする請求項４５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
49. 前記共通配線は、前記共通電極と、一体型に形成されることを特徴とする請求項４５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
50. 前記ストレージ電極は、前記第１共通電極パターンの円形状のオープン部に沿って、実質的に、丸い面を有することを特徴とする請求項４５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
51. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項４５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
52. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項４５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
53. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項５２に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
54. ゲート電極を含むゲート配線と、第１共通電極パターン及び第２共通電極パターンを含む共通電極と、前記ゲート配線と平行であって、離隔された共通配線を、第１マスク工程を利用して形成する段階において、前記第１共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成して、前記第２共通電極パターンは、前記円形状のオープン部内で、螺旋形状になるように形成する段階と；
    前記ゲート配線、共通電極及び共通配線の上部に、ゲート絶縁膜を形成する段階と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極と、前記データ配線の下部に、データ配線のような形状の半導体物質層と、前記ゲート電極の上部のゲート絶縁膜上に、前記半導体物質層から前記ソース電極及びドレイン電極の下部へと分岐された半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極で構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；
    前記薄膜トランジスタを覆うように、基板全面に、保護層を形成する段階と；
    前記ドレイン電極の一部を露出するドレインコンタクトホールを、第３マスク工程を利用して、前記保護層に形成する段階と；
    前記第１共通電極パターンと重なるストレージ電極と、前記円形状のオープン部内に位置して、前記第２共通電極パターンに沿って、実質的に、螺旋形状の画素電極を、第４マスク工程を利用して形成する段階において、前記ストレージ電極は、前記薄膜トランジスタに連結されており、前記画素電極と前記第２共通電極パターンは、螺旋形状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法。
55. 前記第２共通電極パターンは、前記第１共通電極パターンから延長されることを特徴とする請求項５４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
56. 前記画素電極は、前記ストレージ電極から延長されており、延長された画素電極の始めの地点は、前記延長された第２共通電極パターンの始めの地点と接することを特徴とする請求項５５に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
57. 前記螺旋形状の画素電極の第１螺旋は、前記第１共通電極パターンと、前記螺旋形状の第２共通電極パターンの第１螺旋間に位置することを特徴とする請求項５４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
58. 前記共通配線は、前記共通電極と、一体型に形成されることを特徴とする請求項５４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
59. 前記ストレージ電極は、前記第１共通電極パターンの円形状のオープン部に沿って、実質的に、丸い面を有することを特徴とする請求項５４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
60. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項５４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
61. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項５４に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
62. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項６１に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
63. 基板上のゲート配線と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；
    前記データ配線の下部で、前記データ配線のような形状の半導体物質層と；
    前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、ソース電極とドレイン電極及び前記半導体物質層から分岐された半導体層を含む薄膜トランジスタと；
    前記ゲート配線と平行であって、離隔するように形成された共通配線と；
    前記共通配線から分岐され、多数の共通電極パターン等を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含む共通電極と；
    接する画素領域のゲート配線と重なるように形成されたストレージ電極と；
    前記円形状のオープン部に位置して、多数の画素電極パターン等を含む画素電極と；
    前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極と前記画素電極及び前記ドレイン電極とに連結されている連結配線を含み、前記画素電極は、前記連結配線の一部と重なり、連結配線と直接的に接触して、前記一番内側の画素電極パターンは、実質的に、円形状であり、他の画素電極パターン等は、リング状であって、前記共通電極パターンのうち、一番内側のパターンは、リング状であり、前記画素領域内の前記開口領域は、実質的に、リング状である横電界型の液晶表示装置用アレイ基板。
64. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項６３に記載の横電界型の液晶表示装置用アレイ基板。
65. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置することを特徴とする請求項６３に記載の横電界型の液晶表示装置用アレイ基板。
66. 前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結されることを特徴とする請求項６３に記載の横電界型の液晶表示装置用アレイ基板。
67. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項６３に記載の横電界型の液晶表示装置用アレイ基板。
68. 前記ストレージ電極は、前記一番外側の共通電極パターンと重なり、第１ストレージキャパシターを形成して、前記接する画素領域の前記ゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項６３に記載の横電界型の液晶表示装置用アレイ基板。
69. 前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置することを特徴とする請求項６３に記載の横電界型の液晶表示装置用アレイ基板。
70. ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線と平行であって、離隔される共通配線を、第１マスク工程を利用して形成する段階において、前記一番外側の共通電極パターンは、実質的に、四角形状であって、中央に、円形状のオープン部を含むように形成する段階と；
    前記ゲート配線、共通電極、共通配線の上部に、ゲート絶縁膜を形成する段階と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、前記ゲート電極を間にして、離隔されているドレイン電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極に連結された連結配線と、前記連結配線から延長され、接する画素領域のゲート配線の上部に形成されたストレージ電極と、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記半導体物質層で、前記ソース電極及びドレイン電極の下部及び前記ゲート電極の上部へと分岐される半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極で構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；
    前記薄膜トランジスタの上部に、前記多数の共通電極パターン等の間に、第３マスク工程を利用して、離隔領域を含むフォトレジストパターンを形成する段階と；
    前記フォトレジストパターンを覆うように、基板全面に、透明導電性物質層を形成する段階と；
    前記フォトレジストパターンを除去すると同時に、フォトレジストパターン上に形成された透明導電性物質層を除去して、多数の画素電極パターン等を含む画素電極を形成する段階において、前記画素電極は、前記離隔領域に位置して、前記連結配線と接触するように形成する段階を含み、前記一番内側の画素電極パターンは、実質的に、円形状であり、他の画素電極パターンは、リング状であって、前記共通電極パターンのうち、一番内側の共通電極パターンは、リング状であり、前記開口領域も、リング状になるように形成する横電界型の液晶表示装置用アレイ基板の製造方法。
71. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項７０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
72. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置することを特徴とする請求項７０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
73. 前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結されることを特徴とする請求項７０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
74. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項７０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
75. 前記ストレージ電極は、前記一番外側の共通電極パターンと重なり、第１ストレージキャパシターを形成して、前記接する画素領域の前記ゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項７０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
76. 前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記円形状のオープン部内に位置することを特徴とする請求項７０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
77. 基板上のゲート配線と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；
    前記データ配線の下部で、前記データ配線のような形状の半導体物質層と；
    前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、ソース電極とドレイン電極及び前記半導体物質層から分岐された半導体層を含む薄膜トランジスタと；
    前記ゲート配線と平行であって、離隔するように形成された共通配線と；
    接する画素領域のゲート配線と、重なるように形成されたストレージ電極と；
    前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極及び前記ドレイン電極とに連結されている連結配線と；
    多数の共通電極パターン等を含む共通電極において、各々の前記共通電極パターンは、前記連結配線と重ならない状態で、前記連結配線により、２つの部分に、分離される共通電極と；
    円形状のオープン部に位置して、前記共通配線と重ならない、多数の画素電極パターン等で構成された画素電極を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、実質的に、四角形状であって、その中央に、円形状のオープン部を含み、他の共通電極パターン等は、半円状であり、前記多数の画素電極パターン等のうちで、一番内側の画素電極パターンは、画素領域の中央で、前記連結配線の領域内に位置して、他の画素電極パターン等は、半円状であって、前記多数の共通電極パターン等と多数の画素電極パターン等は、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板。
78. 前記画素電極は、前記連結配線の一部と重なり、前記連結配線と直接接触することを特徴とする請求項７７に記載の横電界型の液晶表示装置用アレイ基板。
79. 前記共通電極は、前記共通配線の一部と重なり、前記共通配線と直接接触することを特徴とする請求項７７に記載の横電界型の液晶表示装置用アレイ基板。
80. ゲート電極を含むゲート配線と、前記ゲート配線と平行であって、離隔される共通配線を、第１マスク工程を利用して形成する段階と；
    前記ゲート配線と共通配線の上部に、ゲート絶縁膜を形成する段階と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極に連結された連結配線と、前記連結配線から延長され、接する画素領域のゲート配線の上部に形成されたストレージ電極と、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記半導体物質層で、前記ソース電極及びドレイン電極の下部及び前記ゲート電極の上部へと分岐された半導体層を、第２マスク工程を利用して形成して、前記ゲート電極、前記半導体層、前記ソース電極及びドレイン電極で構成される薄膜トランジスタを形成する段階において、前記ソース電極及びドレイン電極は、前記半導体層の両端を覆い、前記ソース電極及びドレイン電極間の半導体層は、露出されるように形成する段階と；
    前記薄膜トランジスタの上部に、第３マスク工程を利用して、フォトレジストパターンを形成する段階において、前記フォトレジストパターンは、前記連結配線と重ならなくて、前記連結配線に対して、対称的な２つの第１離隔領域と、前記共通配線と重ならなくて、前記共通配線に対して、対称的な２つの第２離隔領域を含むように形成する段階と；
    前記フォトレジストパターンを、マスクを利用して、前記２つの第１離隔領域により露出されたゲート絶縁膜をエッチングして、下部の共通配線と連結配線を露出する段階と；
    前記フォトレジストパターンを含む基板全面に、透明導電性物質層を形成する段階と；
    前記フォトレジストパターンを除去すると同時に、フォトレジストパターン上に形成された透明導電性物質層を除去して、画素電極と共通電極を形成する段階において、前記共通電極及び画素電極は、前記第１離隔領域及び第２離隔領域と対応する位置に形成して、前記共通電極は、多数の共通電極パターン等を含み、前記画素電極は、多数の画素電極パターン等を含むように形成する段階を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、実質的に、四角形状であって、内部に、円形状のオープン部を含むように形成して、他の共通電極等は、半円形状になるように形成して、前記画素電極パターン等のうち、一番内側の画素電極パターンは、画素領域の中央で、前記連結配線の領域内に位置するように形成して、他の画素電極パターン等は、半円状になるように形成して、前記多数の共通電極パターン等と多数の画素電極パターン等は、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法。
81. 前記画素電極は、前記連結配線の一部と重なり、前記連結配線と直接接触することを特徴とする請求項８０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
82. 前記共通電極は、前記共通配線の一部と重なり、前記共通配線と直接接触することを特徴とする請求項８０に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
83. 基板上のゲート配線と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；
    前記画素領域の一角部分に形成されていて、ゲート配線及びデータ配線に連結されており、ゲート電極、ソース電極、ドレイン電極及び半導体層を含む薄膜トランジスタと；
    前記ゲート配線と平行であって、離隔するように形成された共通配線と；
    前記共通配線から延長され、多数の共通電極パターン等を含み、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、長方形状であって、その中央に、四角形状のオープン部を含む共通電極と；
    前記長方形状の共通電極パターンと重なり、薄膜トランジスタに連結されたストレージ電極と；
    前記画素領域内で、前記データ配線と平行であって、前記ストレージ電極に連結された連結配線と；
    前記四角形状のオープン部に位置して、前記連結配線から分岐されており、多数の画素電極パターン等を含む画素電極を含み、前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、実質的に、円形状であって、他の画素電極パターン等は、リング状であり、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、リング状であって、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板。
84. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項８３に記載の横電界型の液晶表示装置用アレイ基板。
85. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中心に位置することを特徴とする請求項８３に記載の横電界型の液晶表示装置用アレイ基板。
86. 前記ストレージ電極は、前記一番外側の共通電極パターンの下部領域及び上部領域と、各々重なる第１ストレージキャパシターパターン及び第２ストレージキャパシターパターンを含むことを特徴とする請求項８３に記載の横電界型の液晶表示装置用アレイ基板。
87. 前記第１キャパシター電極パターンは、薄膜トランジスタに連結されていることを特徴とする請求項８６に記載の横電界型の液晶表示装置用アレイ基板。
88. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項８３に記載の横電界型の液晶表示装置用アレイ基板。
89. 前記ストレージ電極と前記共通電極は、相互に重なり、第１ストレージキャパシターを形成することを特徴とする請求項８３に記載の横電界型の液晶表示装置用アレイ基板。
90. 前記ストレージ電極は、接する画素領域のゲート配線と重なり、第２ストレージキャパシターを形成することを特徴とする請求項８９に記載の横電界型の液晶表示装置用アレイ基板。
91. 前記画素電極パターン及び共通電極パターンは、前記一番外側の共通電極パターンを除いて、実質的に、前記四角形状のオープン部内に位置することを特徴とする請求項８３に記載の横電界型の液晶表示装置用アレイ基板。
92. 基板上のゲート配線と；
    前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；
    前記データ配線の下部に、前記データ配線のような形で形成された半導体物質層と；
    前記画素領域の一角部分に形成されて、ゲート配線及びデータ配線に連結されており、ゲート電極、ソース電極、ドレイン電極及び前記半導体物質層から分岐された半導体層を含む薄膜トランジスタと；
    前記ゲート配線と平行であって、離隔するように形成された共通配線と；
    接する画素領域のゲート配線と、重なるように形成されたストレージ電極と；
    前記画素領域内で、前記データ配線と平行であって、前記ドレイン電極から延長されており、前記ストレージ電極及び前記ドレイン電極に連結されている連結配線と；
    前記ストレージ電極及び連結配線の上部に形成されて、下部の共通配線及び連結配線を、各々露出させる第１コンタクトホール及び第２コンタクトホールが形成されている保護層と；
    多数の共通電極パターン等を含み、前記保護層上に形成された共通電極において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、接する画素の一番外側の共通電極パターン等を連結して、画素領域内で、その中央に、円形状のオープン部を含み、他の共通電極パターン等は、リング状である共通電極と；
    多数の画素電極パターン等を含み、前記円形状のオープン部内に位置する画素電極において、多数の画素電極パターン等のうち、一番内側の画素電極パターンは、円形状であって、前記共通配線と連結電極が交差する交差部に位置して、他の画素電極パターンは、リング状の画素電極を含む横電界型の液晶表示装置用アレイ基板。
93. 前記共通電極は、前記共通配線及び連結配線と重なり、前記第１コンタクトホールを通じて、前記共通配線と接触することを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
94. 前記画素電極は、前記共通配線及び連結配線と重なり、前記第２コンタクトホールを通じて、前記連結配線と接触することを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
95. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
96. 前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、画素領域の中央に位置することを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
97. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
98. 前記共通電極及び画素電極は、インジウム−スズ−オキサイド（ＩＴＯ）で構成されることを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
99. 前記共通電極は、前記データ配線の上部に形成することを特徴とする請求項９２に記載の横電界型の液晶表示装置用アレイ基板。
100. ゲート電極を含むゲート配線と、前記ゲート配線と平行であって、離隔される共通配線を、第１マスク工程を利用して形成する段階と；
     前記ゲート配線と共通配線の上部に、ゲート絶縁膜を形成する段階と；
     前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されるソース電極と、前記ソース電極で、離隔されているドレイン電極と、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記画素領域の一角部分に、ゲート配線及びデータ配線に連結された薄膜トランジスタと、接する画素のゲート配線と重なるストレージ電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極に連結された連結配線を、第２マスク工程を利用して形成する段階において、前記連結配線は、ストレージ電極及び薄膜トランジスタのドレイン電極に連結されるように形成する段階と；
     前記薄膜トランジスタの上部に、保護層を形成する段階と；
     前記保護層に、第３マスク工程を利用して、第１コンタクトホール及び第２コンタクトホールを形成する段階と；
     多数の共通電極パターン等を含む共通電極を、前記保護層の上部に形成する段階において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、接する画素の一番外側の共通電極パターンに連結されて、画素領域内で、その中央に、円形状のオープン部を含んでおり、一番内側の共通電極パターンは、リング状に形成する段階と；
     多数の画素電極パターン等を含む画素電極を、前記円形状のオープン部内に形成する段階において、多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記共通配線が、前記連結配線と交差する部分で、円形状に形成して、他の画素電極パターンは、リング状に形成する段階を含み、前記共通電極及び画素電極は、第４マスク工程を利用して形成する段階を含む横電界型の液晶表示装置用アレイ基板の製造方法。
101. 前記共通電極は、インジウム−スズ−オキサイド（ＩＴＯ）で形成することを特徴とする請求項１００に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
102. 前記共通電極は、前記データ配線の上部に形成することを特徴とする請求項１００に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
103. 基板上のゲート配線と；
     前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と；
     前記ゲート配線の一端に連結されたゲートパッドと；
     前記データ配線の一端に連結されたデータパッドと；
     前記ゲートパッドに連結されたゲートパッド電極と；
     前記データパッドに連結されたデータパッド電極と；
     前記データ配線の下部で、前記データ配線のような形で形成された半導体物質層と；
     前記画素領域の一角部分に、前記ゲート配線及びデータ配線に連結されて、ソース電極、ドレイン電極及び半導体物質層から分岐された半導体層を含む薄膜トランジスタと；
     前記ゲート配線と離隔されて、平行である共通配線と；
     前記共通配線から分岐されて、多数の共通電極パターン等を含む共通電極において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、画素領域内で、四角形状であって、その中央に、円形状のオープン部を含む共通電極と；
     接する画素領域のゲート配線と重なるストレージ電極と；
     前記円形状のオープン部内に位置して、多数の画素電極パターン等を含む画素電極と；
     前記画素領域内で、前記データ配線と平行であって、前記画素電極及び薄膜トランジスタのドレイン電極に連結された連結配線を含み、前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記連結配線の領域内に位置して、前記画素電極は、前記連結配線の一部と重なり、連結配線とは、直接接触して、前記一番内側の画素電極パターンを除いた他の画素電極パターン等は、半円状であって、前記半導体物質層は、前記ソース電極及びドレイン電極、前記連結配線、前記ストレージ電極の下部へと延長されており、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、リング状であって、開口領域を、リング状に構成する横電界型の液晶表示装置用アレイ基板。
104. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項１０３に記載の横電界型の液晶表示装置用アレイ基板。
105. 前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中央に位置することを特徴とする請求項１０３に記載の横電界型の液晶表示装置用アレイ基板。
106. 前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結されていることを特徴とする請求項１０３に記載の横電界型の液晶表示装置用アレイ基板。
107. 前記接する４つの画素領域は、各々赤色、緑色、青色、白色に対応することを特徴とする請求項１０３に記載の横電界型の液晶表示装置用アレイ基板。
108. 前記共通電極パターン及び前記画素電極パターンは、一番外側の共通電極パターンを除いて、全て、前記円形状のオープン部の内部に位置することを特徴とする請求項１０３に記載の横電界型の液晶表示装置用アレイ基板。
109. ゲート電極を含むゲート配線と、多数の共通電極パターン等を含む共通電極と、前記ゲート配線の一端に連結されたゲートパッドと、前記ゲート配線と離隔されて、平行である共通配線を、基板上に、第１マスク工程を利用して形成する段階において、前記多数の共通電極パターン等のうち、一番外側の共通電極パターンは、実質的に、四角形状であって、その中央に、円形状のオープン部を有するように形成する段階と；
     前記ゲート配線、共通電極、ゲートパッド、共通配線の上部に、ゲート絶縁膜を形成する段階と；
     前記ゲート配線と交差して、開口領域を含む画素領域を定義するデータ配線と、前記データ配線から分岐されたソース電極と、前記ソース電極と前記ゲート電極を間にして、離隔されたドレイン電極と、前記データ配線と、実質的に、平行であって、前記ドレイン電極から延長された連結配線と、接する画素領域のゲート配線と重なるストレージ電極と、前記データ配線の一端に連結されたデータパッドと、前記データ配線の下部で、前記データ配線のような形状の半導体物質層と、前記半導体物質層で、前記ゲート電極の上部と、前記ソース電極及びドレイン電極と、連結配線の下部へと分岐された半導体層を、第２マスク工程を利用して形成する段階において、前記ソース電極及びドレイン電極は、前記ゲート電極の両端と重なり、前記ソース電極及びドレイン電極間の半導体層は露出されて、前記ゲート電極、ソース電極、ドレイン電極及び半導体層は、薄膜トランジスタを構成する段階と；
     前記データ配線、ソース電極及びドレイン電極、データパッド、連結配線及びストレージ電極の上部に、保護層を形成する段階と；
     前記薄膜トランジスタを覆うように、前記保護層の上部に、フォトレジストパターンを形成する段階において、前記フォトレジストパターンは、前記多数の共通電極パターン等の間に、離隔領域を含み、前記ゲートパッド及びデータパッドを露出するコンタクトオープン部を含むように形成する段階と；
     前記フォトレジストパターンを覆うように、基板全面に、透明導電性物質層を形成する段階と；
     前記フォトレジストパターンを除去すると同時に、フォトレジストパターン上に形成された透明導電性物質層を除去して、画素電極、ゲートパッド電極、データパッド電極を形成する段階において、前記画素電極は、多数の画素電極パターン等を含み、前記離隔領域に位置して、前記連結配線と直接接触するように形成する段階を含み、前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、棒状であって、他の画素電極パターンは、半円状であり、前記多数の共通電極パターン等のうち、一番内側の共通電極パターンは、リング状であって、リング状の開口領域を形成する横電界型の液晶表示装置用アレイ基板の製造方法。
110. 前記多数の共通電極パターン等は、前記多数の画素電極パターン等と、交互に位置することを特徴とする請求項１０９に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
111. 前記多数の画素電極パターン等のうち、一番内側の画素電極パターンは、前記共通配線と前記連結配線が交差する画素領域の中央に位置することを特徴とする請求項１０９に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
112. 前記ストレージ電極は、前記連結配線を通じて、前記薄膜トランジスタに連結されるように形成することを特徴とする請求項１０９に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
113. 前記ストレージ電極は、前記共通電極パターンのうち、一番外側の共通電極パターンと重なるように形成して、前記一番外側の共通電極パターンとストレージキャパシターを形成することを特徴とする請求項１０９に記載の横電界型の液晶表示装置用アレイ基板の製造方法。
114. 前記画素電極パターン及び共通電極パターンは、一番外側の共通電極パターンを除いて、全て、前記円形状のオープン部内に位置するように形成することを特徴とする請求項１０９に記載の横電界型の液晶表示装置用アレイ基板の製造方法。