JP2006510941A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2006510941A JP2006510941A JP2004561827A JP2004561827A JP2006510941A JP 2006510941 A JP2006510941 A JP 2006510941A JP 2004561827 A JP2004561827 A JP 2004561827A JP 2004561827 A JP2004561827 A JP 2004561827A JP 2006510941 A JP2006510941 A JP 2006510941A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- column
- conductor
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Substances (AREA)
Abstract
液晶表示装置用アクティブ・プレートが、複数の列として配置された絶縁層(76)を有し、各絶縁層の配列は、2つの隣接する画素列からなる画素電極(12)と重なり合う。不透明な導体層が基板上に形成され、パターン形成されて絶縁層の最上部の列導体(34)と、薄膜トランジスタ層(66)の最上部上のトランジスタ用ソース電極およびドレイン電極とを画定する。それゆえ、絶縁層(76)は列導体(34)の下に画定されるので、交差する行導体と列導体の間にある。さらに、絶縁層(76)の列は隣接する対になった画素電極(12)と重なり合うので、列導体が画素電極と重なり合うことが可能であり、これにより画素の開口が増加する。しかしながら、透明な画素電極(12)は堆積される第1の層である。これによってプロセス簡便化の利益が与えられ、これに対応する高品質なアクティブ・マトリックスLCD(AMLCD)表示装置の製造コストが低減される。
Description
本発明はアクティブ・マトリックス液晶表示装置に関し、詳細には、このような表示装置の製造に使用され、アクティブ・プレートとして知られるトランジスタ基板に関する。
液晶表示装置は一般にアクティブ・プレートとパッシブ・プレートとを備え、その間に液晶が挟まれている。このアクティブ・プレートはトランジスタのスイッチング素子の配列を含んでおり、一般に1つのトランジスタが表示装置の各画素に関連付けられている。各画素もまた、個々の画素の輝度を調節するために信号が印加されるアクティブ・プレート上の1つの画素電極に関連付けられている。
図1はAMLCDの透過領域の典型的な図を示している。基本の画素は四角形であるが、赤色10a、緑色10bおよび青色10cの3つの垂直な副画素10に分割されている。光学的開口を増加させる(すなわち、変調光の出力が与えられる領域を増加させる)ためには、ブラック・ラインの幅、HおよびWを減少させることが必要である。副画素の縦幅と横幅の比が3:1であるために、列幅Wをある量(たとえば、1ミクロン)だけ減少させることは、これに対応した行の幅Hの減少させた場合の3倍多く光学的開口を増加させる。
アクティブ・プレートの広い領域が少なくとも部分的に透明であり、表示装置が一般にバック・ライトで照らされているのでこのことが必要とされる。主に、不透明な行および列の各導体によって覆われている領域はこのプレートの唯一の不透明部分である。画素電極がこの透明領域を覆っていない場合は、画素電極によって変調されていないが、バック・ライトからの光は受ける液晶材料の領域が存在することになる。これによって表示装置のコントラスト比および黒度が低下する。
図2は、画素電極12が列の各導体14間に設けられ、その結果、アクティブ・プレート上の各画素と列の各導体間に隙間16が存在し、これにより変調されていない光18が通り抜ける構成を示している。LC層の領域20は、列導体14でシールドされるのに対して、領域22は画素電極12によって変調される。これはいわゆる「標準的」表示装置である。このような表示装置では、アクティブ・プレートのこれらの領域をシールドするため、またそれらの動作特性が光依存性の際は余分にトランジスタをシールドするためにブラック・マスク層が一般に設けられる。従来の方法では、このブラック・マスク層はアクティブ・マトリックス・セルのパッシブ・プレート上に配置されている。セル製造時のプレート毎の配向は、基板上の層毎の配向よりも精度が低い。このことは、画素の端部において迷光を確実にさえぎるためにブラック・マスクはかなり広くしなければならないことを示している。図3は、パッシブ・プレート上のブラック・マスク24を備えたセルを示しており、必要な重なりは参照数字26で示している。ブラック・マスク層24の列幅が図1の幅Wを規定している。
この重なりが表示画素の開口を減少させ、これによって表示装置の出力効率が低下する。このことは、携帯型製品等のバッテリ駆動装置の場合に特に望ましくない。
図4は図1に示す副画素を構成する電気素子を示している。行導体30は、TFT32のゲートに接続され、列電極34はソースに結合されている。画素上に設けられた液晶材料は、トランジスタ32のドレインと共通の接地板38の間に延びる液晶セル36を効果的に画定する。この接地板38はパッシブ・プレートによって画定され、LCセルの他の端子は画素電極12によって画定される。画素ストレージ・キャパシタ40がトランジスタ32のドレインと、隣接する画素行に関連付けられた行導体との間で、または分離ライン41に接続されている。
必要なマスク機能を提供するために、アクティブ・プレートの層を使用することが提案されてきた。たとえば1つの提案は、画素電極12を行導体および列導体30,34と重なり合うように画定し、それにより、普通ならシールドすることが必要とされるはずの行および列導体と画素電極との間の隙間を無くすことである。これは開口の大きな画素をもたらし、フィールド・シールド画素(Field Shielded Pixel)(FSP)設計と呼ばれる。
図5はFSPパネルのTFTを通る断面を示しており、図6は列を通る断面を示している。
画素電極50は、図5に示すように行導体と重なり合い、図6に示すように列導体34と重なり合う。この行導体および列導体は、図6に概略的に示したように光の通過をさえぎる。画素電極がポリマー層54の上に設けられ、このポリマー層54内のビア56を通ってTFT32のドレイン52と接触している。
このポリマー層に関する主な機能上の必要条件は、コンタクト・ホールを備えキャパシタンスが小さい、均一で非常に透明な層でなければならないことである。それはまた、LCセル内にディスクリネーション・ラインを引き起こす可能性がある、列の端部を覆う段差を取り除くために良好な平坦化特性も有する必要がある。透明度が高くて誘電率が低く(εR=2.7)、平坦化特性が良好なことから、一般には厚さが1ミクロンを超えるベンゾシクロブテン(BCB)の層が用いられる。
このBCB層は、材料および処理コストが高いので使用するのに非常に高価な層である。光によって画定することができるBCBを購入することは可能であるが、それは光透過性が高くないためこの用途に用いることができない。このことは製造中にマスク層のエッチングを用いなければならないことを意味する。BCBをエッチングするものはどれでも、フォトレジストをもエッチングするので、フォトレジストのエッチング層を使用することは困難である。これによってBCBの厚さが約1ミクロンに限定される。BCBをパターン形成するために金属層とフォトレジスト層との組み合わせを用いると、余分な処理用機器および処理操作が必要になるため非常に高価になる。
本発明によれば、
ほぼ透明な導体層を堆積してパターニングし、行および列で配設された、絶縁基板上の画素電極の配列を画定することと、
前記画素電極に対して行導体と前記絶縁基板上の異なった領域上の接続されたゲート導体部とを画定することと、
ゲート絶縁体と半導体層とを少なくとも含む薄膜トランジスタ層を前記ゲート導体部上で堆積してパターニングし、トランジスタ体を形成することと、
複数の列として配設された絶縁層であって、各絶縁層列が、2つの隣接する画素列からなる画素電極と重なり合う絶縁層を形成することと、
前記基板上で不透明な導体層を形成し、前記不透明な導体層をパターニングして、前記絶縁層の最上部上の列導体と、一方が列導体に接続され他方が関連する画素電極に接続される、前記薄膜トランジスタ層の最上部のトランジスタ用ソース電極およびドレイン電極とを画定することと、
を備える、液晶表示装置用アクティブ・プレートの形成方法が提供される。
ほぼ透明な導体層を堆積してパターニングし、行および列で配設された、絶縁基板上の画素電極の配列を画定することと、
前記画素電極に対して行導体と前記絶縁基板上の異なった領域上の接続されたゲート導体部とを画定することと、
ゲート絶縁体と半導体層とを少なくとも含む薄膜トランジスタ層を前記ゲート導体部上で堆積してパターニングし、トランジスタ体を形成することと、
複数の列として配設された絶縁層であって、各絶縁層列が、2つの隣接する画素列からなる画素電極と重なり合う絶縁層を形成することと、
前記基板上で不透明な導体層を形成し、前記不透明な導体層をパターニングして、前記絶縁層の最上部上の列導体と、一方が列導体に接続され他方が関連する画素電極に接続される、前記薄膜トランジスタ層の最上部のトランジスタ用ソース電極およびドレイン電極とを画定することと、
を備える、液晶表示装置用アクティブ・プレートの形成方法が提供される。
上記の方法では、絶縁層が列導体の下に画定されるので、絶縁層は交差する行導体と列導体の間にある。さらに、絶縁層の列は隣接する対になった画素電極と重なり合うので、列導体が画素電極と重なり合うことが可能であり、これにより画素の開口が増加する。しかしながら、透明な画素電極は、堆積される第1の層である。これによってプロセス簡便化の利益が与えられ、これに対応する高品質なアクティブ・マトリックスLCD(AMLCD)表示装置の製造コストが低減される。本発明は図1に示す幅Wを減少させる効率的、かつ低コストの方法を提供する。
各トランジスタ体の薄膜トランジスタ層もまた隣接する画素電極と重なり合うことができる。このようにして、トランジスタ層も列導体の下にあり、行導体と列導体との間の追加的な分離を提供する。特に、ゲート絶縁体層は追加的な容量性分離を提供する。
上記絶縁層はポリマー、たとえば、感光性アクリルポリマーを含み、フィールド・シールド層としての役割を果たすことが好ましい。
画素電極の配列および行導体を画定することは第1の単一マスク工程によって実施することができる。トランジスタ体および絶縁層の形成は第2の単一マスク工程によって実施することができる。列導体並びにソース電極およびドレイン電極の形成は第3の単一マスク工程によって実施することができる。したがって、表示装置の製造のために3つのマスク工程を使用することができる。各単一マスク工程はハーフトーン・フォトマスクを使用することができる。
本発明は、
液晶が間に挟まれたアクティブ・プレートとパッシブ・プレートとを備えるアクティブ・マトリックス液晶表示装置であって、前記アクティブ・プレートが、
絶縁基板と、
前記絶縁基板上の異なった領域を占める、ほぼ透明である画素電極の行および列の配列、並びに、ゲート導体部を有する行導体の配列と、
トランジスタ体を形成する前記ゲート導体部上の薄膜トランジスタ層と、
複数の列として配設された絶縁層であって、各絶縁層列が、2つの隣接する画素列からなる画素電極と重なり合う絶縁層と、
前記絶縁層の最上部に設けられた不透明な列導体と、
前記薄膜トランジスタ層の最上部のトランジスタ用ソース電極およびドレイン電極であって、一方が列導体に接続され他方が関連する画素電極に接続されるソース電極およびドレイン電極と、を含む、アクティブ・マトリックス液晶表示装置をも提供する。
液晶が間に挟まれたアクティブ・プレートとパッシブ・プレートとを備えるアクティブ・マトリックス液晶表示装置であって、前記アクティブ・プレートが、
絶縁基板と、
前記絶縁基板上の異なった領域を占める、ほぼ透明である画素電極の行および列の配列、並びに、ゲート導体部を有する行導体の配列と、
トランジスタ体を形成する前記ゲート導体部上の薄膜トランジスタ層と、
複数の列として配設された絶縁層であって、各絶縁層列が、2つの隣接する画素列からなる画素電極と重なり合う絶縁層と、
前記絶縁層の最上部に設けられた不透明な列導体と、
前記薄膜トランジスタ層の最上部のトランジスタ用ソース電極およびドレイン電極であって、一方が列導体に接続され他方が関連する画素電極に接続されるソース電極およびドレイン電極と、を含む、アクティブ・マトリックス液晶表示装置をも提供する。
この装置は、本発明の方法によって形成され、前記列導体を前記行導体から分離し、前記行導体が隣接する列の画素と重なり合う(これにより、間の空間を完全にふさぐ)ことを可能にする行の絶縁体の配列を有する。
さらに、上記薄膜トランジスタ層は、トランジスタ体に加えて、前記絶縁層の下にある列を画定することができる。
本発明の実施例について添付図を参照して詳細に説明する。
本発明の実施例について添付図を参照して詳細に説明する。
図7および8は、本発明の表示装置のアクティブ・プレートを、トランジスタを通る断面(図7)および列を通る断面(図8)で示した図である。各断面の箇所は図16で見ることができる。
このアクティブ・プレートは、画素電極12の配列が上に直接堆積された絶縁基板60を備えている。行導体30の配列もまた直接この基板上に設けられ、画素電極に対して異なった領域を占めている。画素電極はほぼ透明であり、ITOから形成されることが好ましいのに対して、行導体は、画素電極のITO層62と、導電性を増加させるためのかつ行導体を不透明にさせる追加の層64とを含んでいる。行導体30は、図7で見ることができるようにゲート導体を画定する部分を有している。
薄膜トランジスタ層66が、トランジスタ体68を画定するようにゲート導体の上に設けられている。これらの層は窒化珪素のゲート絶縁体70、アモルファス・シリコン層72およびn型ドープ・シリコンのコンタクト層74を含んでいる。これらの層66は、トランジスタ体を画定するだけでなく隣接する画素電極(図7の12a)まで延びている。この実施例においては、図8で見ることができるようにトランジスタ層も列の下で延在する。
図8に示すように、複数の列としてポリマー絶縁層76が画定され、絶縁層の各配列が2つの隣接する画素列からなる画素電極12と重なり合う。不透明な列導体34が上記ポリマー絶縁層76の最上部に設けられ、この列導体34の画定する金属層もまた上記薄膜トランジスタ層66の最上部のトランジスタ68用ソース電極82およびドレイン電極84を画定する。ソース電極およびドレイン電極の一方82が列導体80に接続され、他方84が関連する画素電極12bに接続されている。
ポリマーのフィールド・シールド層76がないと、画素と列34の間のキャパシタンスが大きくなり過ぎる。それ自体の上で窒化珪素のゲート絶縁体層を用いることは、その層の誘電率が6.4であり、十分に小さいキャパシタンスを得るには非現実的な厚い層が必要になるため不可能である。
光学的開口率が高い配列の設計にはいくつかの利点がある。第1の利点は、ポリマーが透明である必要がないことである。このことは、光によって範囲が設定できるものも含めて広範囲のポリマーが使用できることを意味する。これはより低いコストをもたらす可能性があり、より短く、簡便な製造方法への道を開くものである。上記ポリマー層は、可視画素の端部を横切って越えることがないのでこのような良好な平坦化特性を有する必要がない。ポリマーの選択幅が広いことと製造工程が簡単なこととが組み合わさって製造時の大幅なコスト低減をもたらす。光によって範囲が設定できるポリイミド層またはアクリル層等のいくつかの異なったポリマーを使用することができる。
図7および図8に示す素子の製造方法について、追加されるコンデンサ電極と共に説明する。以下のことから明らかなように、特にハーフトーン・フォトマスクを使用することによって3マスク工程を使用することができる。ハーフトーン・マスクは回折格子または珪素を多く含む窒化珪素を用いてグレイマスクとして作ることができる。これらの方法は両方とも光スループットを減らして照射強度が、マスクの透明領域と金属で覆われた領域との間で中間である領域を生成するものである。このようにして、2つの異なった厚さのフォトポリマーが存在する領域、ならびにフォトポリマーがすべて除去される領域を画定するのにハーフトーン・マスクを使用することができる。この方法は、必要とされるフォトマスクの合計数を減らすのに用いることができる。
図9、図11および図14において、各断面の左欄は図7に対応したTFTを通る断面であり、各断面の右欄は図8に対応した列を通る断面である。各層の厚さと幅は、理解しやすいように図の中で誇張されるか、そうでなければ変形されている。
図9、図11および図14はそれぞれ本発明の方法の3つのマスク工程の1つを示している。
図9A〜図9Dは画素電極および行導体を製造する第1の工程を示している。
図9A〜図9Dは画素電極および行導体を製造する第1の工程を示している。
図9Aにおいて、ITO層62およびゲート金属層64の堆積のためにスパッタリング堆積方法が使用される。この金属層およびITO層のエッチングのためにハーフトーン・マスク81が使用される。図に示すように、このハーフトーン・マスクは、行導体およびゲート導体を規定する層62、64の部分の上でより厚くなっている。図9Bにおいて、エッチングにより元々フォトレジストが厚い領域、すなわち、ゲート導体領域30のフォトレジストだけを残してフォトレジストの薄膜を除去するのに酸素プラズマが使用される。図9Cにおいては、エッチングによってゲート金属が画素電極領域から除去される。図9Dにおけるフォトレジストの除去によって、2層のITOおよびゲート金属のスタックの形態のITO画素電極および行導体30が残される。
図10は図9A〜図9Dの方法によってもたらされた構造を平面図として示している。図示するように、画素電極12の行および列の配列が、画素電極の行間の空間を占める行導体30の配列と共に設けられている。この行導体30はゲート導体部30bならびに行部30aを有している。この実施例において、行部30bは、以下においてさらに明白になるように、コンデンサ・ターミナルとしての役割を果たす、より幅広の部分30cを有している。
図10の断面の矢印は、図9の左欄および右欄を見た場所を示している。
図10の断面の矢印は、図9の左欄および右欄を見た場所を示している。
図11A〜図11Dは、本発明の方法におけるトランジスタ体および絶縁層を製造する工程を示す。
図11Aにおいて、窒化珪素(SiN)70、アモルファス・シリコン72およびn+型ドープ・アモルファス・シリコン74のTFTスタック66を画定するのにプラズマ堆積法が使用される。
図11Bにおいて、感光性アクリル等のフォトポリマー80が窒化珪素ゲート絶縁体層の所望の形およびフィールド・シールド絶縁体の形に対応する2つのレベルにパターニングされる。上述のように、フィールド・シールド絶縁体は列として配設され、したがって列はフォトポリマーからなるより厚い領域80aを備える。
図11Cにおいて、TFTスタックはプラズマ・エッチングされ、その結果、TFT層66が列ならびにTFTトランジスタ体を画定する。
図11Dにおいて、フォトポリマーは一部がエッチングされてポリマーの厚い層が元々あった場所、すなわち、列の上のパターン76だけが残る。
フォトポリマー76の幅が実は図11Dの2つの断面で同じであることは注目されるが、便宜上図は変形して描かれている。列は、実際には、幅が一定のものである。
フォトポリマー76の幅が実は図11Dの2つの断面で同じであることは注目されるが、便宜上図は変形して描かれている。列は、実際には、幅が一定のものである。
図12は、図11A〜図11Dの工程の方法において堆積したトランジスタ層および絶縁層の形を平面図で示したものである。図12において、絶縁層76を形成したフォトポリマーは、その下のTFT層66よりもやや狭くして示した。これは単に両方が見えるようにしたためであるが、実際は左側が同じパターンにエッチングされていて、それらは位置が揃っている。このTFT領域も左の列だけが示されているが、実際は画素パターンが繰り返している。
図13は、図9および図11の方法の工程によってもたらされた構造を1つにまとめたものを平面図で示した図である。
図14A〜図14Eは、列導体並びにソース電極およびドレイン電極を製造する工程を示している。
図14Aにおいて、上部金属層90が基板上に(スパッタリングされて)堆積され、1つのフォトレジスト層を2つの厚さに画定するのにハーフトーン・マスク92が用いられている。厚さが薄い部分92aは、n+型アモルファス・シリコン層の一部がTFTのゲートの領域で除去される予定のTFT用であり、より厚い部分92bは列導体並びにソースおよびドレインの各コンタクト用である。
図14Bにおいて、上部金属90はエッチングされて金属列並びにソースコンタクトおよびドレインコンタクトを残す(しかし、ゲート上にはまだ隙間がない)。
図14Cにおいて、フォトレジスト層は、酸素(O2)プラズマを使用してゲートの上の領域が露出するまで薄くされている。
図14Dにおいて、上部金属がTFTチャネル領域だけ再度エッチングされている。その後、プラズマ・エッチングが用いられて下に横たわっているn+型アモルファス・シリコン層も除去し、その結果、n+型層がソースおよびドレイン用のコンタクト部のみを形成する。
図14Eにおいて、最上部フォトレジスト層92が取り除かれる。
図15は、図14A〜図14Dの方法の工程において堆積された列導体並びにソース電極およびドレイン電極の形状を平面図で示したものである。露出したアモルファス・シリコン・トランジスタ体72も示されている。最上部金属層90もまたパターニングされてコンデンサ上部コンタクト94を画定する。
図16はすべて揃った素子構造を平面図で示す。このTFTは分離ポリマーまたはSiN層によって保護することも、またはLCポリイミド配向層を使用することもできる。
本発明は光学的開口が大きいどんな透過性TN式AMLCDにも適用することができる。
上の実施例において、ポリマーのフィールド・シールド層76はTFTスタック(窒化珪素およびアモルファス・シリコン層)の上にあるが、TFTスタックは列の下から省くことができ、それでも依然として設計は機能する。このポリマー・スタックに必要な重要な機能は、許容できるレベルにまでクロストークを低減するのに十分な低いキャパシタンスを有していることである。
ただ1つの特定の実施例を上に示した。各種の層を形成するのに使用した材料は従来からあるものであることが了解されるだろう。各処理条件ならびにこの特定の実施例に示された層に対して任意選択で追加される各種の層は当業者にとって明白であろう。
Claims (12)
- ほぼ透明な導体層を堆積してパターニングし、行および列で配設された、絶縁基板上の画素電極の配列を画定することと、
前記画素電極に対して行導体と前記絶縁基板上の異なった領域上の接続されたゲート導体部とを画定することと、
ゲート絶縁体と半導体層とを少なくとも含む薄膜トランジスタ層を前記ゲート導体部上で堆積してパターニングし、トランジスタ体を形成することと、
複数の列として配設された絶縁層であって、各絶縁層列が、2つの隣接する画素列からなる画素電極と重なり合う絶縁層を形成することと、
前記基板上で不透明な導体層を形成し、前記不透明な導体層をパターニングして、前記絶縁層の最上部上の列導体と、一方が列導体に接続され他方が関連する画素電極に接続される、前記薄膜トランジスタ層の最上部のトランジスタ用ソース電極およびドレイン電極とを画定することと、
を備える、液晶表示装置用アクティブ・プレートの形成方法。 - 各トランジスタ体の前記薄膜トランジスタ層もまた、隣接する画素電極と重なり合う請求項1に記載の方法。
- 前記絶縁層はポリマーを含む請求項1または2に記載の方法。
- 前記ポリマーは感光性アクリルポリマーを含む請求項3に記載の方法。
- 前記画素電極の配列および前記行導体を画定することは第1の単一マスク工程によって実施される請求項1または2に記載の方法。
- トランジスタ体および前記絶縁層の形成は第2の単一マスク工程によって実施される請求項5に記載の方法。
- 前記列導体並びにソース電極およびドレイン電極の形成は第3の単一マスク工程によって実施される請求項6に記載の方法。
- 各単一マスク工程はハーフトーン・フォトマスクを使用する請求項7に記載の方法。
- 液晶が間に挟まれたアクティブ・プレートとパッシブ・プレートとを備えるアクティブ・マトリックス液晶表示装置であって、前記アクティブ・プレートは、
絶縁基板と、
前記絶縁基板上の異なった領域を占める、ほぼ透明である画素電極の行および列の配列、並びに、ゲート導体部を有する行導体の配列と、
トランジスタ体を形成する前記ゲート導体部上の薄膜トランジスタ層と、
複数の列として配設された絶縁層であって、各絶縁層列が、2つの隣接する画素列からなる画素電極と重なり合う絶縁層と、
前記絶縁層の最上部に設けられた不透明な列導体と、
前記薄膜トランジスタ層の最上部のトランジスタ用ソース電極およびドレイン電極であって、一方が列導体に接続され他方が関連する画素電極に接続されるソース電極およびドレイン電極と、を含む、アクティブ・マトリックス液晶表示装置。 - 前記薄膜トランジスタ層は、トランジスタ体に加えて、前記絶縁層の下にある列を画定する請求項9に記載の装置。
- 前記絶縁層はポリマーを含む請求項9または10に記載の装置。
- 前記ポリマーは感光性アクリルポリマーを含む請求項11に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0229699.4A GB0229699D0 (en) | 2002-12-19 | 2002-12-19 | Liquid crystal displays |
PCT/IB2003/005886 WO2004057416A1 (en) | 2002-12-19 | 2003-12-09 | Liquid crystal displays |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006510941A true JP2006510941A (ja) | 2006-03-30 |
Family
ID=9950072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004561827A Pending JP2006510941A (ja) | 2002-12-19 | 2003-12-09 | 液晶表示装置 |
Country Status (11)
Country | Link |
---|---|
US (1) | US20060205102A1 (ja) |
EP (1) | EP1576415B1 (ja) |
JP (1) | JP2006510941A (ja) |
KR (1) | KR20050103272A (ja) |
CN (1) | CN1729423A (ja) |
AT (1) | ATE330251T1 (ja) |
AU (1) | AU2003283774A1 (ja) |
DE (1) | DE60306200T2 (ja) |
GB (1) | GB0229699D0 (ja) |
TW (1) | TW200502626A (ja) |
WO (1) | WO2004057416A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016122843A (ja) * | 2009-08-07 | 2016-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7397067B2 (en) * | 2003-12-31 | 2008-07-08 | Intel Corporation | Microdisplay packaging system |
KR101112538B1 (ko) | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR100683766B1 (ko) | 2005-03-30 | 2007-02-15 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
CN1956172A (zh) * | 2005-10-26 | 2007-05-02 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
CN100499082C (zh) | 2005-11-10 | 2009-06-10 | 群康科技(深圳)有限公司 | 薄膜晶体管基板及其制造方法 |
US8110453B2 (en) * | 2008-04-17 | 2012-02-07 | Applied Materials, Inc. | Low temperature thin film transistor process, device property, and device stability improvement |
TWI333275B (en) * | 2008-05-09 | 2010-11-11 | Au Optronics Corp | Method for fabricating light sensor |
CN101718950B (zh) * | 2008-10-09 | 2011-12-28 | 北京京东方光电科技有限公司 | 薄膜构图方法及制造液晶显示装置的方法 |
KR101181050B1 (ko) * | 2011-01-31 | 2012-09-10 | 주식회사 동부하이텍 | 전원 관리 소자 |
JP2017167403A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20200102620A (ko) * | 2019-02-21 | 2020-09-01 | 삼성디스플레이 주식회사 | 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2771820B2 (ja) * | 1988-07-08 | 1998-07-02 | 株式会社日立製作所 | アクティブマトリクスパネル及びその製造方法 |
JPH06347827A (ja) * | 1993-06-07 | 1994-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
JP2768313B2 (ja) * | 1995-06-13 | 1998-06-25 | 日本電気株式会社 | 反射型液晶表示装置 |
US5650358A (en) * | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
US6005648A (en) * | 1996-06-25 | 1999-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2002
- 2002-12-19 GB GBGB0229699.4A patent/GB0229699D0/en not_active Ceased
-
2003
- 2003-12-09 EP EP03775755A patent/EP1576415B1/en not_active Expired - Lifetime
- 2003-12-09 US US10/540,106 patent/US20060205102A1/en not_active Abandoned
- 2003-12-09 JP JP2004561827A patent/JP2006510941A/ja active Pending
- 2003-12-09 AT AT03775755T patent/ATE330251T1/de not_active IP Right Cessation
- 2003-12-09 DE DE60306200T patent/DE60306200T2/de not_active Expired - Fee Related
- 2003-12-09 WO PCT/IB2003/005886 patent/WO2004057416A1/en active IP Right Grant
- 2003-12-09 CN CNA2003801068586A patent/CN1729423A/zh active Pending
- 2003-12-09 AU AU2003283774A patent/AU2003283774A1/en not_active Abandoned
- 2003-12-09 KR KR1020057011189A patent/KR20050103272A/ko not_active Application Discontinuation
- 2003-12-16 TW TW092135553A patent/TW200502626A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016122843A (ja) * | 2009-08-07 | 2016-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9954005B2 (en) | 2009-08-07 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer |
Also Published As
Publication number | Publication date |
---|---|
GB0229699D0 (en) | 2003-01-29 |
EP1576415A1 (en) | 2005-09-21 |
AU2003283774A1 (en) | 2004-07-14 |
DE60306200T2 (de) | 2007-05-03 |
WO2004057416A1 (en) | 2004-07-08 |
AU2003283774A8 (en) | 2004-07-14 |
TW200502626A (en) | 2005-01-16 |
ATE330251T1 (de) | 2006-07-15 |
US20060205102A1 (en) | 2006-09-14 |
DE60306200D1 (de) | 2006-07-27 |
CN1729423A (zh) | 2006-02-01 |
EP1576415B1 (en) | 2006-06-14 |
KR20050103272A (ko) | 2005-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7009206B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
KR100657387B1 (ko) | 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치 | |
KR101085136B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 | |
US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
US7528920B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
US7663711B2 (en) | Liquid crystal display and methods of fabricating and repairing the same | |
JP4919644B2 (ja) | 液晶表示装置 | |
KR20060079040A (ko) | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 | |
TW200404186A (en) | Liquid crystal display and thin film transistor array panel | |
JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
US20120113366A1 (en) | Array substrate and liquid crystal display | |
KR100961960B1 (ko) | 액정 표시 장치, 박막 다이오드 표시판 및 그 제조 방법 | |
KR20010046652A (ko) | 컬러필터를 포함한 액정표시장치와 제조방법 | |
US8031298B2 (en) | Liquid crystal display and method of manufacturing the same | |
US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
JP2006510941A (ja) | 液晶表示装置 | |
US6885416B2 (en) | Flat panel display with a non-matrix light shielding structure | |
KR20090109431A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JPH1164884A (ja) | 液晶表示装置 | |
JPH06130418A (ja) | アクティブマトリクス基板 | |
WO2004017129A1 (en) | Pixel array for display device and liquid crystal display | |
KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP2005250228A (ja) | トランジスタアレイ基板 | |
KR20120007323A (ko) | 고 개구율을 갖는 액정표시장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |