JP2005119717A - 半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 - Google Patents
半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 Download PDFInfo
- Publication number
- JP2005119717A JP2005119717A JP2003357886A JP2003357886A JP2005119717A JP 2005119717 A JP2005119717 A JP 2005119717A JP 2003357886 A JP2003357886 A JP 2003357886A JP 2003357886 A JP2003357886 A JP 2003357886A JP 2005119717 A JP2005119717 A JP 2005119717A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semi
- conductor device
- container
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Packages (AREA)
- Packaging Frangible Articles (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
【課題】簡単な構成にて半導体装置の外部端子とエンボス部との接触をなくすことができ、かつ外部端子の検査、および半導体装置の収納方向の検知などが容易かつ確実に行えるようにする。
【解決手段】半導体装置12を収納するエンボス部13を一列に並んで形成し、半導体装置12を収納した後のエンボス部13の上部開口部をカバー用テープ14で封するテーピング容器11において、前記エンボス部13の底面に、収納された半導体装置12における外部端子15の形成領域の面積よりも開口面積が大きな通孔16を設け、半導体装置12の外部端子15をエンボス部13に接触させないようにする。
【選択図】図1
【解決手段】半導体装置12を収納するエンボス部13を一列に並んで形成し、半導体装置12を収納した後のエンボス部13の上部開口部をカバー用テープ14で封するテーピング容器11において、前記エンボス部13の底面に、収納された半導体装置12における外部端子15の形成領域の面積よりも開口面積が大きな通孔16を設け、半導体装置12の外部端子15をエンボス部13に接触させないようにする。
【選択図】図1
Description
本発明は、半導体装置収納用容器に係り、特にエンボステーピング包装用の半導体装置収納容器(以下、テーピング容器と称す)に関し、さらに本半導体装置収納用容器を用いて行う半導体装置の検査方法、および半導体装置の実装方法に関するものである。
近年、電子機器の小型軽量化,高機能化に伴い、半導体装置には、小型化,高密度化,多端子化への対応が要求され、それに対応するパッケージとしてCSP(Chip Scale Package)に代表されるような半導体装置の実装面に格子状に外部端子が存在するBGA(Ball Grid Array)タイプ,LGA(Land Grid Array)タイプのものが多数開発されている。それらの半導体装置包装として、電子機器製造用プリント基板への実装を容易にするため、エンボステーピング包装が多く用いられている(特許文献1参照)。
図4は従来のエンボステーピング包装用のCSP(BGAタイプ)と呼ばれる半導体装置のテーピング容器の一例を示し、(a)は平面図、(b)は(a)におけるC−C断面図、(c)は(a)におけるD−D断面図である。
図4に示すように、テーピング容器21には、半導体装置22の外形に適合したエンボス部23が長さ方向に複数並んで形成され、このエンボス部23内に半導体装置22を収納し、その後、エンボス部23の上部開口部を封するようにカバー用テープ24を接着させている。その際、収納された半導体装置22の外部端子25はエンボス部23内の底部に接触している。さらに、エンボス部23の底面には、センサーなどにより半導体装置22の収納の有無を検知するために孔26が設けられている。
特開2002−284285号公報
前記従来のテーピング包装のテーピング容器21では、収納された半導体装置22の外部端子25がエンボス部23内の底部に接触している。そのため、エンボステーピング包装状態での輸送時の振動により、外部端子25が変形したり、外部端子25がエンボス部23内壁に擦りつけられることによって、エンボス部23の表面に塗布されている静電破壊防止用導電性材料などのコーティング材が剥離する。
前記のように剥離したコーティング剤が外部端子25に付着すると、半田付け不良などの実装不良の要因となり、半導体装置22における電子機器製造用プリント基板への実装時の歩留りを低下させる。
また、電子機器製造用プリント基板へ半導体装置22を実装する場合、エンボス部23の底面の孔26により、半導体装置22の収納の有無を検知することができるが、エンボス部23内に収納された状態では半導体装置22の収納方向の確認までは行えず、半導体装置22をエンボス部23から取り出した後に、収納方向を確認するための認識設備、およびそのための設置スペースが別途必要であった。
本発明の目的は、前記従来の課題を解決し、簡単な構成にて半導体装置の外部端子とエンボス部との接触をなくすことができ、かつ外部端子の検査、および半導体装置の収納方向の検知などが容易かつ確実に行えるようにした半導体収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法を提供することにある。
前記目的を達成するため、請求項1に記載の発明は、テープ状態の容器に形成されたエンボス部に半導体装置を収納し、前記エンボス部の上部開口部にカバー用テープを接着して収納された半導体装置を封するようにした半導体装置収納容器において、前記エンボス部の底面部分に、収納される半導体装置の受け部として、前記半導体装置の外部端子が形成されている領域の面積より大きな開口面積の通孔を設けたことを特徴とする。
請求項2に記載の発明は、エンボス部の底面部分に通孔が設けられた請求項1に記載の半導体装置収納容器に収納されている半導体装置に対して、前記半導体装置収納容器の前記通孔を通して、当該半導体装置の外部端子に対する外観検査と、当該半導体装置の電気的特性検査との少なくともいずれか一方を実施することを特徴とする。
請求項3に記載の発明は、エンボス部の底面部分に通孔が設けられた請求項1に記載の半導体装置収納容器に収納されている半導体装置に対して、前記半導体装置収納容器の前記通孔を通して、当該半導体装置の外部端子における収納方向を検知し、この検知結果に基づき実装処理を行うことを特徴とする。
本発明に係る半導体装置収納用容器によれば、エンボス部の底面部分に半導体装置の外部端子領域より大きな通孔を設けることにより、半導体装置の外部端子がエンボス部に接触することがなくなるため、従来のように半導体装置の外部端子に、エンボス部表面上のコーティング材などの異物が付着することを防止することができる。
また、本発明に係る半導体装置の検査方法によれば、半導体装置収納状態においてエンボス部の通孔より、外部端子の外観検査,電気的特性検査を行うことができるため、容易かつ確実に、半導体装置の良品のみを電子機器製造用プリント基板に実装することができる。
また、半導体装置の実装方法によれば、半導体装置収納状態においてエンボス部の通孔より、半導体装置の収納方向を検知,確認することができるため、従来のような半導体装置取り出し後の収納方向の確認が不要となり、実装装置の簡略化、省スペース化を実現することができる。
以上のことから、半導体装置の実装歩留りを向上させることができるため、結果として実装の信頼性および生産性の向上を実現することができる。
以下、本発明の半導体装置収納用容器の概略について図面を参照しながら説明する。
図1は本発明に係る半導体装置収納容器であるテーピング容器の一例を示し、(a)は平面図、(b)は(a)におけるA−A断面図、(c)は(a)におけるB−B断面図である。
図1に示すように、テーピング容器11には、半導体装置12を収納可能なエンボス部13が一列に並んで形成され、このエンボス部13内に半導体装置12を収納し、その後、エンボス部13の上部開口部を封するようにカバー用テープ14を接着させている。またエンボス部13の底面には収納された半導体装置12における外部端子15の形成領域の面積より、開口面積が大きな通孔16が設けられている。
この構成によれば、テーピング容器11のエンボス部13内に半導体装置12を収納し、エンボス部13の上部開口部をカバー用テープ14を用いて封すれば、半導体装置12はエンボス部13の底面とカバー用テープ14により外部端子15がエンボス部13内部に接触することなく収納されることになる。それによりエンボス部13との接触による外部端子15の変形あるいは異物の付着が防止される。
なお、半導体装置12は、本実施形態のようなBGAタイプと呼ばれるものに限らず、LGAタイプなどの外部端子15が半導体装置12の実装面にあるものでも同様の効果がある。
図2は本発明に係る半導体装置の検査方法の説明図であり、半導体装置12をエンボス部13に収納した状態において、エンボス部13底部の通孔16を通して、検査用カメラ17による外部端子15の外観検査を行ったり、あるいは外部端子15への外部からの電気接触による電気的特性を検査用プローブ18を用いて検査する場合を示している。
図3は本発明に係る半導体装置の実装方法の説明図であり、(a)に示すように、半導体装置12をエンボス部13に収納した状態において、エンボス部13底部の通孔16を通して、検査用カメラ17によって外部端子15の配置から半導体装置12の収納方向を確認,検知し、この検知結果に基づき実装処理装置(図示せず)によって、(b)に示すように、ピックアップ治具20を駆動して半導体装置12をエンボス部13から取り出し、電子機器製造用のプリント基板19に実装する場合を示している。
本発明は、エンボステーピング包装用の半導体装置収納容器に適用され、さらに本半導体装置収納用容器を用いて行う半導体装置の検査方法、および半導体装置の実装方法に用いて有効であり、さらにエンボス部収納時に、半導体装置の外部端子にエンボス部表面上のコーティング材などの異物が付着しないようにする半導体装置収納容器に用いて特に有効である。
11 テーピング容器
12 半導体装置
13 エンボス部
14 カバー用テープ
15 外部端子
16 孔
17 検査用カメラ
18 検査用プローブ
19 プリント基板
20 ピックアップ治具
12 半導体装置
13 エンボス部
14 カバー用テープ
15 外部端子
16 孔
17 検査用カメラ
18 検査用プローブ
19 プリント基板
20 ピックアップ治具
Claims (3)
- テープ状態の容器に形成されたエンボス部に半導体装置を収納し、前記エンボス部の上部開口部にカバー用テープを接着して収納された半導体装置を封するようにした半導体収納容器において、前記エンボス部の底面部分に、収納される半導体装置の受け部として、前記半導体装置の外部端子が形成されている領域の面積より大きな開口面積の通孔を設けたことを特徴とする半導体装置収納用容器。
- エンボス部の底面部分に通孔が設けられた請求項1に記載の半導体装置収納容器に収納されている半導体装置に対して、前記半導体装置収納容器の前記通孔を通して、当該半導体装置の外部端子に対する外観検査と、当該半導体装置の電気的特性検査との少なくともいずれか一方を実施することを特徴とする半導体装置の検査方法。
- エンボス部の底面部分に通孔が設けられた請求項1に記載の半導体装置収納容器に収納されている半導体装置に対して、前記半導体装置収納容器の前記通孔を通して、当該半導体装置の外部端子における収納方向を検知し、この検知結果に基づき実装処理を行うことを特徴とする半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357886A JP2005119717A (ja) | 2003-10-17 | 2003-10-17 | 半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357886A JP2005119717A (ja) | 2003-10-17 | 2003-10-17 | 半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005119717A true JP2005119717A (ja) | 2005-05-12 |
Family
ID=34614651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003357886A Pending JP2005119717A (ja) | 2003-10-17 | 2003-10-17 | 半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005119717A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084641A (ja) * | 2011-10-06 | 2013-05-09 | Hioki Ee Corp | 電子部品搭載装置および電子部品搭載方法 |
-
2003
- 2003-10-17 JP JP2003357886A patent/JP2005119717A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084641A (ja) * | 2011-10-06 | 2013-05-09 | Hioki Ee Corp | 電子部品搭載装置および電子部品搭載方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8124456B2 (en) | Methods for securing semiconductor devices using elongated fasteners | |
US20120080806A1 (en) | Semiconductor package | |
US8143713B2 (en) | Chip-on-board package | |
JPH1174407A (ja) | 半導体装置 | |
JP2011187742A (ja) | 半導体素子搭載用基板及びその製造方法 | |
US6020748A (en) | Method and apparatus for conducting failure analysis on IC chip package | |
JP2005119717A (ja) | 半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 | |
JP2005251784A (ja) | 半導体モジュールおよびその製造方法 | |
US7589405B2 (en) | Memory cards and method of fabricating the memory cards | |
US6395129B1 (en) | Process to decapsulate a FBGA package | |
US11069601B2 (en) | Leadless semiconductor package with wettable flanks | |
US10083932B2 (en) | Package on package arrangement and method | |
JP2008235434A (ja) | 半導体パッケージ | |
JP2008270278A (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP2011112552A (ja) | 半導体パッケージのソケット装置、及び半導体パッケージのテスト装置 | |
JP4443871B2 (ja) | 半導体デバイス収納装置 | |
US7060534B2 (en) | Housing for semiconductor devices, semiconductor device pin, and method for the manufacturing of pins | |
JP2007035401A (ja) | 半導体装置用ソケット | |
US20060046501A1 (en) | Screening of electroless nickel/immersion gold-plated substrates with black pad defect | |
KR100378093B1 (ko) | 반도체 패키지용 회로기판 및 이를 이용한 불량 회로기판의 감지방법 | |
US6707677B1 (en) | Chip-packaging substrate and test method therefor | |
TWI801369B (zh) | 具有fowbcsp晶片型態的封裝結構及其製造方法 | |
JP2008010563A (ja) | 半導体装置の製造方法 | |
JP2003234435A (ja) | 半導体集積回路パッケージ | |
JP2004091036A (ja) | 半導体装置の製造装置および半導体装置の検査方法 |