JP2004091036A - 半導体装置の製造装置および半導体装置の検査方法 - Google Patents
半導体装置の製造装置および半導体装置の検査方法 Download PDFInfo
- Publication number
- JP2004091036A JP2004091036A JP2002258542A JP2002258542A JP2004091036A JP 2004091036 A JP2004091036 A JP 2004091036A JP 2002258542 A JP2002258542 A JP 2002258542A JP 2002258542 A JP2002258542 A JP 2002258542A JP 2004091036 A JP2004091036 A JP 2004091036A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- emboss
- container
- taping
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Packages (AREA)
- Packaging Frangible Articles (AREA)
Abstract
【課題】収納された半導体装置２２の外部端子２５がエンボス２３内の底部に接触している。そのため、エンボステーピング包装状態での輸送時の振動により外部端子２５の変形及び、外部端子２５が擦りつけられることによりエンボス２３表面上の静電破壊防止用導電性材料等のコーティング材が剥離することによる外部端子２５への異物付着が半導体装置２２の実装歩留りを低下させる要因の１つになっている。
【解決手段】外部端子が実装面にある半導体装置用テーピング容器のエンボス部に半導体装置の受け台（突起）を設置することにより外部端子のエンボス内部への接触を防止し、半導体装置の実装信頼性、生産性の向上を実現できるものである。
【選択図】 図１
【解決手段】外部端子が実装面にある半導体装置用テーピング容器のエンボス部に半導体装置の受け台（突起）を設置することにより外部端子のエンボス内部への接触を防止し、半導体装置の実装信頼性、生産性の向上を実現できるものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置収納用容器に関するものであり、特にエンボステーピング包装用の半導体装置の製造装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型軽量化、高機能化に伴い、半導体装置は小型化、高密度化、多端子化への対応を要求され、それに対応するパッケージとしてＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）に代表されるような半導体装置の実装面に格子状に外部端子が存在するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプのものが多数開発されている。それらの半導体装置包装の多くは電子機器製造用プリント基板への実装を容易にするため、エンボステーピング包装を用いている。
【０００３】
図２は従来のエンボステーピング包装用のＣＳＰ（ＢＧＡタイプ）と呼ばれる半導体装置の収納容器の一例である。
【０００４】
図２に示すとおり収納する半導体装置の外形に適合したエンボスが一列に並んだテーピング容器を有し、そのエンボス内に半導体装置を収納した上でエンボス上部開口部をカバー用テープで封するという構成となっている。テーピング容器２１には、半導体装置２２を収納可能なエンボス２３が一列に並んで形成され、このエンボス２３内に半導体装置２２を収納し、その上でエンボス２３の上部開口部を封するようにカバー用テープ２４を接着させている。その際、収納された半導体装置２２の外部端子２５はエンボス２３内の底部に接触している。
【０００５】
【発明が解決しようとする課題】
このような従来のテーピング包装の半導体装置収納用容器では、収納された半導体装置２２の外部端子２５がエンボス２３内の底部に接触している。そのため、エンボステーピング包装状態での輸送時の振動により外部端子２５の変形及び、外部端子２５が擦りつけられることによりエンボス２３表面上の静電破壊防止用導電性材料等のコーティング材が剥離することによる外部端子２５への異物付着が半導体装置２２の実装歩留りを低下させる要因の１つになっている。
【０００６】
【課題を解決するための手段】
本発明は前記した従来の課題および今後の半導体装置の動向に対応できる半導体装置収納用容器を提供するものであり、テーピング容器のエンボス部に半導体装置の受け台（突起）を設置することにより外部端子のエンボス内部への接触を防止し、半導体装置の実装信頼性、生産性の向上を実現できるものである。
【０００７】
【発明の実施の形態】
以下、本発明の半導体装置収納用容器の概略について図面を参照しながら説明する。図１は本実施形態の一例を示す図である。
【０００８】
図１に示すとおり、テーピング容器１１には、半導体装置１２を収納可能なエンボス１３が一列に並んで形成され、このエンボス１３内に半導体装置１２を収納し、その上でエンボス１３の上部開口部を封するようにカバー用テープ１４を接着させている。その際、エンボス１３内部には収納された半導体装置１２の外部端子１５に接触しない様に設計された受け台（突起部）１６が設置されている。
【０００９】
この構成によればテーピング容器１１のエンボス１３内に半導体装置１２を収納し、エンボス１３の上部開口部をカバー用テープ１４を用いて封すれば、半導体装置１２はエンボス１３内部の受け台（突起）１６とカバー用テープ１４により外部端子１５がエンボス１３内部に接触することなく固定されることになる。それにより外部端子１５の変形や異物付着が防止される。
【００１０】
ここでの半導体装置１２は実施例にあるようなＣＳＰ（ＢＧＡタイプ）と呼ばれるものに限らず、ＬＧＡタイプ等外部端子１５が半導体装置１２の実装面にあるものでも同様の効果がある。
【００１１】
また、半導体装置１２を半導体装置の製造装置に収納状態で外部端子の外観検査や外部端子１５への外部からの電気接触により電気的特性検査を考えた場合、エンボス１３底部に検査用の穴を設置しても半導体装置１２がテーピング容器１１とカバー用テープ１４により、ほぼ固定されているため、容易に可能である。
【００１２】
【発明の効果】
以上、本発明の半導体装置収納用容器はテーピング容器のエンボスに半導体装置の受け台（突起）を設置することにより、半導体装置外部端子のエンボス内部への接触を無くし、エンボステーピング包装状態での輸送時の振動により外部端子の変形及び、外部端子がエンボスに擦りつけられることによりエンボス表面上の静電破壊防止用導電性材料等のコーティング材が剥離することによる外部端子への異物付着が防止できる。さらにそれにより半導体装置の実装歩留り向上を実現でき、結果として実装信頼性、生産性向上を実現できるものである。
【図面の簡単な説明】
【図１】本発明の半導体装置収納用容器の一実施の形態を示す図
【図２】従来の半導体装置収納用容器の一実施例を示す図
【符号の説明】
１１ テーピング容器
１２ 半導体装置
１３ エンボス
１４ カバー用テープ
１５ 外部端子
１６ 受け台（突起）
２１ テーピング容器
２２ 半導体装置
２３ エンボス
２４ カバー用テープ
２５ 外部端子
【発明の属する技術分野】
本発明は、半導体装置収納用容器に関するものであり、特にエンボステーピング包装用の半導体装置の製造装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型軽量化、高機能化に伴い、半導体装置は小型化、高密度化、多端子化への対応を要求され、それに対応するパッケージとしてＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）に代表されるような半導体装置の実装面に格子状に外部端子が存在するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）タイプのものが多数開発されている。それらの半導体装置包装の多くは電子機器製造用プリント基板への実装を容易にするため、エンボステーピング包装を用いている。
【０００３】
図２は従来のエンボステーピング包装用のＣＳＰ（ＢＧＡタイプ）と呼ばれる半導体装置の収納容器の一例である。
【０００４】
図２に示すとおり収納する半導体装置の外形に適合したエンボスが一列に並んだテーピング容器を有し、そのエンボス内に半導体装置を収納した上でエンボス上部開口部をカバー用テープで封するという構成となっている。テーピング容器２１には、半導体装置２２を収納可能なエンボス２３が一列に並んで形成され、このエンボス２３内に半導体装置２２を収納し、その上でエンボス２３の上部開口部を封するようにカバー用テープ２４を接着させている。その際、収納された半導体装置２２の外部端子２５はエンボス２３内の底部に接触している。
【０００５】
【発明が解決しようとする課題】
このような従来のテーピング包装の半導体装置収納用容器では、収納された半導体装置２２の外部端子２５がエンボス２３内の底部に接触している。そのため、エンボステーピング包装状態での輸送時の振動により外部端子２５の変形及び、外部端子２５が擦りつけられることによりエンボス２３表面上の静電破壊防止用導電性材料等のコーティング材が剥離することによる外部端子２５への異物付着が半導体装置２２の実装歩留りを低下させる要因の１つになっている。
【０００６】
【課題を解決するための手段】
本発明は前記した従来の課題および今後の半導体装置の動向に対応できる半導体装置収納用容器を提供するものであり、テーピング容器のエンボス部に半導体装置の受け台（突起）を設置することにより外部端子のエンボス内部への接触を防止し、半導体装置の実装信頼性、生産性の向上を実現できるものである。
【０００７】
【発明の実施の形態】
以下、本発明の半導体装置収納用容器の概略について図面を参照しながら説明する。図１は本実施形態の一例を示す図である。
【０００８】
図１に示すとおり、テーピング容器１１には、半導体装置１２を収納可能なエンボス１３が一列に並んで形成され、このエンボス１３内に半導体装置１２を収納し、その上でエンボス１３の上部開口部を封するようにカバー用テープ１４を接着させている。その際、エンボス１３内部には収納された半導体装置１２の外部端子１５に接触しない様に設計された受け台（突起部）１６が設置されている。
【０００９】
この構成によればテーピング容器１１のエンボス１３内に半導体装置１２を収納し、エンボス１３の上部開口部をカバー用テープ１４を用いて封すれば、半導体装置１２はエンボス１３内部の受け台（突起）１６とカバー用テープ１４により外部端子１５がエンボス１３内部に接触することなく固定されることになる。それにより外部端子１５の変形や異物付着が防止される。
【００１０】
ここでの半導体装置１２は実施例にあるようなＣＳＰ（ＢＧＡタイプ）と呼ばれるものに限らず、ＬＧＡタイプ等外部端子１５が半導体装置１２の実装面にあるものでも同様の効果がある。
【００１１】
また、半導体装置１２を半導体装置の製造装置に収納状態で外部端子の外観検査や外部端子１５への外部からの電気接触により電気的特性検査を考えた場合、エンボス１３底部に検査用の穴を設置しても半導体装置１２がテーピング容器１１とカバー用テープ１４により、ほぼ固定されているため、容易に可能である。
【００１２】
【発明の効果】
以上、本発明の半導体装置収納用容器はテーピング容器のエンボスに半導体装置の受け台（突起）を設置することにより、半導体装置外部端子のエンボス内部への接触を無くし、エンボステーピング包装状態での輸送時の振動により外部端子の変形及び、外部端子がエンボスに擦りつけられることによりエンボス表面上の静電破壊防止用導電性材料等のコーティング材が剥離することによる外部端子への異物付着が防止できる。さらにそれにより半導体装置の実装歩留り向上を実現でき、結果として実装信頼性、生産性向上を実現できるものである。
【図面の簡単な説明】
【図１】本発明の半導体装置収納用容器の一実施の形態を示す図
【図２】従来の半導体装置収納用容器の一実施例を示す図
【符号の説明】
１１ テーピング容器
１２ 半導体装置
１３ エンボス
１４ カバー用テープ
１５ 外部端子
１６ 受け台（突起）
２１ テーピング容器
２２ 半導体装置
２３ エンボス
２４ カバー用テープ
２５ 外部端子
Claims (3)
- テープ状態の容器に形成されたエンボスに半導体装置を収納し、エンボスの上部開口部にカバー用テープを接着し半導体装置を封するようにした半導体収納容器において、前記容器のエンボス内部に、収納する半導体装置受け台（突起）を設置されたことを特徴とする半導体装置の製造装置。
- 前記半導体収納容器のエンボス内部の受け台（突起）を半導体装置の外部端子がエンボス内部に接触しない形状、寸法に設置されたことを特徴とする半導体装置の製造装置。
- 前記半導体収納容器に半導体装置収納後にエンボス底部に穴を追加して半導体装置における外部端子の外観検査及び半導体装置の電気的特性検査を実施することを特徴とする半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258542A JP2004091036A (ja) | 2002-09-04 | 2002-09-04 | 半導体装置の製造装置および半導体装置の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002258542A JP2004091036A (ja) | 2002-09-04 | 2002-09-04 | 半導体装置の製造装置および半導体装置の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004091036A true JP2004091036A (ja) | 2004-03-25 |
Family
ID=32063129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002258542A Pending JP2004091036A (ja) | 2002-09-04 | 2002-09-04 | 半導体装置の製造装置および半導体装置の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004091036A (ja) |
-
2002
- 2002-09-04 JP JP2002258542A patent/JP2004091036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807481B2 (en) | Method of semiconductor device protection, package of semiconductor device | |
| US7699547B2 (en) | Compact camera module | |
| JP2006203174A (ja) | 基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法 | |
| JPH0777556A (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| US20020064931A1 (en) | Method and apparatus for applying a protective over-coating to a ball-grid-array (BGA) structure | |
| WO2000035262A3 (en) | Method for mounting an electronic component | |
| WO2002023592A2 (en) | Method and apparatus for reducing ic die mass and thickness while improving strength characteristics | |
| JP2005251784A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2004091036A (ja) | 半導体装置の製造装置および半導体装置の検査方法 | |
| JPS62276855A (ja) | 電子装置保護具、および電子装置保護具を用いた電子装置の実装方法 | |
| US4796156A (en) | Self packaging chip mount | |
| JP2005132438A (ja) | 電子部品収納用トレイ | |
| US4914812A (en) | Method of self-packaging an IC chip | |
| US4908736A (en) | Self packaging chip mount | |
| US4841630A (en) | Fabrication of leaded packages | |
| JP2006303103A (ja) | 導電性ボールの搭載方法および搭載装置 | |
| JPH10213627A (ja) | チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法 | |
| TW432564B (en) | Package structure of flexible substrate | |
| JP2006302632A (ja) | Ｉｃソケット | |
| JP2005119717A (ja) | 半導体装置収納用容器および半導体装置の検査方法ならびに半導体装置の実装方法 | |
| KR100401141B1 (ko) | 반도체 패키지 제조용 부재 | |
| JP3632105B2 (ja) | 電子部品の製造方法 | |
| KR100685169B1 (ko) | 플립칩 본딩용 연성회로기판 | |
| JPH09213864A (ja) | Ｑｆｐプラスチック表面実装半導体電力装置 | |
| KR200171098Y1 (ko) | 반도체 패키지 수납용 트레이 |