TWI801369B - 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法 - Google Patents

具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法 Download PDF

Info

Publication number
TWI801369B
TWI801369B TW107109045A TW107109045A TWI801369B TW I801369 B TWI801369 B TW I801369B TW 107109045 A TW107109045 A TW 107109045A TW 107109045 A TW107109045 A TW 107109045A TW I801369 B TWI801369 B TW I801369B
Authority
TW
Taiwan
Prior art keywords
substrate
chip
contacts
packaging structure
fowbcsp
Prior art date
Application number
TW107109045A
Other languages
English (en)
Other versions
TW201939699A (zh
Inventor
陳石磯
Original Assignee
陳石磯
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 陳石磯 filed Critical 陳石磯
Priority to TW107109045A priority Critical patent/TWI801369B/zh
Priority to CN201811558932.2A priority patent/CN110277357A/zh
Publication of TW201939699A publication Critical patent/TW201939699A/zh
Application granted granted Critical
Publication of TWI801369B publication Critical patent/TWI801369B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Capacitors (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種具有FOWBCSP晶片型態的封裝結構及其製造方法，該封裝結構包含一晶片，其上方包含接點；一第一封裝結構位在該晶片下方與側邊；一基板置於該晶片之上方，其中該基板對應該晶片之接點的位置則形成穿透之板孔，而該基板的上方形成接點；由導線經過基板之板孔連接該基板之接點及該晶片之接點；其中該基板之各該板孔分別形成一第二封裝結構係應用膠材密封該板孔而形成，並且該基板上方的接點具有導接球。

Description

具有FOWBCSP晶片型態的封裝結構及其製造方法
本發明係有關於半導體封裝結構，尤其是一種具有FOWBCSP晶片型態的封裝結構及其製造方法。
習知技術的半導體晶片封裝結構中，係將晶片的接點置於上方，基板的接點也置於上方，然後再應用裸露的導線應用晶片的接點連接基板的接點。另外基板上則形成貫穿孔以填注導電材料，使得基板的接點晶由該填注有導電材料的貫穿孔而導引到基板的下方。然後電路板則位在該基板的下方，使得該電路板上的接點與基板的接點相連接，整體上達成電連接的目的。
封裝時，則必須把晶片及基板完全包覆連接，所以必須封裝一較大之區域以避免導線裸露在外，所以封裝的成本較高且時間也較長。
另外基板上必須形成多個貫穿孔分別灌注導電材料，這些貫穿孔必須分別形成，彼此不可互相連通以避免短路，所以製造上相當耗時、耗工，也增加了整體的製造成本。
故本案希望提出一種嶄新的具有FOWBCSP晶片型態的封裝結構及其製造方法，以解決上述先前技術上的缺陷。
所以本發明的目的係為解決上述習知技術上的問題，本發明中提出一種具有FOWBCSP晶片型態的封裝結構及其製造方法，其優點為在基板上只需要形成少數個板孔，而使得多個導線同時通過一板孔，不若傳統的結構必須形成多個板孔，所以製造期間縮短而且成本也降低。再者本案在封裝時僅需要對有可能裸露導線的少數區域進行封裝，而不必像傳統的結構及封裝的區域片不整個晶片及基板的上方，所以本案的封裝方式可以節省成本及工時。再者因為導線的長度較短而且大部分隱藏在板孔內部，所以不至於造成導線裸露，而導致其他危害的問題。
為達到上述目的本發明中提出一種具有FOWBCSP晶片型態的封裝結構，包含：一晶片，該晶片之上方包含接點；一第一封裝結構位在該晶片下方與側邊；一基板置於該晶片之上方，其中該基板對應該晶片之接點的位置則形成穿透之板孔，而該基板的上方形成接點；由導線經過基板之板孔連接該基板之接點及該晶片之接點；以及其中該基板之各該板孔分別形成一第二封裝結構係應用膠材密封該板孔而形成，並且該基板上方的接點具有導接球。
本案尚提出一種具有FOWBCSP晶片型態的封裝結構的製造方法，包含下列步驟：步驟A：取一晶片，該晶片之下方含接點；將一非黏性膜置於該晶片的下方，再將載板置於該非黏性膜之下方；並在該晶片的上方與側邊形成第一封裝結構；然後將整體結構運送至預定之位置；步驟B：卸下該載板及該非黏性膜，並將該晶片反轉，以使得該晶片的接點位在該晶片之上方；而該第一封裝結構則反轉至下方；步驟C：將一基板置於該晶片之上方，其中該基板對應該晶片之接點的位置則形成穿透之板孔，而在該基板的上 方形成接點；應用導線經過基板之板孔連接該基板之接點及該晶片之接點；步驟D：應用膠材密封該基板之板孔形成第二封裝結構，並在該基板上方的接點形成導接球，而形成一整合結構。
由下文的說明可更進一步瞭解本發明的特徵及其優點，閱讀時並請參考附圖。
1‧‧‧第一封裝結構
2‧‧‧第二封裝結構
10‧‧‧晶片
11‧‧‧接點
12‧‧‧光感測區
20‧‧‧基板
21‧‧‧接點
22‧‧‧板孔
23‧‧‧鏤空區域
30‧‧‧導接球
40‧‧‧電路板
41‧‧‧接點
42‧‧‧穿孔
50‧‧‧內晶片
51‧‧‧接點
60‧‧‧導線
61‧‧‧導線
70‧‧‧CMOS晶片
80‧‧‧隔離膜
81‧‧‧擋堤
90‧‧‧玻璃
100‧‧‧非黏性膜
110‧‧‧載板
200‧‧‧膠材
231‧‧‧內接點
232‧‧‧封裝材料
300‧‧‧封裝結構
圖1顯示本案之第一實施例之晶片、基板及電路板之分解示意圖。
圖2A顯示本案之第一實施例之步驟A之元件配置之截面示意圖。
圖2B顯示本案之第一實施例之步驟B之元件配置之截面示意圖。
圖2C顯示本案之第一實施例之步驟B之元件配置之另一截面示意圖。
圖2D顯示本案之第一實施例之步驟C之元件配置之截面示意圖。
圖2E顯示本案之第一實施例之步驟D之元件配置之截面示意圖。
圖2F顯示本案之第一實施例之應用示意圖。
圖3A顯示本案之第一實施例之元件組合之截面示意圖。
圖3B顯示圖3A之元件組合之應用例之截面示意圖。
圖4A顯示本案之第二實施例之步驟A之元件配置之截面示意圖。
圖4B顯示本案之第二實施例之步驟B之元件配置之截面示意圖。
圖4C顯示本案之第二實施例之步驟B之元件配置之另一截面示意圖。
圖4D顯示本案之第二實施例之步驟C之元件配置之截面示意圖。
圖4E顯示本案之第二實施例之步驟D之元件配置之截面示意圖。
圖5顯示本案之第二實施例之元件組合之截面示意圖。
圖6顯示本案之第三實施例之多個晶片、基板及電路板之分解示意圖。
圖7A顯示本案之第三實施例之步驟A1之元件配置之截面示意圖。
圖7B顯示本案之第三實施例之步驟B1之元件配置之截面示意圖。
圖7C顯示本案之第三實施例之步驟B1之元件配置之另一截面示意圖。
圖7D顯示本案之第三實施例之步驟C1之元件配置之截面示意圖。
圖7E顯示本案之第三實施例之步驟D1之元件配置之截面示意圖。
圖7F顯示本案之第三實施例之應用示意圖。
圖8顯示本案之第四實施例之晶片、基板及電路板之分解示意圖。
圖9A顯示本案之第四實施例之步驟A2之元件配置之截面示意圖。
圖9B顯示本案之第四實施例之步驟B2之元件配置之截面示意圖。
圖9C顯示本案之第四實施例之步驟B2之元件配置之另一截面示意圖。
圖9D顯示本案之第四實施例之步驟C2之元件配置之截面示意圖。
圖9E顯示本案之第四實施例之步驟C2之元件配置之另一截面示意圖。
圖9F顯示本案之第四實施例之步驟D2之元件配置之截面示意圖。
圖9G顯示本案之第四實施例之應用示意圖。
圖10A顯示本案之第四實施例之元件組合之截面示意圖。
圖10B顯示圖10A之元件組合之應用例之截面示意圖。
圖11顯示本案之第一實施例之製造方法之步驟流程圖。
圖12顯示本案之第二實施例之製造方法之步驟流程圖。
圖13顯示本案之第三實施例之製造方法之步驟流程圖。
圖14顯示本案之第四實施例之製造方法之步驟流程圖。
茲謹就本案的結構組成，及所能產生的功效與優點，配合圖式，舉本 案之一較佳實施例詳細說明如下。
請參考圖1至圖2F、及圖11所示，顯示本發明之具有FOWBCSP晶片型態的封裝結構的製造方法之第一實施例，包含下列步驟：
步驟A：如圖2A所示，取一晶片10，該晶片10之下方含接點11。將一非黏性膜100置於該晶片10的下方，再將載板110置於該非黏性膜100之下方；並在該晶片10的上方與側邊形成第一封裝結構1。然後將整體結構運送至預定之位置；
步驟B：如圖2B所示，卸下該載板110及該非黏性膜100，並將該晶片10反轉(如圖2C所示)，以使得該晶片10的接點11位在該晶片10之上方；而該第一封裝結構1則反轉至下方。
步驟C：如圖2D所示，將一基板20置於該晶片10之上方，其中該基板20對應該晶片10之接點11的位置則形成穿透之板孔22，而在該基板20的上方形成接點21。應用導線60經過基板20之板孔22連接該基板20之接點21及該晶片10之接點11。
步驟D：如圖2E所示，應用膠材200密封該基板20之板孔22形成第二封裝結構2，並在該基板20上方的接點21形成導接球30(該導接球30如錫球或焊球)，而形成一整合結構。
如圖2F所示，應用時可在上述整合結構的該基板20的上方配置一電路板40，其中該電路板40可形成接點41以接引該基板20上方的接點21上的導接球30，以形成電連通。
本案應用上述結構形成具有FOWBCSP晶片型態的封裝結構300，如圖3A所示，包含： 一晶片10，該晶片10之上方包含接點11。
一第一封裝結構1位在該晶片10下方與側邊。
一基板20置於該晶片10之上方，其中該基板20對應該晶片10之接點11的位置則形成穿透之板孔22，而該基板20的上方形成接點21。由導線60經過基板20之板孔22連接該基板20之接點21及該晶片10之接點11。
其中該基板20之各該板孔22分別形成一第二封裝結構2係應用膠材200密封該板孔22而形成，並且該基板20上方的接點21具有導接球30(該導接球30如錫球或焊球)。
如圖3B所示，應用時該基板20的上方係配置一電路板40，其中該電路板40可形成接點41以接引該基板20上方的接點21上的導接球30，以形成電連通。
本案尚包含第二實施例，如圖4A至圖4E、及圖12所示。其中第二實施例的步驟與第一實施例的步驟完全相同，圖3A所示之步驟A及圖3B至圖3C所示之步驟B，其內容與上述第一實施例的步驟A、B完全相同，所以不再此贅述其內容。惟在步驟C中，如圖3D所示，該基板20內部下方形成鏤空區域23，並將鏤空區域23安裝至少一內晶片50(以別於其他不在鏤空區域23之晶片10)，該內晶片50以其下方之接點51經由導線61連接鏤空區域23內壁面的該基板20之內接點231(以別於上述基板20上方之接點21)，其中該內接點231係貫穿該基板20本身而裸露於該基板20之上方。並應用封裝材料232將該鏤空區域23整體封裝。隨後之步驟D則如圖3E所示，其內容與上述第一實施例的步驟D完全相同，所以不再此贅述。
如圖5所示，所以經由上述的步驟，原圖3中的具有FOWBCSP晶片型態 的封裝結構300更進一步形成如圖5所示的型態。圖5中的結構與圖3相同的元件具有相同的結構及功效，所以不再贅述其細節，惟圖5中之結構尚包含：該基板20內部下方形成鏤空區域23，並且該鏤空區域23安裝至少一內晶片50(以別於其他不在鏤空區域23之晶片10)，該內晶片50的下方之接點51經由導線61連接鏤空區域23內壁面的該基板20之內接點231(以別於上述基板20上方之接點21)，其中該內接點231係貫穿該基板20本身而裸露於該基板20之上方。並由封裝材料232封裝該鏤空區域23。
本案尚包含第三實施例，如圖6至圖7E、及圖13所示，其中顯示本案中同時封裝多個晶片10的結構，其處理步驟如下：
步驟A1：如圖7A所示，取多個晶片10，各該晶片10之下方含接點11。將一非黏性膜100置於該多個晶片10的下方，再將載板110置於該非黏性膜100之下方；並在該多個晶片10的上方與側邊形成第一封裝結構1。然後將整體結構運送至預定之位置；
步驟B1：如圖7B所示，卸下該載板110及該非黏性膜100，並將該多個晶片10反轉(如圖7C所示)，以使得各該晶片10的接點11位在對應之各該晶片10之上方；而該第一封裝結構1則反轉至下方。
步驟C1：如圖7D所示，將一基板20置於該多個晶片10之上方，其中該基板20對應該多個晶片10之接點11的位置則形成穿透之多個板孔22，而在該基板20的上方形成多個接點21。應用多數導線60經過基板20之多個板孔22連接該基板20之多個接點21及該多個晶片10之接點11。
步驟D1：如圖7E所示，應用膠材200密封該基板20之多個板孔22形成第二封裝結構2，並在該基板20上方的多個接點21形成多個導接球30(該導接球 30如錫球或焊球)。
如圖7F所示，應用時可視需要依據各個晶片10的位置進行切割，而使得各個晶片10及其相關的基板20等形成一整合結構；再將上述整合結構的該基板20的上方配置電路板40，該電路板40可形成接點41以接引該基板20上方的接點21上的導接球30，以形成電連通。
本案中上述的晶片10可以是MCU晶片或邏輯晶片等各種不同形式的晶片。
本案尚包含第四實施例，如圖8至圖9G、及圖14所示，其中在上述各實施例中的晶片10也可以是CMOS晶片70，其詳細的操作步驟說明如下：
步驟A2：如圖9A所示，取一晶片10，該晶片10為CMOS晶片70，該晶片10之下方包含接點11及光感測區12用於接收外部的光線並傳入內部以令CMOS感光。將一非黏性膜100置於該晶片10的下方，再將載板110置於該非黏性膜100之下方；並在該晶片10的上方與側邊形成第一封裝結構1。然後將整體結構運送至預定之位置；
步驟B2：如圖9B所示，卸下該載板110及該非黏性膜100，並將該晶片10反轉(如圖9C所示)，以使得該晶片10的該接點11及該光感測區12位在該晶片10之上方；而該第一封裝結構1則反轉至下方。
步驟C2：如圖9D所示，將一基板20置於該晶片10之上方，其中該基板20對應該晶片10之接點11及光感測區12之位置則形成穿透之板孔22，而在該基板20的上方形成接點21；然後在該晶片10的該光感測區12的上方形成隔離膜80，在該隔離膜80的兩側分別形成擋堤81，然後將該隔離膜80去除，在該兩擋堤81之間放置 玻璃90(如圖9E所示)；以及隨後應用導線60經過基板20之板孔22連接該基板20之接點21及該晶片10之接點11。
步驟D2：如圖9F所示，應用膠材200密封該基板20之板孔22形成第二封裝結構2，而並不覆蓋該玻璃90，以使得該玻璃90外露，而使得外部的光線可以直接經由該玻璃90照射該CMOS晶片70，並在該基板20上方的接點21形成導接球30(該導接球30如錫球或焊球)，而形成一整合結構。
如圖9G所示，應用時可在上述整合結構的該基板20的上方配置電路板40，其中該電路板40為軟板，且該電路板40上形成一穿透之穿孔42，該穿孔42的位置係對應於該玻璃90，而使得外部的光線可以經由該穿孔42穿透該玻璃90而照射該CMOS晶片70。其中該電路板40可形成接點41以接引該基板20上方的接點21上的導接球30，以形成電連通。
本案應用上述結構形成具有FOWBCSP晶片型態的封裝結構300，如圖10A所示，包含：一CMOS晶片70，該晶片10之上方包含接點11及光感測區12。
一第一封裝結構1位在該CMOS晶片70下方與側邊。
一基板20置於該CMOS晶片70之上方，其中該基板20對應該CMOS晶片70之接點11及光感測區12之位置則形成穿透之板孔22；而該基板20的上方形成接點21。由導線60經過基板20之板孔22連接該基板20之接點21及該CMOS晶片70之接點11。
兩擋堤81，位於該CMOS晶片70的該光感測區12的上方的兩側。
一玻璃90置於該兩擋堤81之間。
其中該基板20之各該板孔22分別形成一第二封裝結構2係應用膠材200密封該板孔22而形成，而並不覆蓋該玻璃90，以使得該玻璃90外露，因此外部的光線可以直接經由該玻璃90照射該CMOS晶片70。
該基板20上方的接點21具有導接球30(該導接球30如錫球或焊球)。
如圖10B所示，應用時該基板20的上方係配置一電路板40，其中該電路板40可形成接點41以接引該基板20上方的接點21上的導接球30，以形成電連通。
同樣的，如同上述第三實施例，本案也可以應用多個CMOS晶片70互相並排以進行上述的封裝程序，因其製程同於第三實施例，所以茲不說明其細節。
本案的優點為在基板上只需要形成少數個板孔，而使得多個導線同時通過一板孔，不若傳統的結構必須形成多個板孔，所以製造期間縮短而且成本也降低。再者本案在封裝時僅需要對有可能裸露導線的少數區域進行封裝，而不必像傳統的結構及封裝的區域片不整個晶片及基板的上方，所以本案的封裝方式可以節省成本及工時。再者因為導線的長度較短而且大部分隱藏在板孔內部，所以不至於造成導線裸露，而導致其他危害的問題。
綜上所述，本案人性化之體貼設計，相當符合實際需求。其具體改進現有缺失，相較於習知技術明顯具有突破性之進步優點，確實具有功效之增進，且非易於達成。本案未曾公開或揭露於國內與國外之文獻與市場上，已符合專利法規定。
上列詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實 施或變更，均應包含於本案之專利範圍中。
1‧‧‧第一封裝結構
2‧‧‧第二封裝結構
10‧‧‧晶片
11‧‧‧接點
20‧‧‧基板
21‧‧‧接點
22‧‧‧板孔
30‧‧‧導接球
40‧‧‧電路板
41‧‧‧接點
60‧‧‧導線
200‧‧‧膠材

Claims (6)

  1. 一種具有FOWBCSP晶片型態的封裝結構，包含：一晶片，該晶片之上方包含接點；一第一封裝結構位在該晶片下方與側邊；一基板置於該晶片之上方，其中該基板對應該晶片之接點的位置則形成穿透之板孔，而該基板的上方形成接點；由導線經過基板之板孔連接該基板之接點及該晶片之接點；以及其中該基板之各該板孔分別形成一第二封裝結構係應用膠材密封該板孔而形成，並且該基板上方的接點具有導接球；其中該基板內部下方形成鏤空區域，並且該鏤空區域安裝至少一內晶片，該內晶片的下方之接點經由導線連接鏤空區域內壁面的該基板之內接點，其中該內接點係貫穿該基板本身而裸露於該基板之上方；並由封裝材料封裝該鏤空區域。
  2. 如申請專利範圍第1項所述之具有FOWBCSP晶片型態的封裝結構，其中該導接球為錫球或焊球。
  3. 如申請專利範圍第1項所述之具有FOWBCSP晶片型態的封裝結構，其中該晶片為MCU晶片或邏輯晶片。
  4. 如申請專利範圍第1項所述之具有FOWBCSP晶片型態的封裝結構，尚包含一電路板位於該基板的上方，其中經由該電路板上的接點以接引該基板上方的接點以形成電連通。
  5. 一種具有FOWBCSP晶片型態的封裝結構的製造方法，包含下列步驟： 步驟A：取一晶片，該晶片之下方含接點；將一非黏性膜置於該晶片的下方，再將載板置於該非黏性膜之下方；並在該晶片的上方與側邊形成第一封裝結構；然後將整體結構運送至預定之位置；步驟B：卸下該載板及該非黏性膜，並將該晶片反轉，以使得該晶片的接點位在該晶片之上方；而該第一封裝結構則反轉至下方；步驟C：將一基板置於該晶片之上方，其中該基板對應該晶片之接點的位置則形成穿透之板孔，而在該基板的上方形成接點；應用導線經過基板之板孔連接該基板之接點及該晶片之接點；步驟D：應用膠材密封該基板之板孔形成第二封裝結構，並在該基板上方的接點形成導接球，而形成一整合結構；其中在步驟C中，該基板內部下方形成鏤空區域，並將鏤空區域安裝至少一內晶片，該內晶片以其下方之接點經由導線連接鏤空區域內壁面的該基板之內接點，其中該內接點係貫穿該基板本身而裸露於該基板之上方；並應用封裝材料將該鏤空區域整體封裝。
  6. 如申請專利範圍第5項所述之具有FOWBCSP晶片型態的封裝結構的製造方法，其中在步驟D之後在該基板的上方配置一電路板，並經由該電路板上的接點接引該基板上方的接點以形成電連通。
TW107109045A 2018-03-16 2018-03-16 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法 TWI801369B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107109045A TWI801369B (zh) 2018-03-16 2018-03-16 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法
CN201811558932.2A CN110277357A (zh) 2018-03-16 2018-12-19 具有fowbcsp晶片型态的封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107109045A TWI801369B (zh) 2018-03-16 2018-03-16 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201939699A TW201939699A (zh) 2019-10-01
TWI801369B true TWI801369B (zh) 2023-05-11

Family

ID=67958784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109045A TWI801369B (zh) 2018-03-16 2018-03-16 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN110277357A (zh)
TW (1) TWI801369B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092217A1 (en) * 2001-02-02 2003-05-15 Coyle Anthony L. Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
TWM538241U (zh) * 2016-02-23 2017-03-11 冠亞智財股份有限公司 多晶片的系統級晶圓級封裝結構
TWM565400U (zh) * 2018-03-16 2018-08-11 陳石磯 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732921B2 (en) * 2008-03-27 2010-06-08 Powertech Technology Inc. Window type BGA semiconductor package and its substrate
TW201104850A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure with large air cavity
TWI390704B (zh) * 2010-01-08 2013-03-21 Powertech Technology Inc 晶片堆疊封裝結構
US20200227374A1 (en) * 2019-01-14 2020-07-16 Shih-Chi Chen Fowbcsp chip module with packaging structure and manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092217A1 (en) * 2001-02-02 2003-05-15 Coyle Anthony L. Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
TWM538241U (zh) * 2016-02-23 2017-03-11 冠亞智財股份有限公司 多晶片的系統級晶圓級封裝結構
TWM565400U (zh) * 2018-03-16 2018-08-11 陳石磯 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構

Also Published As

Publication number Publication date
TW201939699A (zh) 2019-10-01
CN110277357A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
TW526598B (en) Manufacturing method of semiconductor device and semiconductor device
TWI469283B (zh) 封裝結構以及封裝製程
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20190115330A1 (en) Method for fabricating electronic package
US20120021565A1 (en) Method of forming a packaged semiconductor device
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
TWI556379B (zh) 半導體封裝件及其製法
TW201813025A (zh) 封裝結構以及封裝方法
KR20190088235A (ko) 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
US9613894B2 (en) Electronic package
US9997469B2 (en) Electronic package having a protruding barrier frame
JP2010141295A (ja) 基板上シュリンクパッケージ
US20170012025A1 (en) Semiconductor packages and methods of manufacturing semiconductor packages
KR100959604B1 (ko) 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
TWI801369B (zh) 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法
TWI802524B (zh) 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構及其製造方法
TWM565400U (zh) 具有ｆｏｗｂｃｓｐ晶片型態的封裝結構
US20090146299A1 (en) Semiconductor package and method thereof
TWI576979B (zh) 封裝基板及其製造方法
TWI623984B (zh) 封裝結構及其製法
TW202127641A (zh) 具有ｆｏｗｂｃｓｐ ｃｍｏｓ晶片型態的封裝結構
KR20070120376A (ko) 칩 스케일 패키지 제조 방법
TWI528512B (zh) Chip package structure and process