JP2005116894A - セラミック電子部品の実装方法及び実装構造 - Google Patents

セラミック電子部品の実装方法及び実装構造 Download PDF

Info

Publication number
JP2005116894A
JP2005116894A JP2003351146A JP2003351146A JP2005116894A JP 2005116894 A JP2005116894 A JP 2005116894A JP 2003351146 A JP2003351146 A JP 2003351146A JP 2003351146 A JP2003351146 A JP 2003351146A JP 2005116894 A JP2005116894 A JP 2005116894A
Authority
JP
Japan
Prior art keywords
electronic component
ceramic electronic
mounting
mounting substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003351146A
Other languages
English (en)
Inventor
Yoshihiro Komura
好浩 小村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003351146A priority Critical patent/JP2005116894A/ja
Publication of JP2005116894A publication Critical patent/JP2005116894A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】セラミック電子部品本体に加わるストレスを緩和して、セラミック電子部品本体がダメージを受けることを抑制、防止するとともに、基板への十分な取付強度(接着強度)を確保して、信頼性の高い実装を行うことを可能ならしめる。
【解決手段】セラミック電子部品本体1と実装基板4とを、線膨張係数が異なる複数の材料層21,22,23を、実装基板4からセラミック電子部品本体1に向かって線膨張係数が小さくなるように配設した複合接合材13を介して接合する。
また、複合接合材13を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体1と複合接合材13との接合面の接着強度よりも弱くする。
また、複合接合材13を構成する材料層のうち、実装基板4と接する材料層21をエポキシ系樹脂層とする。
【選択図】図1

Description

本願発明は、電子部品およびその実装構造に関し、詳しくは、外部端子を備えたセラミック電子部品を、外部端子を介して実装基板上に実装するための実装方法および実装構造に関する。
セラミック電子部品の中には、大容量が必要とされる用途に用いられる積層セラミックコンデンサなどのように、実装基板のたわみなどによるストレスを緩和する機能を果たす金属薄板からなる外部端子を備えており、該外部端子を介して、実装基板上に実装されるように構成されたものがある。
そして、このような外部端子を備えた構造を有するセラミック電子部品の一つに、図3に示すように、積層セラミックコンデンサ(セラミック電子部品本体)51の両端面に、内部電極(図示せず)と導通する外部端子52を、はんだや導電性接着剤などの接合材53を介して接合するとともに、セラミック電子部品本体51の下面に、実装基板(配線基板)54に接触させるための樹脂突起55を配設したセラミック電子部品が提案されている(例えば特許文献1)。
このセラミック電子部品は、外部端子52を実装基板54上の所定の配線56に接続、固定したときに、樹脂突起55が実装基板54に当接するため、振動が実装基板54から外部端子52を介してセラミック電子部品本体51に伝えられるような状況にあっても、セラミック電子部品本体51と実装基板54との位置関係が実質的に固定され、外部端子52とセラミック電子部品本体51との接合部あるいは外部端子52と実装基板54との接合部にかかるストレスが低減されるという効果を奏する。
しかしながら、このセラミック電子部品においては、樹脂突起55は実装基板54に接触しているだけで、セラミック電子部品の実装基板54への固定は主に外部端子52を実装基板54の配線56に接続することにより行われており、実装状態が実装基板54のたわみなどの影響を受けやすく、セラミック電子部品の実装基板54への実装(固定)信頼性が不十分になりやすいという問題点がある。
また、他の従来例として、セラミック電子部品をはんだにより基板へ実装する場合に、基板に熱ストレスが加わったときに発生しやすい、はんだおよびセラミック電子部品へのクラックの発生を防止する目的で、図4に示すように、外部電極51aを備えたセラミック電子部品51と、表面に絶縁層54aを備えた基板(アルミ基板)54との間に、線膨張係数がセラミック電子部品本体51よりも大きく、基板54よりも小さい材料からなる線膨張係数調整部品57を介在させるようにしたセラミック電子部品の実装方法が提案されている(例えば、特許文献2)。
しかしながら、この方法においては、セラミック電子部品の基板54への接続、固定が、線膨張係数調整部品57に形成された導電路(外部電極)58を、はんだ59で基板54の配線56に接続することにより行われているため、実装状態が基板のたわみなどの影響を受けやすく、積層電子部品の実装基板への実装(固定)信頼性が不十分になりやすいという問題点がある。
また、図5に示すように、セラミック電子部品本体51の両端面に、内部電極(図示せず)と導通する外部端子52を、はんだや導電性接着剤などの接合材53を介して接合することにより形成された外部端子付きのセラミック電子部品70を、表面に配線(電極)61が形成され、かつ、表面がレジスト層62で被覆された実装基板(配線基板)64上に、接着性を有する樹脂からなる接合材63を介して接合、固定する方法も知られている。
しかしながら、この方法の場合、接合材63として1種類の樹脂が用いられていることから、
(1)セラミック電子部品本体への熱ストレスの緩和を重視して樹脂を選択した場合(例えばシリコン樹脂を選択した場合)、セラミック電子部品と樹脂の接着強度が弱く、振動、衝撃などの機械的ストレスによって界面部分が剥がれる、
(2) セラミック電子部品本体との接着強度を重視して樹脂を選択した場合(例えば接合材としてエポキシ系樹脂を選択した場合)、熱ストレスによって樹脂とセラミック電子部品のエッジ付近に欠陥が発生したり、実装基板の表面にレジスト層が配設されている場合には、エポキシ系樹脂のエッジ付近でもレジスト部分に欠陥が発生したりする
という問題点がある。
特開2000−252606号公報 特開平6−77631号公報
本願発明は、上記背景技術の問題点を考慮してなされたものであり、セラミック電子部品本体に加わるストレスを緩和して、セラミック電子部品本体がダメージを受けることを抑制、防止するとともに、基板への十分な取付強度(接着強度)を確保して、信頼性の高い実装を行うことが可能なセラミック電子部品の実装方法および該実装方法を用いた信頼性の高いセラミック電子部品の実装構造を提供することを目的とする。
上記課題を解決するために、本願発明(請求項1)のセラミック電子部品の実装方法は、
セラミック電子部品本体と、セラミック電子部品本体に導電性接合材を介して取り付けられた外部端子とを備え、前記外部端子を介して実装基板に実装されるセラミック電子部品の実装方法において、
前記外部端子を実装基板上に配設された所定の電極に接続するとともに、
前記セラミック電子部品本体と前記実装基板とを、線膨張係数が異なる複数の材料層を、前記実装基板から前記セラミック電子部品本体に向かって線膨張係数が小さくなるように配設した複合接合材を介して接合すること
を特徴としている。
また、請求項2のセラミック電子部品の実装方法は、前記複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くしたことを特徴としている。
また、請求項3のセラミック電子部品の実装方法は、前記複合接合材を構成する材料層のうち少なくとも前記実装基板と接する材料層をエポキシ系樹脂層とすることを特徴としている。
また、本願発明(請求項4)のセラミック電子部品の実装構造は、
セラミック電子部品本体と、セラミック電子部品本体に導電性接合材を介して取り付けられた外部端子とを備えたセラミック電子部品の実装構造であって、
前記外部端子が実装基板上に配設された所定の電極に接続され、かつ、
セラミック電子部品本体と実装基板とが、線膨張係数が異なる複数の材料層を、前記実装基板から前記セラミック電子部品本体に向かって線膨張係数が小さくなるように配設した複合接合材を介して接合されていること
を特徴としている。
また、請求項5のセラミック電子部品の実装構造は、前記複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くしたことを特徴としている。
また、請求項6のセラミック電子部品の実装構造は、前記複合接合材を構成する材料層のうち少なくとも前記実装基板と接する材料層をエポキシ系樹脂層とすることを特徴としている。
本願発明(請求項1)のセラミック電子部品の実装方法は、外部端子を実装基板上に配設された所定の電極に接続するとともに、線膨張係数が異なる複数の材料層を、実装基板からセラミック電子部品本体に向かって線膨張係数が小さくなるように配設した複合接合材を介して接合するようにしているので、熱衝撃で受けた場合にセラミック電子部品本体に加わるストレスを緩和して、セラミック電子部品本体がダメージを受けることを抑制、防止することができる。
すなわち、実装基板からセラミック電子部品本体に向かって線膨張係数が小さくなるように複数の材料層を配設した複合接合材を用いることにより、熱ストレスによりセラミック電子部品本体がダメージを受けることを抑制、防止しつつ、セラミック電子部品本体と複合接合材の接着強度を確保して、振動、衝撃などの機械的ストレスによるセラミック電子部品本体と複合接合材の界面における剥がれなどの発生を抑制、防止することが可能になる。
また、請求項2のセラミック電子部品の実装方法のように、複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くすることにより、セラミック電子部品に大きな機械的ストレスが加わった場合に、セラミック電子部品本体以外の部分(すなわち、複合接合材を構成する材料層どうしの接合面のうち、接着強度をセラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くした部分)に故障を発生させて応力を吸収し、セラミック電子部品本体がダメージを受けないようにすることが可能になり、信頼性を向上させることが可能になる。
また、請求項3のセラミック電子部品の実装方法のように、複合接合材を構成する材料層のうち少なくとも前記実装基板と接する材料層をエポキシ系樹脂層とした場合、実装基板として通常用いられるガラス−エポキシ系樹脂基板との線膨張係数の差を小さくして、熱ストレスを受けた場合の実装基板と複合接合材の接合部に加わる応力を低減することが可能になり、信頼性を向上させることが可能になる。
また、実装基板は表面にレジスト層を設けて配線を保護することが行われるが、レジスト材料としては一般にエポキシ系樹脂が用いられることから、実装基板にレジスト層が設けられている場合にも、線膨張係数の差を小さくして、熱ストレスを受けた場合の、実装基板と複合接合材の接合部に加わる応力を低減することが可能になり、信頼性を向上させることが可能になる。
また、本願発明(請求項4)のセラミック電子部品の実装構造は、外部端子が実装基板上に配設された所定の電極に接続され、かつ、セラミック電子部品本体と実装基板とが、線膨張係数が異なる複数の材料層が実装基板からセラミック電子部品本体に向かって線膨張係数が小さくなるように配設された複合接合材を介して接合されているので、熱ストレスによりセラミック電子部品本体がダメージを受けることを抑制、防止しつつ、セラミック電子部品本体との接着強度を確保して、振動、衝撃などの機械的ストレスによるセラミック電子部品本体との界面における剥がれなどの発生を抑制、防止することが可能になる。
また、請求項5のセラミック電子部品の実装構造のように、複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くすることにより、セラミック電子部品に大きな機械的ストレスが加わった場合に、セラミック電子部品本体以外の部分(すなわち、複合接合材を構成する材料層どうしの接合面のうち、接着強度をセラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くした部分)に故障を発生させて応力を吸収し、セラミック電子部品本体がダメージを受けないようにすることが可能になり、信頼性を向上させることが可能になる。
また、請求項6のセラミック電子部品の実装構造のように、複合接合材の実装基板と接する材料層をエポキシ系樹脂層とした場合、実装基板として通常用いられるガラス−エポキシ系樹脂基板との線膨張係数の差を小さくして、熱ストレスを受けた場合の、実装基板と複合接合材の接合部に加わる応力を低減することが可能になり、信頼性を向上させることが可能になる。
また、実装基板は表面にレジスト層を設けて配線を保護することが行われるが、レジスト材料としては一般にエポキシ系樹脂が用いられることから、実装基板にレジスト層が設けられている場合にも、線膨張係数の差を小さくして、熱ストレスを受けた場合の、実装基板と複合接合材の接合部に加わる応力を低減することが可能になり、信頼性を向上させることが可能になる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図1は本願発明の一実施例(実施例1)にかかるセラミック電子部品の実装方法により実装されたセラミック電子部品の実装構造を示す図である。
図1の実装構造は、セラミック電子部品本体(積層セラミックコンデンサ)1の両端面に、内部電極(図示せず)と導通する外部端子2を、はんだや導電性接着剤などの接合材3を介して接合することにより形成された外部端子付きのセラミック電子部品10を、本願発明の実装方法により、表面に配線(電極)11が形成され、かつ、エポキシ系樹脂からなるレジスト層12で被覆された実装基板(配線基板)4上に実装した場合の実装構造を示している。
以下、この実施例1におけるセラミック電子部品の実装構造について詳しく説明する。
この実施例1の実装構造においては、セラミック電子部品10の外部端子2が実装基板4の表面に形成された配線に、はんだなどの導電性接合材(図示せず)により接合されているとともに、セラミック電子部品本体1が線膨張係数が異なる複数の材料層21,22,23を備えた複合接合材13を介して実装基板4の表面に接合、固定されている。なお、この実施例1では、実装基板4として、ガラス−エポキシ系樹脂からなる絶縁基板が用いられている。
複合接合材13としては、実装基板4側からセラミック電子部品本体1側に向かって線膨張係数が小さくなるように、エポキシ系樹脂層(エポキシ系接着剤層)21,ステンレス層(SUS304層)22,無機物系接着剤層23の順に各材料層が配列された三層構造を有する複合接合材が用いられている。なお、ステンレス層(SUS304層)22の代わりにアルミニウム合金層を用いることも可能である。
そして、複合接合材13を構成するエポキシ系樹脂層21と、実装基板4(の表面に形成されたエポキシ系樹脂からなるレジスト層12)とが接合され、かつ、複合接合材13を構成する無機物系接着剤層23と、セラミック電子部品本体1とが接合されることにより、セラミック電子部品10が実装基板4上に保持、固定された状態で実装されている。
無機物系接着剤(層)としては、例えば、ジルコニア、シリカ、アルミナなどから選ばれる無機粉末を1種または2種以上と、接着性を有する樹脂を混合したものなどを使用することが可能である。
なお、この実施例1で用いた複合接合材13を構成する各材料層(すなわち、エポキシ系樹脂層21,ステンレス層22,無機物系接着剤層23の線膨張係数は、表1に示す通りである。
また、上述の無機物系接着剤層23の線膨張係数は、通常、4〜13×10-6/℃程度であり、この実施例1では表1に示すように、線膨張係数が13×10-6/℃(0.000013/℃)のものが用いられている。
Figure 2005116894
また、セラミック電子部品本体1、および、レジスト層12を備えた実装基板4の線膨張係数を表1に併せて示す。
さらに、表1には、
(1)セラミック電子部品本体1と無機物系接着剤層23の接着強度、
(2)無機物系接着剤層23とステンレス層22の接着強度、
(3)ステンレス層22とエポキシ系樹脂層21の接着強度、
(4)エポキシ系樹脂層21とレジスト層12を備えた実装基板4の接着強度を併せて示す。
表1に示すように、この実施例1の実装構造において用いられている複合接合材13の各材料層(エポキシ系樹脂層21,ステンレス層22,無機物系接着剤層23)の線膨張係数は、実装基板4側からセラミック電子部品本体1側に向かって小さくなっている。
また、各材料層間の接着強度に関しては、無機物系接着剤層23とステンレス層22の間の接着強度が1.9kgf/mm2と、セラミック電子部品本体1と複合接合材13(無機物系接着剤層23)の間の接着強度4.0kgf/mm2よりも小さくなっている。
なお、複合接合材13によりセラミック電子部品本体1と実装基板4を接合するにあたっては、例えば、実装基板4上に、複合接合材13を構成するエポキシ系樹脂層21,ステンレス層22,無機物系接着剤層23を順次塗布し、その上にセラミック電子部品本体1の下面が複合接合材13の上面に接触するような態様で載置し、その状態で加熱して複合接合材13を硬化させる方法などにより、複合接合材13を介してセラミック電子部品本体1を実装基板4に接合、固定することができる。
また、複合接合材13によりセラミック電子部品本体1を実装基板4に接合する際に、外部端子2の実装基板4上の配線(電極)11への接続(はんだ付けなど)を同時に行うようにすることも可能である。
上述のように構成された実施例1の実装構造においては、外部端子2を実装基板4上に配設された所定の配線(電極)11に接続するとともに、セラミック電子部品本体1と実装基板4とを、実装基板4からセラミック電子部品本体1に向かって線膨張係数が小さくなるように複数の材料層(エポキシ系樹脂層21,ステンレス層22,無機物系接着剤層23)が配列された複合接合材13を介して接合するようにしているので、熱ストレスによりセラミック電子部品本体1がダメージを受けることを抑制、防止しつつ、セラミック電子部品本体1と複合接合材13の接着強度を確保して、振動、衝撃などの機械的ストレスによるセラミック電子部品本体1と複合接合材13の界面における剥がれなどの発生を抑制、防止することが可能になり、信頼性の高い実装を行うことが可能になる。
また、複合接合材13を構成する材料層(エポキシ系樹脂層21,ステンレス層22,無機物系接着剤層23)の接合面のうち、無機物系接着剤層23とステンレス層22の間の接着強度を、セラミック電子部品本体1と複合接合材13(無機物系接着剤層23)間の接着強度よりも弱くしているので、セラミック電子部品10に大きな機械的ストレスが加わった場合に、セラミック電子部品本体1以外の部分、すなわち、複合接合材13を構成する無機物系接着剤層23とステンレス層22の接合面に故障(例えば剥離など)を発生させて応力を吸収することが可能になり、セラミック電子部品本体1がダメージを受けることを防止することが可能になる。
また、複合接合材13の実装基板4と接する材料層をエポキシ系樹脂層21としており、実装基板4を構成するガラス−エポキシ系樹脂、および、その表面に形成されているレジスト層12の線膨張係数とエポキシ系樹脂層21の線膨張係数の差が小さいため、熱ストレスを受けた場合の、実装基板4(の表面のレジスト層12)と、複合接合材13の接合部に加わる応力を低減することが可能になり、信頼性を向上させることが可能になる。
図2は本願発明の他の実施例(実施例2)にかかるセラミック電子部品の実装方法により実装されたセラミック電子部品の実装構造を示す図である。
この実施例2では、複合接合材13として、実装基板4側からセラミック電子部品本体1側に向かって線膨張係数が小さくなるように、エポキシ系樹脂層(エポキシ系接着剤層)21,および、無機物系接着剤層23の順に各2つの材料層が配列された二層構造を有している。
そして、複合接合材13を構成するエポキシ系樹脂層21と実装基板4(の表面に形成されたエポキシ系樹脂からなるレジスト層12)とが接合し、かつ、複合接合材13を構成する無機物系接着剤層23とセラミック電子部品本体1とが接合することにより、セラミック電子部品10が実装基板4上に保持、固定された状態で実装されている。
この実施例2で用いた複合接合材13を構成する各材料層(すなわち、エポキシ系樹脂層21,無機物系接着剤層23)の線膨張係数は、表2に示す通りである。
Figure 2005116894
また、セラミック電子部品本体1、および、レジスト層12を備えた実装基板4の線膨張係数を表2に併せて示す。
さらに、表2には、
(1)セラミック電子部品本体1と無機物系接着剤層23の接着強度、
(2)無機物系接着剤層23とエポキシ系樹脂層21の接着強度、
(3)エポキシ系樹脂層21とレジスト層12を備えた実装基板4の接着強度を併せて示す。
表2に示すように、この実施例2の実装構造において用いられている複合接合材13の各材料層(エポキシ系樹脂層21,無機物系接着剤層23)の線膨張係数は、実装基板4側からセラミック電子部品本体1側に向かって小さくなっている。
また、各接合材層間の接着強度に関しては、無機物系接着剤層23とエポキシ系樹脂層21の間の接着強度が1.9kgf/mm2と、セラミック電子部品本体1と複合接合材13(無機物系接着剤層23)の間の接着強度4.0kgf/mm2よりも小さくなっている。
その他の構成は上記実施例1の場合と同様であることから、ここでは説明を省略する。
上述のようなエポキシ系樹脂層21と無機物系接着剤層23の二層構造を有する複合接合材13を用いてセラミック電子部品本体1と実装基板4を接合、固定するようにした場合にも、上記実施例1の場合と同様に、熱ストレスによりセラミック電子部品本体1がダメージを受けることを抑制、防止しつつ、セラミック電子部品本体1と複合接合材13の接着強度を確保して、振動、衝撃などの機械的ストレスによるセラミック電子部品本体1と複合接合材13の界面における剥がれなどの発生を抑制、防止することが可能になる。さらに、セラミック電子部品本体1に大きな機械的ストレスが加わった場合に、セラミック電子部品本体1以外の部分、すなわち、複合接合材13を構成する無機物系接着剤層23とエポキシ系樹脂層21の接合面に故障(例えば剥離など)を発生させて応力を吸収することが可能になり、セラミック電子部品本体1がダメージを受けないようにすることが可能になる。
また、複合接合材13の実装基板4と接する材料層をエポキシ系樹脂層21としているので、実装基板4を構成するガラス−エポキシ系樹脂、および、その表面に形成されているレジスト層12の線膨張係数とエポキシ系樹脂層21の線膨張係数の差が小さいため、熱ストレスを受けた場合の、実装基板4(の表面のレジスト層12)と、複合接合材13の接合部に加わる応力を低減することが可能になり、信頼性を向上させることが可能になる。
上記実施例1および2では、セラミック電子部品本体が積層セラミックコンデンサである場合を例にとって説明したが、セラミック電子部品本体の種類には特に制約はなく、セラミック電子部品本体が積層セラミックインダクタや積層複合部品などである場合にも本願発明を適用することが可能である。
本願発明は、さらにその他の点においても上記の各実施例に限定されるものではなく、外部端子の形状や構成、実装基板の種類、実装基板に形成されたレジスト層の種類、複合接合材を構成する材料層の種類や材料層の数、各材料層の線膨張係数の値、複合接合材を構成する複数の材料層どうしの接合面の接着強度などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
本願発明においては、セラミック電子部品本体と実装基板とを、線膨張係数が異なる複数の材料層を、実装基板からセラミック電子部品本体に向かって線膨張係数が小さくなるように配設した複合接合材を介して接合するようにしているので、熱ストレスによりセラミック電子部品本体がダメージを受けることを抑制、防止しつつ、セラミック電子部品本体との接着強度を確保して、振動、衝撃などの機械的ストレスによるセラミック電子部品本体との界面における剥がれなどの発生を抑制、防止することが可能になるとともに、複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くすることにより、セラミック電子部品に大きな機械的ストレスが加わった場合に、セラミック電子部品本体以外の部分(複合接合材を構成する複数の材料層の接合面のうち接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くした部分)に故障(剥離)などを発生させて応力を吸収し、セラミック電子部品本体がダメージを受けないようにすることが可能になり、信頼性を向上させることが可能になる。したがって、本願発明は、外部端子付きのセラミック電子部品を実装基板上に実装する技術分野に広く適用することが可能である。
本願発明の一実施例(実施例1)にかかる実装方法により実装されたセラミック電子部品の実装構造を示す図である。 本願発明の他の実施例(実施例2)にかかる実装方法により実装されたセラミック電子部品の実装構造を示す図である。 従来の電子部品の実装構造を示す図である。 従来の電子部品の実装構造の他の例を示す図である。 従来の電子部品の実装構造のさらに他の例を示す図である。
符号の説明
1 積層セラミックコンデンサ(セラミック電子部品本体)
2 外部端子
3 接合材
4 実装基板(配線基板)
10 外部端子付きのセラミック電子部品
11 配線(電極)
12 レジスト層
13 複合接合材
21 エポキシ系樹脂層(材料層)
22 ステンレス(SUS304)層(材料層)
23 無機物系接着剤層(材料層)

Claims (6)

  1. セラミック電子部品本体と、セラミック電子部品本体に導電性接合材を介して取り付けられた外部端子とを備え、前記外部端子を介して実装基板に実装されるセラミック電子部品の実装方法において、
    前記外部端子を実装基板上に配設された所定の電極に接続するとともに、
    前記セラミック電子部品本体と前記実装基板とを、線膨張係数が異なる複数の材料層を、前記実装基板から前記セラミック電子部品本体に向かって線膨張係数が小さくなるように配設した複合接合材を介して接合すること
    を特徴とするセラミック電子部品の実装方法。
  2. 前記複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くしたことを特徴とする請求項1記載のセラミック電子部品の実装方法。
  3. 前記複合接合材を構成する材料層のうち少なくとも前記実装基板と接する材料層をエポキシ系樹脂層とすることを特徴とする請求項1または2記載のセラミック電子部品の実装方法。
  4. セラミック電子部品本体と、セラミック電子部品本体に導電性接合材を介して取り付けられた外部端子とを備えたセラミック電子部品の実装構造であって、
    前記外部端子が実装基板上に配設された所定の電極に接続され、かつ、
    セラミック電子部品本体と実装基板とが、線膨張係数が異なる複数の材料層を、前記実装基板から前記セラミック電子部品本体に向かって線膨張係数が小さくなるように配設した複合接合材を介して接合されていること
    を特徴とするセラミック電子部品の実装構造。
  5. 前記複合接合材を構成する材料層どうしの接合面のうち、少なくとも1つの接合面の接着強度を、セラミック電子部品本体と複合接合材との接合面の接着強度よりも弱くしたことを特徴とする請求項4記載のセラミック電子部品の実装構造。
  6. 前記複合接合材を構成する材料層のうち少なくとも前記実装基板と接する材料層をエポキシ系樹脂層とすることを特徴とする請求項4または5記載のセラミック電子部品の実装構造。
JP2003351146A 2003-10-09 2003-10-09 セラミック電子部品の実装方法及び実装構造 Withdrawn JP2005116894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003351146A JP2005116894A (ja) 2003-10-09 2003-10-09 セラミック電子部品の実装方法及び実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003351146A JP2005116894A (ja) 2003-10-09 2003-10-09 セラミック電子部品の実装方法及び実装構造

Publications (1)

Publication Number Publication Date
JP2005116894A true JP2005116894A (ja) 2005-04-28

Family

ID=34542502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003351146A Withdrawn JP2005116894A (ja) 2003-10-09 2003-10-09 セラミック電子部品の実装方法及び実装構造

Country Status (1)

Country Link
JP (1) JP2005116894A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185511A1 (ja) * 2015-05-15 2016-11-24 日本ケンブリッジフィルター株式会社 高温用フィルタ
JP2019165043A (ja) * 2018-03-19 2019-09-26 日立オートモティブシステムズ株式会社 電子回路装置および回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185511A1 (ja) * 2015-05-15 2016-11-24 日本ケンブリッジフィルター株式会社 高温用フィルタ
JP2019165043A (ja) * 2018-03-19 2019-09-26 日立オートモティブシステムズ株式会社 電子回路装置および回路基板の製造方法
WO2019181626A1 (ja) * 2018-03-19 2019-09-26 日立オートモティブシステムズ株式会社 電子回路装置および回路基板の製造方法
CN111919520A (zh) * 2018-03-19 2020-11-10 日立汽车系统株式会社 电子电路装置以及电路基板的制造方法

Similar Documents

Publication Publication Date Title
TWI525649B (zh) Electronic Parts
JP3376971B2 (ja) セラミック電子部品
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
WO2006043474A1 (ja) 複合多層基板及びその製造方法
US20060110838A1 (en) Multilayered circuit substrate, semiconductor device and method of producing same
JPH08162357A (ja) セラミック電子部品
JPWO2007110985A1 (ja) 複合基板及び複合基板の製造方法
WO2018235715A1 (ja) モジュールおよびその製造方法
JP2004266074A (ja) 配線基板
JP5644286B2 (ja) 電子部品の表面実装方法及び電子部品が実装された基板
JP4312148B2 (ja) 中継基板と立体配線構造体
JP2005116894A (ja) セラミック電子部品の実装方法及び実装構造
JP4605329B2 (ja) セラミックコンデンサ
JP3243684B2 (ja) デバイスの実装構造
JPH06244051A (ja) 電子部品の電極構造
TWI280650B (en) Semiconductor device
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP4654971B2 (ja) 積層型半導体装置
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP6334192B2 (ja) 圧電デバイスおよびその実装構造
JP3254927B2 (ja) セラミック電子部品
JPH08236938A (ja) 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109