JP2005116605A - 炭化ケイ素半導体装置 - Google Patents
炭化ケイ素半導体装置 Download PDFInfo
- Publication number
- JP2005116605A JP2005116605A JP2003345551A JP2003345551A JP2005116605A JP 2005116605 A JP2005116605 A JP 2005116605A JP 2003345551 A JP2003345551 A JP 2003345551A JP 2003345551 A JP2003345551 A JP 2003345551A JP 2005116605 A JP2005116605 A JP 2005116605A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- silicon carbide
- region
- conductivity type
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 132
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 128
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000008021 deposition Effects 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims description 40
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 111
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 19
- 108091006146 Channels Proteins 0.000 description 18
- 238000000151 deposition Methods 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- -1 nitrogen ions Chemical class 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 第1伝導型の高濃度炭化ケイ素基板1表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜2が形成されている。前記第1の堆積膜2上に選択的に切り欠かれている第1の領域を有する第2伝導型の高濃度ゲート領域からなる第2の堆積膜31と、前記第2の堆積膜31上に選択的に切り欠かれている前記第1の領域より幅が広い第2の領域と前記第1伝導型の高濃度ソース領域と第2伝導型の低濃度ベース領域からなる第3の堆積膜32とが形成されている。前記第3の堆積膜32の表面上に形成されたゲート絶縁膜が形成されている。
【選択図】 図1
Description
m-3の窒素がドーピングされた厚さ10μmの低濃度n型ドリフト層2が堆積されている。
前記高濃度p+型層31の上には、たとえば、5×1015cm-3のアルミニウムがドーピ
ングされた厚さ0.5μmの低濃度p型層32が堆積されている。前記低濃度p型層32の表面部分には、たとえば、選択的に約1×1020cm-3のリンがドーピングされた高濃度n+型ソース領域5が形成されている。前記高濃度p+型層31には、選択的に形成された幅2μmの切欠き部からなる第1の領域が設けられており、前記低濃度p型層32には、前記切欠き部より幅の広い第2の領域が形成されている。
11が形成される。
されたソース電極9が形成されている。また、前記高濃度n+型基板1の裏面には、ドレ
イン電極10が低抵抗接続で形成されている。さらに、前記低濃度n型ベース領域4は、図10に示すように、凹部41が設けられている。
ス電極9が直接に高濃度p+型層31の露出表面に接続されることもある。
態になり、ドレイン電極10からソース電極9へ電流を流すことができる。
第1発明の炭化ケイ素半導体装置は、第1伝導型の高濃度炭化ケイ素基板表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜と、前記第1の堆積膜上に選択的に切り欠かれている第1の領域を有する第2伝導型の高濃度ゲート領域からなる第2の堆積膜と、前記第2の堆積膜上に選択的に切り欠かれている前記第1の領域より幅が広い第2の領域と第1伝導型の高濃度ソース領域と第2伝導型の低濃度ゲート領域からなる第3の堆積膜と、前記第1の堆積膜に接し、前記第1の領域および第2の領域に形成されている第1伝導型の低濃度ベース領域と、少なくとも前記第3の堆積膜の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート電極と、前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、前記第1伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一部に低抵抗接続されているソース電極と、から構成されており、前記第1伝導型の低濃度ベース領域内で、前記第2の領域の上には、第1伝導型の高濃度べース領域からなる第3の領域が形成されていることを特徴とする。
第2発明の炭化ケイ素半導体装置において、前記第1伝導型の低濃度ベース領域における上面には、前記ゲート絶縁膜と接する部分の少なくとも一部に凹部が設けられていることを特徴とする。
第3発明の炭化ケイ素半導体装置において、前記第1伝導型の低濃度ベース領域の、少なくとも前記第2伝導型の高濃度ゲート領域に接する部分およびその近傍における不純物濃度は、前記第2伝導型の高濃度ゲート領域の不純物濃度よりも低いことを特徴とする。
第4発明の炭化ケイ素半導体装置において、前記第3の堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記第3の堆積膜の厚さは、0.2μm〜0.7μmの範囲にあり、前記ゲート絶縁膜と接する部分の不純物濃度は、1×1015cm-3より高濃度で、5×1015cm-3より低濃度であることを特徴とする。
第5発明の炭化ケイ素半導体装置における前記第3の堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記ゲート絶縁膜と接する部分の不純物濃度は、2×1016cm-3以下であることを特徴とする。
第6発明の炭化ケイ素半導体装置において、前記第3の堆積膜内に選択的に形成された前記第1伝導型の低濃度ベース領域の不純物濃度は、前記第2伝導型の高濃度ゲート領域と接する部分において、4×1016cm-3以下であることを特徴とする。
第7発明の炭化ケイ素半導体装置において、前記第2伝導型の高濃度ゲート領域は、第1の堆積膜上に形成された炭化ケイ素からなる第2の堆積膜であることを特徴とする。
第8発明の炭化ケイ素半導体装置において、前記第3の堆積膜上に形成されたゲート絶縁膜は、少なくとも前記第3の堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域上において、他の部分より厚くなっている部分を有することを特徴とする。
第9発明の炭化ケイ素半導体装置において、前記第3の堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域の表面上で、ゲート電極は、少なくとも一部が除かれていることを特徴とする。
第10発明の炭化ケイ素半導体装置は、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(11−20)面に対して平行な面であることを特徴とする。
第11発明の炭化ケイ素半導体装置において、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(000−1)面に対して平行な面であることを特徴とする。
第12発明の炭化ケイ素半導体装置において、前記第2伝導型の低濃度ゲート領域内の前記ゲート絶縁膜と接する部分には、第1伝導型の埋め込みチャネル領域を有することを特徴とする。
第13発明の炭化ケイ素半導体装置は、第1伝導型の高濃度炭化ケイ素基板表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる下部堆積膜と、前記第1伝導型の低濃度炭化ケイ素が残されている第1の領域を有するように前記下部堆積膜内に選択的に形成された第2伝導型の高濃度ゲート領域と、前記下部堆積膜上に選択的に前記第1の領域より幅が広い第2の領域からなる第1伝導型の低濃度ベース領域と、前記第1伝導型の高濃度ソース領域と、第2伝導型の低濃度ゲート領域とからなる上部堆積膜と、少なくとも前記上部堆積膜の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して形成されたゲート電極と、前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、前記第1伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一部に低抵抗接続されているソース電極と、から構成されており、前記第1伝導型の低濃度ベース領域内で、前記第2の領域の上には、第1伝導型の高濃度べース領域からなる第3の領域が形成されていることを特徴とする。
第14発明の炭化ケイ素半導体装置において、前記第1伝導型の低濃度ベース領域の、少なくとも前記第2伝導型の高濃度ゲート領域に接する部分およびその近傍における不純物濃度は、前記第2伝導型の高濃度ゲート領域の不純物濃度よりも低いことを特徴とする。
第15発明の炭化ケイ素半導体装置において、前記上部堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域における上部堆積膜の厚さは、0.2μm〜0.7μmの範囲にあり、前記ゲート絶縁膜と接する部分の不純物濃度は、1×1015cm-3より高濃度で、5×1015cm-3より低濃度であることを特徴とする。
第16発明の炭化ケイ素半導体装置において、前記上部堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域で、前記ゲート絶縁膜と接する部分の不純物濃度は、2×1016cm-3以下であることを特徴とする。
第17発明の炭化ケイ素半導体装置において、前記上部堆積膜は、炭化ケイ素からなることを特徴とする。
第18発明の炭化ケイ素半導体装置において、前記上部堆積膜上に形成されたゲート絶縁膜は、少なくとも前記上部堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域上において、他の部分より厚くなっている部分を有することを特徴とする。
第19発明の炭化ケイ素半導体装置において、前記上部堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域の表面上で、ゲート電極は、少なくとも一部が除かれていることを特徴とする。
第20発明の炭化ケイ素半導体装置において、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(11−20)面に対して平行な面であることを特徴とする。
第21発明の炭化ケイ素半導体装置において、前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(000−1)面に対して平行な面であることを特徴とする。
第22発明の炭化ケイ素半導体装置において、前記第2伝導型の低濃度ゲート領域内の前記ゲート絶縁膜と接する部分には、第1伝導型の埋め込みチャネル領域を有することを特徴とする。
設けられた第1の領域より広くなっているため、その部分からの抵抗成分が小さくなり、オン抵抗が低減される。
本発明によれば、低濃度p型堆積層内に形成された低濃度のゲート領域を有する炭化ケイ素縦型MOSFETを高耐圧化することができ、低いオン抵抗、かつ高耐圧の炭化ケイ素縦型MOSFETの製造が可能となる。
えば、5×1015cm-3の窒素がドーピングされた厚さ10μmの低濃度n型ドリフト層2が堆積されている。
前記高濃度p+型層31の上には、たとえば、5×1015cm-3のアルミニウムがドーピ
ングされた厚さ0.5μmの低濃度p型層32が堆積されている。前記低濃度p型層32
の表面部分には、たとえば、選択的に約1×1020cm-3のリンがドーピングされた高濃度n+型ソース領域5が形成されている。前記高濃度p+型層31には、選択的に形成された幅2μmの切欠き部からなる第1の領域が設けられており、前記低濃度p型層32には、前記切欠き部より幅の広い第2の領域が形成されている。
に低濃度ゲート領域11が形成される。
されたソース電極9が形成されている。また、前記高濃度n+型基板1の裏面には、ドレ
イン電極10が低抵抗接続で形成されている。さらに、前記低濃度n型ベース領域4は、図1に示すように、凹部41を設けることができる。
電極9が直接に高濃度p+型層31の露出表面に接続されることもある。
度n型ドリフト層2が導通状態になり、ドレイン電極10からソース電極9へ電流を流すことができる。
、まず、高濃度n+型基板1の表面上には、低濃度n型ドリフト層2が堆積される。さら
に、前記低濃度n型ドリフト層2の上には、高濃度p+型層31が堆積される。前記低濃
度n型ドリフト層2は、たとえば、窒素のドーピング濃度を5×1015cm-3、厚さを10μmとした。前記高濃度p+型層31は、アルミニウムのドーピング濃度を2×1018
cm-3とし、厚さを0.5μmにした。
は、図2(d)に示すように、マスク13が形成された。n型不純物イオン5aは、前記マスク13を介して前記低濃度p型層32に注入される。前記マスク13は、表面上に減圧CVD法により堆積された厚さ1μmのSiO2膜をフォトリソグラフィにより、パタ
ーン加工して形成された。n型不純物イオン注入5aは、たとえば、リンイオンを基板温度500℃、加速エネルギー40keV〜250keVの多段で、注入量2×1020cm-3として実施された。
aは、窒素イオンを室温にて、加速エネルギー30keV〜100keVの多段で、注入量5×1017cm-3、および加速エネルギー150keV〜600keVの多段で、注入量1×1016cm-3として注入された。その後、図2(f)に示すように、アルゴン雰囲気中にて、1500℃で30分間にわたる活性化アニールを行い、p型ウェル層3、低濃度n型ベース領域4および高濃度n+型ソース領域5が形成された。
のゲート絶縁膜6が形成された。前記ゲート絶縁膜6の上には、減圧CVD法によって、多結晶シリコン7aが0.3μmの厚さで堆積された。図3(b)に示すように、多結晶シリコン7aは、フォトリソグラフィにより、パターン加工されて、ゲート電極7が形成された。
電極9が低抵抗接続された。
めの断面図である。図4において、5×1018cm-3の窒素がドーピングされた厚さ300μmの(0001)面の高濃度n+型基板1上には、5×1015cm-3の窒素がドーピ
ングされた厚さ10μmの低濃度n型ドリフト層2が堆積されている。前記低濃度n型ドリフト層2には、その表面から深さ0.5μmに渡って2×1018cm-3のアルミニウムがドーピングされた高濃度p+型層31が形成され、さらに、その表面上に5×1015c
m-3のアルミニウムがドーピングされた厚さ0.5μmの低濃度p型層32が堆積されている。
ウェル層3の表面層には、低濃度ゲート領域11が形成される。前記低濃度ゲート領域11上、低濃度n型ベース領域4、および高濃度n+型ソース領域5の表面上には、ゲート
絶縁膜6を介してゲート電極7が設けられている。前記ゲート電極7上には、層間絶縁膜8を介して高濃度n+型ソース領域5とp型ウェル層3のそれぞれの表面に低抵抗接続さ
れたソース電極9が形成されている。また、高濃度n+型基板1の裏面には、ドレイン電
極10が低抵抗接続で形成されている。
が低濃度n型ドリフト層2の表面上に堆積されているのではなく、前記低濃度n型ドリフト層2内に形成されていることである。すなわち、低濃度n型ベース領域4内の低濃度n型ドリフト層2と接する部分24は、高濃度p+型層31の上端と同一面内に位置し、前
記高濃度p+型層31で挟まれた領域は、低濃度n型ドリフト層2内に存在する。このた
め、高濃度p+型層31で挟まれた領域の濃度は、実施例1の構造よりも低く、実施例1
に比べ高耐圧の素子が実現できる。前記実施例2は、図1の実施例1と同様に、低濃度p型層32に設けられた低濃度n型ベース領域4の幅が高濃度p+型層31より広いため、
その部分からの抵抗成分が小さくなり、オン抵抗が低減される。
て、まず、高濃度n+型基板1上には、5×1015cm-3の窒素をドーピングした低濃度
n型ドリフト層2が10μmの厚さで堆積されている。次いで、図5(b)に示すように
、高濃度p+型層31を形成するために、前記低濃度n型ドリフト層2上にマスク15が
形成される。p型不純物イオン3aは、前記マスク15を使用して前記低濃度n型ドリフト層2に注入される。前記マスク15は、前記低濃度n型ドリフト層2の表面上に減圧CVD法により堆積され、厚さ1μmのSiO2膜がフォトリソグラフィによりパターン加
工して形成される。
示すように、マスク15を除去した後、低濃度n型ドリフト層2の表面には、5×1015cm-3のアルミニウムがドープされた低濃度p型層32が0.5μmの厚さで堆積される。
13を使用して前記低濃度p型層32にn型不純物イオン5aの注入を行う。n型不純物イオン5aは、燐イオンを基板温度500℃、加速エネルギー40keV〜250keV、注入量2×1020cm-3で注入される。マスク13は、除去された後、低濃度n型ベース領域4を形成するためのマスク14が形成される。
200℃、140分熱酸化されて、厚さ40nmのゲート絶縁膜6が形成される。前記ゲート絶縁膜6の上には、減圧CVD法によって、多結晶シリコン7aが0.3μm堆積される。
p型ウェル層3に共通のソース電極9が形成される。
前記第5実施例の動作は、図1における第1実施例とほぼ同じであった。また、第5実施例は、前記第1実施例ないし第4実施例と共に、適用することもできる。
2・・・低濃度n型ドリフト層(第1の堆積層)
3・・・p型ウェル層
3a・・p型不純物イオン注入
4・・・低濃度n型ベース領域
4a・・n型不純物イオン注入
5・・・高濃度n+型ソース領域
5a・・n型不純物イオン注入
6・・・ゲート絶縁膜
7・・・ゲート電極
7a・・多結晶シリコン
8・・・層間絶縁膜
9・・・ソース電極
10・・ドレイン電極
11・・チャネル領域または低濃度ゲート領域
12・・イオン注入マスク
13・・イオン注入マスク
14・・イオン注入マスク
15・・イオン注入マスク
24・・n型ベース層のn型ドリフト層と接する部分
31・・高濃度p+型層(第2の堆積層)
32・・低濃度p型層(第3の堆積層)
41・・凹部
91・・埋め込みチャネル領域
Claims (22)
- 第1伝導型の高濃度炭化ケイ素基板表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる第1の堆積膜と、
前記第1の堆積膜上に選択的に切り欠かれている第1の領域を有する第2伝導型の高濃度ゲート領域からなる第2の堆積膜と、
前記第2の堆積膜上に選択的に切り欠かれている前記第1の領域より幅が広い第2の領域と第1伝導型の高濃度ソース領域と第2伝導型の低濃度ゲート領域からなる第3の堆積膜と、
前記第1の堆積膜に接し、前記第1の領域および第2の領域に形成されている第1伝導型の低濃度ベース領域と、
少なくとも前記第3の堆積膜の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して形成されたゲート電極と、
前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
前記第1伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一部に低抵抗接続されているソース電極と、
から構成されている炭化ケイ素半導体装置において、
前記第1伝導型の低濃度ベース領域内で、前記第2の領域の上には、第1伝導型の高濃度べース領域からなる第3の領域が形成されていることを特徴とする炭化ケイ素半導体装置。 - 前記第1伝導型の低濃度ベース領域における上面には、前記ゲート絶縁膜と接する部分の少なくとも一部に凹部が設けられていることを特徴とする請求項1に記載された炭化ケイ素半導体装置。
- 前記第1伝導型の低濃度ベース領域の、少なくとも前記第2伝導型の高濃度ゲート領域に接する部分およびその近傍における不純物濃度は、前記第2伝導型の高濃度ゲート領域の不純物濃度よりも低いことを特徴とする請求項1または請求項2に記載された炭化ケイ素半導体装置。
- 前記第3の堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記第3の堆積膜の厚さは、0.2μm〜0.7μmの範囲にあり、前記ゲート絶縁膜と接する部分の不純物濃度は、1×1015cm-3より高濃度で、5×1015cm-3より低濃度であることを特徴とする請求項1ないし請求項3のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第3の堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記ゲート絶縁膜と接する部分の不純物濃度は、2×1016cm-3以下であることを特徴とする請求項1ないし請求項4のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第3の堆積膜内に選択的に形成された前記第1伝導型の低濃度ベース領域の不純物濃度は、前記第2伝導型の高濃度ゲート領域と接する部分において、4×1016cm-3以下であることを特徴とする請求項1ないし請求項5のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第2伝導型の高濃度ゲート領域は、第1の堆積膜上に形成された炭化ケイ素からなる第2の堆積膜であることを特徴とする請求項1ないし請求項6のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第3の堆積膜上に形成されたゲート絶縁膜は、少なくとも前記第3の堆積膜内に選
択的に形成された第1伝導型の低濃度ベース領域上において、他の部分より厚くなっている部分を有することを特徴とする請求項1ないし請求項7のいずれか1項に記載された炭化ケイ素半導体装置。 - 前記第3の堆積膜内に選択的に形成された第1伝導型のベース領域の表面上において、ゲート電極は、少なくとも一部が除かれていることを特徴とする請求項1ないし請求項8のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(11−20)面に対して平行な面であることを特徴とする請求項1ないし請求項9のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(000−1)面に対して平行な面であることを特徴とする請求項1ないし請求項10のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第2伝導型の低濃度ゲート領域内の前記ゲート絶縁膜と接する部分には、第1伝導型の埋め込みチャネル領域を有することを特徴とする請求項1ないし請求項11のいずれか1項に記載された炭化ケイ素半導体装置。
- 第1伝導型の高濃度炭化ケイ素基板表面上に形成されている第1伝導型の低濃度炭化ケイ素からなる下部堆積膜と、
前記第1伝導型の低濃度炭化ケイ素が残されている第1の領域を有するように前記下部堆積膜内に選択的に形成された第2伝導型の高濃度ゲート領域と、
前記下部堆積膜上に選択的に前記第1の領域より幅が広い第2の領域からなる第1伝導型の低濃度ベース領域と、前記第1伝導型の高濃度ソース領域と、第2伝導型の低濃度ゲート領域とからなる上部堆積膜と、
少なくとも前記上部堆積膜の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して形成されたゲート電極と、
前記第1伝導型の炭化ケイ素基板の裏面に低抵抗接続されたドレイン電極と、
前記第1伝導型の高濃度ソース領域および第2伝導型の低濃度ゲート領域の一部に低抵抗接続されているソース電極と、
から構成されている炭化ケイ素半導体装置において、
前記第1伝導型の低濃度ベース領域内で、前記第2の領域の上には、第1伝導型の高濃度べース領域からなる第3の領域が形成されていることを特徴とする炭化ケイ素半導体装置。 - 前記第1伝導型の低濃度ベース領域の、少なくとも前記第2伝導型の高濃度ゲート領域に接する部分およびその近傍における不純物濃度は、前記第2伝導型の高濃度ゲート領域の不純物濃度よりも低いことを特徴とする請求項13に記載された炭化ケイ素半導体装置。
- 前記上部堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、上部堆積膜の厚さは、0.2μm〜0.7μmの範囲にあり、前記ゲート絶縁膜と接する部分の不純物濃度は、1×1015cm-3より高濃度で、5×1015cm-3より低濃度であることを特徴とする請求項13または請求項14に記載された炭化ケイ素半導体装置。
- 前記上部堆積膜内に選択的に形成された前記第2伝導型の低濃度ゲート領域において、前記ゲート絶縁膜と接する部分の不純物濃度は、2×1016cm-3以下であることを特徴とする請求項13ないし請求項15のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記上部堆積膜は、炭化ケイ素からなることを特徴とする請求項13ないし請求項16のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記上部堆積膜上に形成されたゲート絶縁膜は、少なくとも前記上部堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域上において、他の部分より厚くなっている部分を有することを特徴とする請求項13ないし請求項17のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記上部堆積膜内に選択的に形成された第1伝導型の低濃度ベース領域の表面上において、ゲート電極は、少なくとも一部が除かれていることを特徴とする請求項13ないし請求項18のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(11−20)面に対して平行な面であることを特徴とする請求項13ないし請求項19のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第1伝導型の炭化ケイ素基板表面の結晶学的面指数は、(000−1)面に対して平行な面であることを特徴とする請求項13ないし請求項20のいずれか1項に記載された炭化ケイ素半導体装置。
- 前記第2伝導型の低濃度ゲート領域内の前記ゲート絶縁膜と接する部分には、第1伝導型の埋め込みチャネル領域を有することを特徴とする請求項13ないし請求項21のいずれか1項に記載された炭化ケイ素半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003345551A JP4304332B2 (ja) | 2003-10-03 | 2003-10-03 | 炭化ケイ素半導体装置 |
PCT/JP2004/014476 WO2005034246A1 (ja) | 2003-10-03 | 2004-10-01 | 炭化ケイ素半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003345551A JP4304332B2 (ja) | 2003-10-03 | 2003-10-03 | 炭化ケイ素半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116605A true JP2005116605A (ja) | 2005-04-28 |
JP4304332B2 JP4304332B2 (ja) | 2009-07-29 |
Family
ID=34419461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003345551A Expired - Lifetime JP4304332B2 (ja) | 2003-10-03 | 2003-10-03 | 炭化ケイ素半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4304332B2 (ja) |
WO (1) | WO2005034246A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332401A (ja) * | 2005-05-27 | 2006-12-07 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置 |
WO2007046254A1 (ja) * | 2005-10-19 | 2007-04-26 | Mitsubishi Electric Corporation | Mosfetおよびmosfetの製造方法 |
JP2009032919A (ja) * | 2007-07-27 | 2009-02-12 | Sumitomo Electric Ind Ltd | 酸化膜電界効果トランジスタおよびその製造方法 |
JPWO2016013471A1 (ja) * | 2014-07-23 | 2017-04-27 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742164A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Semiconductor device |
JPH07101737B2 (ja) * | 1985-12-24 | 1995-11-01 | 富士電機株式会社 | 半導体装置の製造方法 |
JPH05299658A (ja) * | 1992-04-20 | 1993-11-12 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
JPH09129874A (ja) * | 1995-11-06 | 1997-05-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JPH09232332A (ja) * | 1996-02-27 | 1997-09-05 | Fuji Electric Co Ltd | 半導体装置 |
-
2003
- 2003-10-03 JP JP2003345551A patent/JP4304332B2/ja not_active Expired - Lifetime
-
2004
- 2004-10-01 WO PCT/JP2004/014476 patent/WO2005034246A1/ja active Application Filing
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332401A (ja) * | 2005-05-27 | 2006-12-07 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置 |
WO2007046254A1 (ja) * | 2005-10-19 | 2007-04-26 | Mitsubishi Electric Corporation | Mosfetおよびmosfetの製造方法 |
US7928469B2 (en) | 2005-10-19 | 2011-04-19 | Mitsubishi Electric Corporation | MOSFET and method for manufacturing MOSFET |
JP5082853B2 (ja) * | 2005-10-19 | 2012-11-28 | 三菱電機株式会社 | Mosfet |
JP2009032919A (ja) * | 2007-07-27 | 2009-02-12 | Sumitomo Electric Ind Ltd | 酸化膜電界効果トランジスタおよびその製造方法 |
JPWO2016013471A1 (ja) * | 2014-07-23 | 2017-04-27 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4304332B2 (ja) | 2009-07-29 |
WO2005034246A1 (ja) | 2005-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5428116B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
JP4604241B2 (ja) | 炭化ケイ素mos電界効果トランジスタおよびその製造方法 | |
TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
JP4903439B2 (ja) | 電界効果トランジスタ | |
JP5433352B2 (ja) | 半導体装置の製造方法 | |
US7728336B2 (en) | Silicon carbide semiconductor device and method for producing the same | |
JP3620513B2 (ja) | 炭化珪素半導体装置 | |
JP4900662B2 (ja) | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 | |
JP4761942B2 (ja) | 半導体装置 | |
JP2007027266A (ja) | 半導体素子及びその製造方法 | |
JP2009182271A (ja) | 炭化珪素半導体装置 | |
JP2006332401A (ja) | 炭化ケイ素半導体装置 | |
JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
JP3664158B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4049095B2 (ja) | 半導体装置及びその製造方法 | |
JP4627211B2 (ja) | 炭化珪素半導体装置、及びその製造方法 | |
JP4304332B2 (ja) | 炭化ケイ素半導体装置 | |
JP2005101147A (ja) | 半導体装置及びその製造方法 | |
JP5684304B2 (ja) | 炭化珪素半導体装置 | |
CN113066866B (zh) | 碳化硅mosfet器件及其工艺方法 | |
CN116635984B (zh) | 半导体装置及其制造方法 | |
WO2022096908A1 (ja) | 半導体装置及びその製造方法 | |
JP2022073551A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4304332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |