JP2005109020A - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP2005109020A
JP2005109020A JP2003338152A JP2003338152A JP2005109020A JP 2005109020 A JP2005109020 A JP 2005109020A JP 2003338152 A JP2003338152 A JP 2003338152A JP 2003338152 A JP2003338152 A JP 2003338152A JP 2005109020 A JP2005109020 A JP 2005109020A
Authority
JP
Japan
Prior art keywords
quantum
semiconductor substrate
substrate
gasb
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003338152A
Other languages
English (en)
Other versions
JP4824270B2 (ja
Inventor
Tadataka Edamura
忠孝 枝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003338152A priority Critical patent/JP4824270B2/ja
Priority to US10/947,354 priority patent/US7217948B2/en
Publication of JP2005109020A publication Critical patent/JP2005109020A/ja
Application granted granted Critical
Publication of JP4824270B2 publication Critical patent/JP4824270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Polarising Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】 デバイスの作製に好適な半導体基板を提供する。
【解決手段】 本発明に係る半導体基板１６の基板は、ＧａＡｓで構成されている。そして、その表面には、ＧａＳｂで構成された、アスペクト比が２以上５以下である略楕円形状の量子リング１４が複数形成されている。そして、これら複数の量子リング１４は略同一方向に沿って延在している。この半導体基板１６の表面に光を照射した場合、その照射光の偏光のうち、量子リング１４の延在方向である楕円の長軸方向に平行な偏光は反射され、短軸方向に平行な偏光は透過する。すなわち、半導体基板１６は、一方の偏光成分を反射し、他方の偏光成分を透過する。なお、アスペクト比が１に近い略真円形状の量子リングを有する従来の半導体基板では、このような偏光成分の分離を実現することができなかった。従って、半導体基板１６は、従来の半導体基板では困難であった偏光デバイスへの応用に好適なものである。
【選択図】 図１

Description

本発明は、半導体基板に関するものであり、特に偏光素子の作製に適用するための半導体基板に関するものである。
近年、金属や半導体を用いた極微細低次元構造である量子ドットに関する研究が盛んに行われている。このような研究は、電子や正孔を極微細な３次元空間に閉じ込めたときに発現する量子効果を利用し、これまでにない優れた性能を持つデバイスを実現しようというものであり、近年のナノテクノロジーの急速な進展に伴って益々注目を集めている。３次元量子閉じ込め構造である「量子ドット」の概念は、荒川と榊の提案により初めて示された（下記非特許文献１参照）。ただし提案当時の研究状況では、理論的予測の域を出ておらず、デバイスの実現は困難であると考えられていた。しかし現在では、微細構造化に関するめざましい技術革新のおかげで、ＥＢ露光やＸ線露光を用いた微細加工、加工基板上への選択成長、分子線エピタキシ（ＭＢＥ）法における３次元島状成長による自己形成など、いくつもの方法により量子ドットを形成することが可能となった。
ところが、上で挙げた方法のうち、露光技術を用いた微細加工で量子ドットを形成する方法においては、加工損傷を回避することが困難であるため、加工後の成長界面の状態が悪いという問題があった。このような加工損傷は特性劣化の原因となるため、多くの加工損傷を有する基板においては、様々な量子効果特性を精度良く評価することが困難であった。また、選択成長で量子ドットを形成する方法においては、加工工程が極めて複雑であるため、量子ドットの作製に多大な手間と時間を要するという問題があった。
そのため、ＭＢＥ法を用いた自己形成で量子ドットを形成する方法が、現在主流となりつつある。なぜなら、この方法を用いることで、加工損傷のほとんど無い高品質な量子ドットを、比較的容易に形成することが可能であるからである。この自己形成法は、例えばＹ．Ｓｕｇｉｙａｍａらが下記非特許文献２において示している。すなわち、ＧａＡｓ基板とＩｎＡｓとの間の格子不整合（約７．１％）に起因する３次元島状成長機構を利用して、ＧａＡｓ基板上にＩｎＡｓ量子ドットを形成する。なおこの量子ドットの形状は、直径が数十ｎｍ程度の半球レンズ状であることが、原子間力顕微鏡等での観察により直接的に確認されおり、基板にランダムに発生している量子ドットの面密度は１０１０ｃｍ−２程度である。
また、ＧａＡｓ基板上に自己形成されたリング状のＩｎＡｓ量子ドットについては、Ａ．Ｌｏｒｋｅらが下記非特許文献３において示している。この文献によれば、まず従来方法によってＧａＡｓ基板上にＩｎＡｓ量子ドットを形成し、その量子ドットをドット高さと同程度の薄いＧａＡｓ層で覆った後に熱処理することで、ＩｎＡｓが拡散してドット頭頂部が陥没したカルデラ状の量子ドットが形成される。
Y.Arakawa and H.Sakaki, "Multidimensional quantum well laser and temperature dependence of its threshold current", Appl.Phys.Lett., Vol．４０, １９８２, pp．９３９ Y.Sugiyama et al, "Stacked InAs Self-Assembled Quantum Dots on (００１) GaAs Grown by Molecular Beam Epitaxy", Jpn.J.Appl.Phys., Vol．３５, １９９６, pp．１３２０ A.Lorke et al, "Spectroscopy of Nanoscopic Semiconductor Rings", Phys．Rev．Lett．, Vol．８４, ２０００, pp．２２２３ K.Suzuki et al, "Density Control of GaSb/GaAs Self-assembled Quantum Dots (-25nm) Grown by Molecular Beam Epitaxy", Jpn.J.Appl.Phys., Ｖｏｌ．３７,Part 2, １９９８, pp．２０３
しかしながら、上述したような基板に関しては、実際のデバイスへの応用に関する研究が未だ不十分である。発明者らは、鋭意研究の末、特定デバイスの作製に好適な基板を作製することに成功した。
本発明は、このような事情に鑑みてなされたものであり、デバイスの作製に好適な半導体基板を提供することを目的とする。
本発明に係る半導体基板は、第１の化合物半導体で構成され、且つ、該第１の化合物半導体とは異なる第２の化合物半導体で構成された複数の量子リングが表面に形成された半導体基板であって、各量子リングはアスペクト比が２以上５以下の略楕円形状を有し、複数の量子リングは略同一方向に延在していることを特徴とする。
この半導体基板の基板は、第１の化合物半導体で構成されている。そして、その表面には、第２の化合物半導体で構成された、アスペクト比が２以上５以下である略楕円形状の量子リングが複数形成されている。そして、これら複数の量子リングは略同一方向に沿って延在している。この半導体基板の表面に光を照射した場合、その照射光の偏光のうち、量子リングの延在方向である楕円の長軸方向に平行な偏光は反射され、短軸方向に平行な偏光は透過する。すなわち、この半導体基板は、量子リングが延在する方向の偏光成分を反射し、その偏光成分に垂直な偏光成分のみを透過する分離機能を有する。なお、アスペクト比が１に近い略真円形状の量子リングを有する従来の半導体基板では、このような偏光成分の分離を実現することができない。従って、本発明に係る半導体基板は、従来の半導体基板では困難であった、一方の偏光のみを選択的に透過する偏光デバイスへの応用に好適なものである。なお、本発明における「量子リング」とは、リング形状を有する量子ドットを示すものであり、頂部が陥没したカルデラ状の量子ドットや平坦面から隆起した壁状の量子ドットを含むものとする。
また、第１の化合物半導体がＧａＡｓを含むＩＩＩ−Ｖ族化合物半導体であることが好ましい。
また、第２の化合物半導体がＧａＳｂを含むＩＩＩ−Ｖ族化合物半導体であることが好ましい。
本発明によれば、デバイスの作製に好適な半導体基板が提供される。
以下、添付図面を参照して本発明に係る半導体基板を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
まず本実施形態に係る半導体基板を作製する手順について、図１を参照しつつ説明する。図１は、本発明の実施形態に係る半導体基板を作製する手順を示した図である。図１（ａ）に示すように、表面１０ａに（１００）面が露出している、ＧａＡｓ（第１の化合物半導体）で構成された単結晶基板１０を準備し、この単結晶基板１０を固体ソース分子線エピタキシ装置（図示せず）内に装填する。そして基板温度５６０℃の条件下で、単結晶基板１０の表面１０ａにＧａＡｓバッファ層１２を１００ｎｍ程度成長させる（図１（ｂ）参照）。続いて、基板温度を４５０℃まで降温した後、ＧａＳｂ（第２の化合物半導体）を３．５ＭＬ(分子層)成長させる。このＧａＳｂの成長条件として、Ｖ／ＩＩＩ比１０、成長速度０．２８ＭＬ／ｓｅｃが選択される。ＧａＡｓとＧａＳｂとの間には約７．８％もの大きな格子不整合があるため、ＧａＡｓの単結晶基板１０上にＧａＳｂを成長させた場合、ＧａＳｂは島状に３次元成長する。すなわち、上述した所定条件の下でＧａＳｂを３次元成長させることで、単結晶基板１０上に量子ドット１４が形成される（図１（ｃ）参照）。以上で、本発明の実施形態に係る半導体基板１６の作製が完了する。
単結晶基板１０上にＧａＳｂを成長する際、その成長の様子を反射高エネルギ電子線回折（ＲＨＥＥＤ）法を用いて観察した。その結果、ＧａＳｂが１．６〜１．７ＭＬだけ成長したところで、ＲＨＥＥＤパターンが線状パターンから点状パターンへと変化することが確認できた。このようなパターンの変化は、１．６〜１．７ＭＬ程度まで結晶表面の平坦性を維持しつつ２次元モードで成長を続けていたＧａＳｂが、その後３次元成長モードへと遷移したことを示している。このように３次元成長モードに遷移して成長したＧａＳｂの断面形状を原子間力顕微鏡（ＡＦＭ）を用いて測定した。その結果を図２に示す。図２は、基板１０上に成長したＧａＳｂの断面形状を示したグラフである。このグラフの横軸は所定位置からの距離（ｎｍ）を示しており、縦軸は最低地点からの高さ（ｎｍ）を示している。この図２から、単結晶基板１０上に成長しているＧａＳｂは、バンプ形状の量子ドットではなく、バンプ形状の頂部が窪んだ形状（クレーター状）である、リング状の量子ドット（量子リング）となっていると推測される。
そこで、原子間力顕微鏡による表面形状観察で直接的に観察した結果、単結晶基板１０上のＧａＳｂは確かに楕円状の量子リングとなっており、いずれも同一方向に延在していることが確認された（図１（ｃ）参照）。そして、これらの量子リング１４の延在方向をＸ線回折装置で調べたところ、その延在方向は単結晶基板１０における＜０１１＞方向であることが確認された。
この量子リング１４の寸法形状について、図３を参照しつつ説明する。図３は、量子リングの概略拡大図である。図３に示すように、量子リング１４の線幅は約９ｎｍである。そして、量子リング１４の長軸方向であり、且つ延在方向である＜０１１＞方向に関する長さは約２００ｎｍであり、その＜０１１＞方向に対して垂直な方向（すなわち、短軸方向）に関する長さは約５０ｎｍである。すなわち、量子リング１４の延在方向（＜０１１＞方向）に関する長さと、その延在方向に対して垂直な方向に関する長さとの比率（アスペクト比）はおよそ４となっている。また、量子リング１４の高さは約２．６ｎｍである。
ここで、上記非特許文献４に代表されるような従来技術においては、量子ドットは成長速度が０．１ＭＬ／ｓｅｃ、Ｖ／ＩＩＩ比が５程度である成長条件で形成される。基板上にＩｎＡｓを成長させる場合も、多くの場合において成長速度は０．１ＭＬ／ｓｅｃ程度であり、特に、発光素子の活性層等に量子ドットを形成する場合には、高品質、高密度な量子ドットを形成するため、その成長速度は０．０１ＭＬ／ｓｅｃ以下とすることが多い。このような低い成長速度あるいは低いＶ／ＩＩＩ比の成長条件で形成された、従来技術に係る量子ドットは、一般にバンプ状（扁平な球状）になることが知られており、リング状になることは確認されていない。ところが発明者らは、上述した方法により単結晶基板１０上にＧａＳｂを成長させることで、ＧａＳｂが楕円形状の量子リング１４になることを新たに見出した。
バンプ状の量子ドットをリング状の量子ドットに成形することは可能であるが、このような成形には熱処理等の面倒な処理が必要であるため、製造時間の延長や製造コストの増大を招いてしまう。一方、本実施形態に係る方法で量子リングを形成する場合には、そのような面倒な処理をする必要がないため、製造時間の短縮及び製造コストの削減が図られる。
以上で説明したように、ＭＢＥ装置を用いた上述の自己形成法によれば、複雑で高度なリソグラフィ技術や熱処理工程を特に必要とすることなく、ＧａＡｓ基板上にサブミクロンオーダの周期的配列構造を有するＳｂ系化合物を容易に形成することができる。
なお、量子リング１４を作製するために単結晶基板１０上に積層する材料は、ＧａＳｂ等のＳｂ系化合物半導体であることが好ましい。なぜならば、ＧａＳｂが３次元島状に成長するモードにおいては、通常、ＧａＡｓとＧａＳｂとの間の格子不整合に起因する歪みエネルギは島の体積に比例して蓄積される。そして歪みエネルギがある臨界点に達すると、転位が発生して歪みエネルギは大きく緩和され、ＧａＳｂの成長モードが２次元成長モードへと遷移する。すなわち、転位の発生による格子緩和の進行速度が量子ドットの形状を決定する上での一要素となる。そして、Ｓｂ系化合物半導体は、格子緩和の進行速度が速く、比較的早い段階で量子ドットの成長モードが３次元島状成長モードから２次元成長モードへと遷移するため、量子ドットはリング状になりやすい。一方、Ａｓ系化合物半導体等の材料は、Ｓｂ系化合物に比べてその格子緩和の進行速度が遅く、３次元島状成長が持続するため、量子ドットはバンプ状（半球レンズ状）となりやすい。
また、上述した量子リングが複数段形成された半導体基板を作製することも可能である。すなわち、量子リング１４が形成された半導体基板１６上に、上述した方法と同様の方法により、量子リング１４の高さと同程度以上の厚さのＧａＡｓバッファ層を積層すると共にこの上にＧａＳｂを成長させることで、このＧａＡｓバッファ層上に量子リング１４と同様の量子リングを形成することができる。このように複数段に量子リングを形成することで、半導体基板１６の偏光度を変化させることができる。
次に、上述した半導体基板１６を用いて作製された偏光素子（偏光ビームスプリッタ）について、図４を参照しつつ説明する。図４は、本発明の実施形態に係る偏光素子を示した概略断面図である。図４に示す偏光素子１８は、半導体基板１６を所定サイズにチップ化して作製されたものである。
偏光素子１８においては、量子リング１４の延在方向は図４に紙面に対して垂直な方向であり、複数の量子リング１４が断面に沿って周期的に並んでいる。
この偏光素子１８の量子リング１４が形成された面１８ａに対して、波長範囲が０．８７〜１．７μｍである光を照射すると、照射光のうち、量子リング１４の延在方向の偏光成分（図４の矢印Ａ参照）は反射され、量子リング１４の延在方向に対して垂直な方向の偏光成分（図４の矢印Ｂ参照）は透過される。すなわち、この偏光素子１８によれば、近赤外領域である０．８７〜１．７μｍの波長の光の偏光成分を分離することができる。すなわち、偏光素子１８は、近赤外領域の通信波長帯のレーザを光源として用いることが可能である。なお、ＧａＡｓのバンドギャップエネルギ以上である波長０．８７μｍ以下の光を照射した場合は、その照射光はＧａＡｓ単結晶基板１０に吸収される。一方、ＧａＳｂのバンドギャップエネルギ以下である波長１．７μｍ以上の光を照射した場合は、その照射光はＧａＡｓ単結晶基板１０及び量子リング１４を透過する。
またこのような偏光素子１８は、既存の近赤外半導体レーザや光導波路構造と一体的に形成することができるため、デバイスユニットの大幅な小型化及び低コスト化が実現可能である。上述した偏光素子１８に用いる半導体基板１６は、自己形成法を用いて比較的容易に量子ドットを形成することができ、積層化も容易である。そのため、半導体基板１６を用いて作製される偏光素子１８は、偏光度の向上を容易に図ることができる。
さらに、量子力学の基本的な性質を直接応用してこれまでとは異なる通信や情報処理を行う量子計算機は、一般に二つの状態の量子力学的な重ね合わせをとる量子ビット、コヒーレントに重ね合わせ状態を変化させる回転ゲート、量子ビット間の量子相関を変化させる制御ノットゲートから構成されている。この量子計算機においては、光学素子によって回路が構成され、光子の偏光が利用される。そのため、偏光素子１８を用いて、光源や導波路と組み合わせた一体型ハイブリット素子を形成し、このハイブリッド素子を量子計算機の回路に利用することにより、計算機システムの小型化及び低コスト化を図ることができる。また、偏光素子１８は、偏光度に優れ、簡便、小型な近赤外領域で動作する素子として利用することが可能である。
以上で詳細に説明したように、半導体基板１６の基板表面には複数の量子リング１４が略同一方向に沿って延在しており、この基板表面に光を照射した場合には、その照射光の偏光のうち、量子リング１４の延在方向の偏光は反射され、量子リング１４の延在方向に対して垂直な方向の偏光は透過する。すなわち、この半導体基板１６は、一方の偏光のみを選択的に透過する偏光素子１８への応用に好適なものとなっている。
なお、量子リング１４のアスペクト比は２以上５以下の範囲から選択する。すなわち、量子リング１４のアスペクト比が１以上２未満であるような、略真円形状の量子リングでは、偏光成分の分離を実現することが困難であるため、作製された偏光素子が十分に機能しない。また、量子リング１４のアスペクト比を５より大きくしようとすると、単結晶基板１０上に多量のＧａＳｂを堆積させる必要が生じる。この堆積量の増加は量子リング１４の大型化に伴う偏光能力の低下を招くため、アスペクト比が５より大きい量子リング１４を備える偏光素子では必要十分な偏光分離を実現することが困難である。
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、量子リングの形状は、楕円形に限定されず、扁平楕円、４つの角部分が曲線となっている長方形状等であってもよい。また量子リングのアスペクト比は、４に限定されず、２以上５以下の範囲で適宜変更することができる。さらに、複数の量子リングは、実質的に同一方向に延在していれば、互いの延在方向に多少の傾きズレがあってもよい。
また、上述した実施形態では量子リングがＧａＳｂで構成される場合について示したが、量子リングを構成する化合物半導体は、例えば、ＩｎやＡｌを含む２元混晶や３元混晶のＳｂ系化合物半導体半導体などであってもよい。さらに、単結晶基板の構成材料は、ＩＩＩ−Ｖ族化合物半導体のＧａＡｓに限定されず、その他のＩＩＩ−Ｖ族化合物半導体やそれ以外の化合物半導体から適宜選択してもよい。固体ソースのＭＢＥ装置での成長方法のみを示したが、ガスソースを用いたＭＢＥ装置を用いる成長方法で量子リングを形成してもよい。
本発明の実施形態に係る半導体基板を作製する手順を示した図である。 基板上に成長したＧａＳｂの断面形状を示したグラフである。 量子リングの概略拡大図である。 本発明の実施形態に係る偏光素子を示した概略断面図である。
符号の説明
１０…単結晶基板、１４…量子リング、１６…半導体基板、１８…偏光素子。

Claims (5)

  1. 第１の化合物半導体で構成され、且つ、該第１の化合物半導体とは異なる第２の化合物半導体で構成された複数の量子リングが表面に形成された半導体基板であって、
    前記各量子リングはアスペクト比が２以上５以下の略楕円形状を有し、前記複数の量子リングは略同一方向に延在している、半導体基板。
  2. 前記第１の化合物半導体がＩＩＩ−Ｖ族化合物半導体である、請求項１に記載の半導体基板。
  3. 前記第１の化合物半導体がＧａＡｓである、請求項１に記載の半導体基板。
  4. 前記第２の化合物半導体がＩＩＩ−Ｖ族化合物半導体である、請求項１〜３のいずれか一項に記載の半導体基板。
  5. 前記第２の化合物半導体がＧａＳｂである、請求項１〜３のいずれか一項に記載の半導体基板。
JP2003338152A 2003-09-29 2003-09-29 半導体基板 Expired - Lifetime JP4824270B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003338152A JP4824270B2 (ja) 2003-09-29 2003-09-29 半導体基板
US10/947,354 US7217948B2 (en) 2003-09-29 2004-09-23 Semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338152A JP4824270B2 (ja) 2003-09-29 2003-09-29 半導体基板

Publications (2)

Publication Number Publication Date
JP2005109020A true JP2005109020A (ja) 2005-04-21
JP4824270B2 JP4824270B2 (ja) 2011-11-30

Family

ID=34373303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338152A Expired - Lifetime JP4824270B2 (ja) 2003-09-29 2003-09-29 半導体基板

Country Status (2)

Country Link
US (1) US7217948B2 (ja)
JP (1) JP4824270B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272019A (ja) * 2006-03-31 2007-10-18 Optoelectronic Industry & Technology Development Association 偏光板
JP2007272018A (ja) * 2006-03-31 2007-10-18 Optoelectronic Industry & Technology Development Association 偏光板
JP2007272017A (ja) * 2006-03-31 2007-10-18 Optoelectronic Industry & Technology Development Association 偏光板
JP2011171738A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子、発光素子の製造方法、発光素子パッケージ及び照明システム
JP2012099698A (ja) * 2010-11-04 2012-05-24 Fujitsu Ltd 光半導体素子及びその製造方法
US10862679B2 (en) 2014-04-03 2020-12-08 Quantum Base Limited Quantum physical unclonable function

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465595B2 (en) * 2004-11-09 2008-12-16 Fujitsu Limited Quantum device, manufacturing method of the same and controlling method of the same
WO2008085974A2 (en) * 2007-01-08 2008-07-17 Unniversity Of Connecticut Nonvolatile memory and three-state fets using cladded quantum dot gate structure
JP6673038B2 (ja) * 2016-06-10 2020-03-25 富士通株式会社 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001074935A (ja) * 1999-09-03 2001-03-23 Sumitomo Chem Co Ltd ワイヤーグリッド型偏光光学素子
JP2001074934A (ja) * 1999-09-03 2001-03-23 Sumitomo Chem Co Ltd 偏光光学素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463518A (en) * 1987-04-20 1995-10-31 Hitachi, Ltd. Magnetic head and magnetic recording and reproducing apparatus using a superconducting quantum interference device
US7042004B2 (en) * 2002-06-21 2006-05-09 Interuniversitair Microelektronica Centrum (Imec) Method of forming quantum-mechanical memory and computational devices and devices obtained thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001074935A (ja) * 1999-09-03 2001-03-23 Sumitomo Chem Co Ltd ワイヤーグリッド型偏光光学素子
JP2001074934A (ja) * 1999-09-03 2001-03-23 Sumitomo Chem Co Ltd 偏光光学素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6010021361, Ｆ．Ｈａｔａｍｉ， ｅｔ．ａｌ．, "Ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ ｉｎ ｔｙｐｅ−ＩＩ ＧａＳｂ／ＧａＡｓ ｑｕａｎｔｕｍ ｄｏｔｓ", Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ, 19950731, Ｖｏｌ．６７， Ｎｏ．５, ｐ．６５６−６５８, US *
JPN6010021362, Ｂｒｉａｎ Ｒ． Ｂｅｎｎｅｔｔ， ｅｔ．ａｌ．, "Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ ＩｎＳｂ， ＧａＳｂ， ａｎｄ ＡｌＳｂ ｎａｎｏｍｅｔｅｒ−ｓｃａｌｅ ｄｏｔｓ ｏｎ ＧａＡｓ", Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ, 19960122, ｖｏｌ．６８， Ｎｏ．４, ｐ．５０５−５０７, US *
JPN6010021670, Ｈａｎｘｕａｎ Ｌｉ, "Ｉｎｆｌｕｅｎｃｅ ｏｆ ｉｎｄｉｕｍ ｃｏｍｐｏｓｉｔｉｏｎ ｏｎ ｔｈｅ ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ ｏｆ ｓｅｌｆ−ｏｒｇａｎｉｚｅｄ ＩｎＧａＡＳ ｑｕａｎｔｕｍ ｄｏｔｓ ｏｎ Ｇ", Ｊｏｕｒａｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ, 20000101, Ｖｏｌ．８７， Ｎｏ．１, ｐ．１８８−１９１, US *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272019A (ja) * 2006-03-31 2007-10-18 Optoelectronic Industry & Technology Development Association 偏光板
JP2007272018A (ja) * 2006-03-31 2007-10-18 Optoelectronic Industry & Technology Development Association 偏光板
JP2007272017A (ja) * 2006-03-31 2007-10-18 Optoelectronic Industry & Technology Development Association 偏光板
JP4559999B2 (ja) * 2006-03-31 2010-10-13 財団法人光産業技術振興協会 偏光板
JP4559998B2 (ja) * 2006-03-31 2010-10-13 財団法人光産業技術振興協会 偏光板
JP4619977B2 (ja) * 2006-03-31 2011-01-26 財団法人光産業技術振興協会 偏光板
JP2011171738A (ja) * 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子、発光素子の製造方法、発光素子パッケージ及び照明システム
JP2012099698A (ja) * 2010-11-04 2012-05-24 Fujitsu Ltd 光半導体素子及びその製造方法
US10862679B2 (en) 2014-04-03 2020-12-08 Quantum Base Limited Quantum physical unclonable function

Also Published As

Publication number Publication date
US20050067614A1 (en) 2005-03-31
US7217948B2 (en) 2007-05-15
JP4824270B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
Noborisaka et al. Fabrication and characterization of freestanding GaAs∕ AlGaAs core-shell nanowires and AlGaAs nanotubes by using selective-area metalorganic vapor phase epitaxy
Frolov et al. Quantum computing based on semiconductor nanowires
Somaschini et al. Shape control via surface reconstruction kinetics of droplet epitaxy nanostructures
JP2024066526A (ja) 補強薄膜デバイス
US20200235276A1 (en) Fabrication of a quantum device
JP4824270B2 (ja) 半導体基板
JP4825965B2 (ja) 量子ドットの形成方法
JP4651759B2 (ja) 量子ドットを備えた素子
Zhao et al. Evolution of InAs nanostructures grown by droplet epitaxy
JP4750728B2 (ja) 半導体装置の製造方法
JP2002084042A (ja) 量子ドット構造体及びそれを有する半導体デバイス装置
Notzel et al. Self-organized anisotropic strain engineering: A new concept for quantum dot ordering
JP2000022130A (ja) 半導体量子ドット素子の作製方法
JP2010283381A (ja) ヘテロ構造の製造方法
JP4817093B2 (ja) 半導体ナノ構造体及びその作製方法
JP6238360B2 (ja) ナノ構造の製造方法
JP2006114612A (ja) 光半導体装置
RU2813240C2 (ru) Изготовление нанопроволочной структуры для квантового устройства
Schneider et al. Growth of III–V semiconductor quantum dots
JP4563026B2 (ja) 三次元閉じ込め量子ナノ構造体の製造方法
JP2004281954A (ja) 量子ドットの作製方法
JP5573359B2 (ja) 量子ドットの製造方法及び光半導体装置の製造方法
JP6669608B2 (ja) 半導体ナノワイヤレーザーおよびその製造方法
JP2009016562A (ja) 半導体量子ドット素子、半導体量子ドット素子の形成方法および半導体量子ドット素子を利用した半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110908

R150 Certificate of patent or registration of utility model

Ref document number: 4824270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3