JP6673038B2 - 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 - Google Patents

半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 Download PDF

Info

Publication number
JP6673038B2
JP6673038B2 JP2016116470A JP2016116470A JP6673038B2 JP 6673038 B2 JP6673038 B2 JP 6673038B2 JP 2016116470 A JP2016116470 A JP 2016116470A JP 2016116470 A JP2016116470 A JP 2016116470A JP 6673038 B2 JP6673038 B2 JP 6673038B2
Authority
JP
Japan
Prior art keywords
gasb
layer
buffer layer
substrate
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016116470A
Other languages
English (en)
Other versions
JP2017220648A (ja
Inventor
奥村　滋一
滋一 奥村
秀一 苫米地
秀一 苫米地
僚 鈴木
僚 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016116470A priority Critical patent/JP6673038B2/ja
Priority to EP17165717.4A priority patent/EP3255653A1/en
Priority to US15/486,671 priority patent/US10720455B2/en
Publication of JP2017220648A publication Critical patent/JP2017220648A/ja
Application granted granted Critical
Publication of JP6673038B2 publication Critical patent/JP6673038B2/ja
Priority to US16/892,615 priority patent/US11043517B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02398—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法に関するものである。
赤外線を検出する装置として半導体材料により形成された赤外線検出装置がある。このような赤外線検出装置の１つとして、ＧａＳｂ基板の上に、ＩｎＡｓ／ＧａＳｂ超格子構造により赤外線吸収層を形成した構造の赤外線検出装置がある。赤外線吸収層となるＩｎＡｓ／ＧａＳｂ超格子構造は、type‐II型超格子（Ｔ２ＳＬ）構造であり、type‐II型のバンドラインナップを有している。従って、ＩｎＡｓ／ＧａＳｂ超格子構造の超格子における膜厚や周期を調整することにより、波長が３〜５μｍの中赤外（ＭＷ：Middle Wave）から、波長が８〜１０μｍの遠赤外（ＬＷ：Long wave）の波長帯に感度を有する赤外線検出装置を得ることができる。
このようなＴ２ＳＬ構造のＰＩＮ型の赤外線検出装置は、バンド間の光吸収を利用するものである。このため、サブバンド間の光吸収を利用したＱＤＩＰ（Quantum Dot Infrared Photodetector）、ＱＷＩＰ（Quantum Well Infrared Photodetector）に比べて、温度特性が向上することが期待されている。このような、Ｔ２ＳＬ構造のＰＩＮ型の赤外線検出装置では、上記温度特性の向上に加えて、高受光感度、低暗電流であることが求められる。
Ｔ２ＳＬ構造のＰＩＮ型の赤外線検出装置において、高受光感度、低暗電流にするためには、赤外線吸収層において高品質なＴ２ＳＬ結晶を形成する必要があり、そのためには、赤外線吸収層の下に、平坦性の良いＧａＳｂバッファ層を形成する必要がある。このため、例えば、非特許文献１では、ＭＢＥ（Molecular Beam Epitaxy）法により、成長温度、Ｖ/III比を変えることにより、形成されるＧａＳｂバッファ層を良質にすることが検討されている。具体的には、成長温度を５００℃〜５５０℃、Ｖ／III比を５〜１０の条件で結晶成長させることにより、良好なＧａＳｂ層を得ることができる旨が開示されている。
特開２０１５−１０９３８８号公報 特開平３−１２９７２１号公報
M．Lee et al．，Journal of Applied Physics 59，2895 (1986)．
しかしながら、ＧａＳｂバッファ層の形成条件を変えて形成しただけでは、赤外線吸収層の特性を十分に満足するような高品質なＴ２ＳＬ結晶を得ることはできないため、より表面の平坦性の高いＧａＳｂバッファ層が形成された半導体結晶基板が求められていた。
本実施の形態の一観点によれば、ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板と、前記結晶基板の上に、ＧａＳｂを含む材料により形成されたｐ型導電性の第１のバッファ層と、前記第１のバッファ層の上に、ＧａＳｂを含む材料により形成されたｎ型導電性の第２のバッファ層と、を有し、前記第１のバッファ層は、ドープされている不純物濃度は１．０×１０ １７ ｃｍ −３ 以下であり、キャリア濃度は１．０×１０ １８ ｃｍ −３ 以上、１．０×１０ ２０ ｃｍ −３ 以下であって、前記第２のバッファ層は、ドープされている不純物濃度は１．０×１０ １７ ｃｍ −３ 以下であり、キャリア濃度は１．０×１０ １８ ｃｍ −３ 以上、１．０×１０ ２０ ｃｍ −３ 以下であることを特徴とする。
開示の半導体結晶基板によれば、表面の平坦性の高いＧａＳｂ層を得ることができる。
ＧａＳｂ基板の上にＧａＳｂ層を成膜した半導体結晶基板の構造図 ＧａＳｂ基板の表面のＡＦＭ像 ＧａＳｂ基板の上に基板温度５２０℃で成膜したＧａＳｂ層の表面のＡＦＭ像 ＧａＳｂ基板の上に基板温度４４０℃で成膜したＧａＳｂ層の表面のＡＦＭ像 第１の実施の形態における半導体結晶基板の構造図 第１の実施の形態における半導体結晶基板のＧａＳｂ層の表面のＡＦＭ像 第１の実施の形態における半導体結晶基板のＧａＳｂ層のキャリア濃度の説明図 第２のＧａＳｂ層を４７０℃の温度で形成したものの表面のＡＦＭ像 第２のＧａＳｂ層を４１０℃の温度で形成したものの表面のＡＦＭ像 第１の実施の形態における半導体結晶基板の製造方法の工程図 第２の実施の形態における赤外線検出装置の構造図 第２の実施の形態における赤外線検出装置の要部の構造図 第２の実施の形態における赤外線検出装置の斜視図 第２の実施の形態における赤外線検出装置の製造方法の工程図（１） 第２の実施の形態における赤外線検出装置の製造方法の工程図（２） 第２の実施の形態における赤外線検出装置の製造方法の工程図（３） 第２の実施の形態における赤外線検出装置の製造方法の工程図（４） 第３の実施の形態における半導体レーザの構造図 第４の実施の形態における発光ダイオードの構造図 第５の実施の形態における電界効果トランジスタの構造図 第６の実施の形態における熱電変換素子の説明図（１） 第６の実施の形態における熱電変換素子の説明図（２）
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、ＧａＳｂ膜について成膜条件と平坦性との関係について検討を行った。具体的には、図１に示すように、ＧａＳｂ基板１１の上に、成膜条件の異なるＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂを各々形成した半導体結晶基板を作製し、ＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂの表面の平坦性を調べた。ＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂの表面の平坦性は、ＡＦＭ（Atomic Force Microscope）により調べた。尚、ＧａＳｂ層１２ａ、ＧａＳｂ層１２ｂは、固体ソースを用いたＭＢＥにより形成されており、Ｖ／III比は約１０である。
ＧａＳｂ基板１１は、表面が酸化され酸化膜が形成されているため、真空中で約５００℃で加熱することにより、ＧａＳｂ基板１１の表面に形成されている酸化膜を除去した。この状態のＧａＳｂ基板１１の表面のＡＦＭ像を図２に示す。図２に示されるように、半導体結晶により形成されているＧａＳｂ基板１１の表面に形成されていた酸化膜を除去することにより、ＧａＳｂ基板１１の表面には凹凸が現れる。このように酸化膜を除去したＧａＳｂ基板１１の表面の表面粗さ（ＲＭＳ）を測定したところ、３．１ｎｍであった。尚、後述するＧａＳｂ層を含め表面粗さ（ＲＭＳ）の測定範囲は、１μｍ×１μｍである。
次に、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度５２０℃の条件で、ＭＢＥにより膜厚が５００ｎｍのＧａＳｂ層１２ａを成膜した。このように成膜されたＧａＳｂ層１２ａの表面のＡＦＭ像を図３に示す。このＧａＳｂ層１２ａの表面粗さ（ＲＭＳ）は、０．１３ｎｍであり、ＧａＳｂ層１２ａを成膜することにより、ＧａＳｂ基板である半導体結晶基板の表面を平坦化することができる。
また、表面に形成された酸化膜が除去されたＧａＳｂ基板１１の上に、基板温度４４０℃の条件で、ＭＢＥにより膜厚が５００ｎｍのＧａＳｂ層１２ｂを成膜した。このように成膜されたＧａＳｂ層１２ｂの表面のＡＦＭ像を図４に示す。このＧａＳｂ層１２ｂの表面粗さ（ＲＭＳ）は、０．１６ｎｍであり、ＧａＳｂ層１２ｂを成膜することにより、基板温度５２０℃の条件で形成したＧａＳｂ層１２ａ程ではないが、ＧａＳｂ基板である半導体結晶基板の表面を平坦化することができる。
ところで、基板温度が５２０℃の条件で形成したＧａＳｂ層１２ａの表面には、図３に示されるように、凹んだピットのようなものが形成されている。このようなピットは比較的深く、深さが数ｎｍであり、１０９ｃｍ−２程度の密度で存在している。このような表面にピットが形成されているＧａＳｂ層１２ａの上に、Ｔ２ＳＬ構造により赤外線吸収層を形成した場合、ピットに起因して転位や欠陥が赤外線吸収層に形成されやすく、赤外線検出装置の受光感度の低下や、暗電流の増加を招く恐れがある。
一方、基板温度が４４０℃の条件で形成したＧａＳｂ層１２ｂの表面には、図４に示されるように、ピットのようなものは形成されてはいないが、表面粗さ（ＲＭＳ）は、基板温度が５２０℃の条件で形成したＧａＳｂ層１２ａよりも大きい。
次に、形成する際の基板温度の異なるＧａＳｂ層１２ａとＧａＳｂ層１２ｂについて、導電性を調べた。この結果、基板温度が５２０℃の条件でＭＢＥにより形成されたＧａＳｂ層１２ａはｐ型の導電性を示し、基板温度が４４０℃の条件でＭＢＥにより形成されたＧａＳｂ層１２ｂはｎ型の導電性を示すことが解った。キャリア濃度をＣＶ（Capacitance‐Voltage）法により測定したところ、基板温度が５２０℃で形成されたＧａＳｂ層１２ａは約１×１０１８ｃｍ−３であり、基板温度が４４０℃で形成されたＧａＳｂ層１２ｂは約４×１０１８ｃｍ−３であった。尚、ＧａＳｂ層１２ａと、ＧａＳｂ層１２ｂについてＳＩＭＳ（Secondary Ion Mass Spectrometry）による分析を行ったところ、不純物元素の濃度は１×１０１７ｃｍ−３以下であった。
以上より、基板温度が高いと、成膜されたＧａＳｂ層においてＳｂが抜けやすくなることから、基板温度が５２０℃の条件でＭＢＥにより形成されたＧａＳｂ層１２ａは、Ｓｂよりも僅かにＧａが多く含まれている。このため、Ｇａの一部がＧａＳｂ結晶のＳｂのサイトに入り込むことにより、ｐ型の導電性を示すものと推察される。また、基板温度が低いと、成膜されたＧａＳｂ層においてＳｂの抜けが抑制されるため、基板温度が４４０℃の条件でＭＢＥにより形成されたＧａＳｂ層１２ａは、Ｇａよりも僅かにＳｂが多く含まれている。このため、Ｓｂの一部がＧａＳｂ結晶のＧａのサイトに入り込むことにより、ｎ型の導電性を示すものと推察される。
ところで、ＧａＳｂ層を成膜する際の基板温度が高いと、表面マイグレーションによるＧａ原子等の動きが活発で、基板温度が低くなると、表面マイグレーションによるＧａ原子等の動きは低下する。このため、Ｇａ原子等の表面マイグレーションによる移動の距離の長い基板温度が５２０℃で形成されたＧａＳｂ層１２ａの方が、基板温度が４４０℃で形成されたＧａＳｂ層１２ａよりも、表面が平坦になっているものと考えられる。また、Ｇａの組成が多いとＧａがクラスタになりやすいことが知見として得られている。このため、基板温度が５２０℃で形成されたＧａＳｂ層１２ａの表面におけるピットは、このようなクラスタとクラスタとの境界に形成されたものであるとも考えられる。
従って、基板温度が５２０℃で形成されたＧａＳｂ層１２ａは、Ｇａリッチとなっており、このＧａがＳｂのサイトに入り込み、Ｇａがアクセプタとして機能するため、ｐ型の導電性を示す。このようなＧａＳｂ層１２ａは、基板温度が高いため表面粗さ（ＲＭＳ）が小さく、平坦性は高いが、Ｇａが多いためピットが形成されやすい。
一方、基板温度が４４０℃で形成されたＧａＳｂ層１２ｂは、Ｓｂリッチとなっており、このＳｂがＧａのサイトに入り込み、Ｓｂがドナーとして機能するため、ｎ型の導電性を示す。このようなＧａＳｂ層１２ｂは、基板温度が５２０℃の場合と比べると、基板温度が低いため、表面粗さ（ＲＭＳ）は若干高くなるが、Ｇａが少ないためピットが形成されることはない。
（半導体結晶基板）
本実施の形態における半導体結晶基板は、以上の知見に基づき得られたものである。具体的には、本実施の形態における半導体結晶基板は、図５に示すように、結晶基板であるＧａＳｂ基板１１１の上に、ｐ型の第１のＧａＳｂ層１１２とｎ型の第２のＧａＳｂ層１１３が順に形成されたものである。具体的には、第１のＧａＳｂ層１１２は、ＧａＳｂ層１２ａと同じ条件、即ち、基板温度が５２０℃の条件でＭＢＥにより形成した膜である。また、第２のＧａＳｂ層１１３は、ＧａＳｂ層１２ｂと同じ条件、即ち、基板温度が４４０℃の条件でＭＢＥにより形成した膜である。尚、ＧａＳｂ基板１１１は、ＧａＳｂ基板１１と同様の基板である。
図６は、半導体結晶により形成されているＧａＳｂ基板１１１の表面に形成されている酸化膜を除去した後、第１のＧａＳｂ層１１２を形成し、第１のＧａＳｂ層１１２の上に、第２のＧａＳｂ層１１３を形成したものの表面のＡＦＭ像である。尚、第１のＧａＳｂ層１１２は、基板温度５２０℃の条件で形成されており、膜厚は１００ｎｍである。第２のＧａＳｂ層１１３は、基板温度４４０℃の条件で形成されており、膜厚は４００ｎｍである。図６に示されるように、形成されたものの表面の表面粗さ（ＲＭＳ）は、０．１０ｎｍであり平坦であり、また、図３に示されるようなピットも存在していない。
このように、ピットがなく表面が平坦な膜が得られる理由については、以下のように考えられる。最初に、基板温度の高い５２０℃の温度で、第１のＧａＳｂ層１１２を成膜すると、Ｇａリッチとなり、表面にピットは存在するが、全体的には平坦な膜が形成される。この後、第１のＧａＳｂ層１１２の上に、基板温度の低い４４０℃の温度で、第２のＧａＳｂ層１１３を成膜すると、Ｓｂリッチとなるため、ピットは形成されることはなく、表面マイグレーションにより移動した原子はピットを埋め込むものと推察される。従って、基板温度が５２０℃で形成されたＧａＳｂ層１２ａの表面粗さ（ＲＭＳ）が０．１３ｎｍや、基板温度が４４０℃で形成されたＧａＳｂ層１２ｂの表面粗さ（ＲＭＳ）が０．１６ｎｍよりも低い、表面粗さ（ＲＭＳ）が０．１０ｎｍになるものと推察される。尚、第１のＧａＳｂ層１１２及び第２のＧａＳｂ層１１３における不純物元素の濃度は、ＧａＳｂ層１２ａ及びＧａＳｂ層１２ｂと同様に、１×１０１７ｃｍ−３以下である。図７は、本実施の形態における半導体結晶基板を深さ方向にエッチングしながらＣＶ法によりキャリア濃度の測定を行った結果を示す。図７に示されるように、第１のＧａＳｂ層１１２は、ｐ型の導電性を示し、キャリア濃度は約１×１０１８ｃｍ−３であり、第２のＧａＳｂ層１１３は、ｎ型の導電性を示し、キャリア濃度は約４×１０１８ｃｍ−３であった。
図８は、ＧａＳｂ基板１１１の表面に形成されている酸化膜を除去した後、ＭＢＥにより、基板温度が５２０℃の条件で第１のＧａＳｂ膜を形成し、第１のＧａＳｂ膜の上に、基板温度が４７０℃の条件で第２のＧａＳｂ膜を形成した試料の表面のＡＦＭ像である。この試料における第２のＧａＳｂ膜の表面粗さ（ＲＭＳ）は、０．１８ｎｍであり、第２のＧａＳｂ膜におけるキャリアは、ｐ型の導電性を示し、キャリア濃度は約５×１０１８ｃｍ−３であった。従って、この試料は、表面粗さ（ＲＭＳ）が十分ではなく好ましくない。
図９は、ＧａＳｂ基板１１１の表面に形成されている酸化膜を除去した後、ＭＢＥにより、基板温度が５２０℃の条件で第１のＧａＳｂ膜を形成し、第１のＧａＳｂ膜の上に、基板温度が４１０℃の条件で第２のＧａＳｂ膜を形成した試料の表面のＡＦＭ像である。この試料における第２のＧａＳｂ膜の表面粗さ（ＲＭＳ）は、０．１３ｎｍであり、第２のＧａＳｂ膜におけるキャリアは、ｎ型の導電性を示し、キャリア濃度は約４×１０１８ｃｍ−３であった。従って、この試料は、表面粗さ（ＲＭＳ）が十分ではなく好ましくない。
本実施の形態においては、ｐ型の導電性を示す第１のＧａＳｂ層１１２及びｎ型の導電性を示す第２のＧａＳｂ層１１３は、キャリア濃度がともに、１×１０１８ｃｍ−３以上、１×１０２０ｃｍ−３以下であることが好ましい。このような第１のＧａＳｂ層１１２は、固体ソースを原料とするＭＢＥにおいて、基板温度を５００℃以上、５５０℃以下の条件で成膜することにより形成することができる。また、第２のＧａＳｂ層１１３は、固体ソースを原料とするＭＢＥにおいて、基板温度を４２０℃以上、４６０℃以下の条件で成膜することにより形成することができる。
以上より、本実施の形態における半導体結晶基板は、結晶基板であるＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３が順に形成されたものである。第１のＧａＳｂ層１１２は、Ｇａリッチでｐ型の導電性を示し、第２のＧａＳｂ層１１３は、Ｓｂリッチでｎ型の導電性を示す。本願においては、第１のＧａＳｂ層１１２を第１のバッファ層と記載し、第２のＧａＳｂ層１１３を第２のバッファ層と記載する場合がある。
また、本実施の形態においては、第１のバッファ層及び第２のバッファ層は、Ｇａ１−ｘＩｎｘＡｓ１−ｙＳｂｙ（０≦ｘ≦０．１、０≦ｙ＜１）により形成されていてもよい。具体的には、第１のバッファ層及び第２のバッファ層は、ＧａＳｂの他、ＧａＳｂにＩｎやＡｓを含んだ材料であるＧａＩｎＳｂ、ＧａＡｓＳｂ、ＧａＩｎＡｓＳｂにより形成されていてもよい。
（半導体結晶基板の製造方法）
次に、本実施の形態における半導体結晶基板の製造方法について図１０に基づき説明する。最初に、図１０（ａ）に示すように、ＧａＳｂ基板１１１であるｎ型ＧａＳｂ（００１）基板を固体ソース分子線エピタキシー（ＳＳ−ＭＢＥ：solid source molecular beam epitaxy）装置の真空チャンバー内に設置する。この後、ヒータ加熱によりＧａＳｂ基板１１を加熱し、ＧａＳｂ基板１１１の基板温度が４００℃に達した時点で、ＳｂビームをＧａＳｂ基板１１１の表面に照射する。このときのＳｂのビームフラックスは、例えば、５．０×１０−７Torrである。この後、更にＧａＳｂ基板１１１を加熱すると、基板温度が５００℃近辺において、ＧａＳｂ基板１１１の表面に形成されているＧａＳｂの酸化膜が脱離する。この後、Ｓｂビームを照射した状態で、ＧａＳｂ基板１１１の基板温度が５３０℃になるまで加熱し、その状態を２０分間維持することにより、ＧａＳｂ基板１１１の表面に形成されているＧａＳｂの酸化膜を完全に脱離させる。
次に、図１０（ｂ）に示すように、ＧａＳｂ基板１１１の上に、第１のバッファ層となる第１のＧａＳｂ層１１２を形成する。具体的には、ＧａＳｂ基板１１１の基板温度が５２０℃で、Ｓｂビームを照射した状態で、更に、Ｇａビームを照射し、第１のＧａＳｂ層１１２を形成する。このときのＧａのビームフラックスは、例えば、５．０×１０−８Torrであり、Ｖ／III比は、１０となる。この条件における第１のＧａＳｂ層１１２の成長速度は、０．３０μｍ／ｈであり、第１のＧａＳｂ層１１２の膜厚が１００μｍとなるまで、約２０分間成膜した後、Ｇａビームの照射を停止する。このように形成された第１のＧａＳｂ層１１２は、基板温度が５２０℃で形成されているため、導電性はｐ型となる。
次に、図１０（ｃ）に示すように、第１のバッファ層となる第１のＧａＳｂ層１１２の上に、第２のバッファ層となる第２のＧａＳｂ層１１３を形成する。具体的には、Ｓｂビームを照射した状態で、基板温度を４４０℃まで降下させ、再びＧａビームを照射し、第２のＧａＳｂ層１１３を形成する。このときのＧａのビームフラックスは、例えば、５．０×１０−８Torrであり、Ｖ／III比は、１０となる。この条件における第２のＧａＳｂ層１１３の成長速度は、０．３０μｍ／ｈであり、第２のＧａＳｂ層１１３の膜厚が４００μｍとなるまで、約８０分間成膜した後、Ｇａビームの照射を停止する。このように形成された第２のＧａＳｂ層１１３は、基板温度が４４０℃で形成されているため、導電性はｎ型となる。
以上により、本実施の形態における半導体結晶基板を作製することができる。本実施の形態における説明では、ＧａＳｂ基板１１１がｎ型ＧａＳｂ基板を用いた場合について説明したが、ＧａＳｂ基板１１１には、ｐ型ＧａＳｂ基板を用いてもよい。また、ＧａＳｂ基板１１１の面方向は、（００１）面に限定されるものではなく、ｏｆｆ基板を用いてもよい。更には、ＧａＳｂ基板１１１に代えて、ＩｎＡｓ基板等を用いてもよい。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した赤外線検出装置である。図１１は、本実施の形態における赤外線検出装置の全体の構造を示し、図１２は、赤外線検出装置の画素の１つを拡大した構造を示す。
本実施の形態における赤外線検出装置は、図１１及び図１２に示すように、ＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３、ｐ型コンタクト層１１４、赤外線吸収層１１５、ｎ型コンタクト層１１６が積層されている。ＧａＳｂ基板１１１は、ｎ型ＧａＳｂ（００１）基板であり、第１のＧａＳｂ層１１２は膜厚が約１００ｎｍであり、第２のＧａＳｂ層１１３は膜厚が約４００ｎｍである。ｐ型コンタクト層１１４は、不純物元素としてＢｅがドープされた膜厚が５００ｎｍのｐ型ＧａＳｂにより形成されている。赤外線吸収層１１５は、ＩｎＡｓ／ＧａＳｂ超格子（Ｔ２ＳＬ）構造により形成されている。具体的には、膜厚が約２ｎｍのＩｎＡｓと膜厚が約２ｎｍのＧａＳｂとを交互に２００周期積層することにより形成されており、形成された赤外線吸収層１１５の膜厚は、約８００ｎｍである。ｎ型コンタクト層１１６は、不純物元素としてＳｉがドープされた膜厚が約３０ｎｍのｎ型ＩｎＡｓにより形成されている。本願においては、ｐ型コンタクト層１１４を第１のコンタクト層と記載し、ｎ型コンタクト層１１６を第２のコンタクト層と記載する場合がある。
また、ｎ型コンタクト層１１６、赤外線吸収層１１５には、画素を分離するための画素分離溝１２０が形成されており、画素分離溝１２０の側面及び底面には、ＳｉＮによりパッシベーション膜１３１が形成されている。本実施の形態における赤外線検出装置においては、画素分離溝１２０により分離された複数の画素が２次元状に配列されている。画素分離溝１２０により分離された各々の画素のｎ型コンタクト層１１６の上には、電極１４１が形成されており、ｐ型コンタクト層１１４の上には、電極１４２が形成されている。電極１４２の近傍には、赤外線吸収層１１５及びｎ型コンタクト層１１６により配線支持部１４３が形成されており、電極１４２から配線支持部１４３の側面を介し、配線支持部１４３の上面に至る配線層１４４が形成されている。従って、配線支持部１４３における赤外線吸収層１１５及びｎ型コンタクト層１１６は、赤外線検出として機能するものではない。電極１４１及び１４２は、Ｔｉ／Ｐｔ／Ａｕの金属積層膜により形成されている。本実施の形態においては、このように形成されたものを赤外線検出装置または赤外線検出素子１５０と記載する場合がある。本実施の形態における赤外線検出装置においては、ＧａＳｂ基板１１１の裏面より入射した赤外線を検出することができる。
本実施の形態における赤外線検出装置は、図１１に示されるように、赤外線検出素子１５０に信号読み出し回路素子１６０が接続されている。このため、赤外線検出素子１５０における電極１４１の上には、バンプ１４５が形成されており、配線層１４４の上には、バンプ１４６が形成されている。また、信号読み出し回路素子１６０は、表面に信号読み出し回路が形成されている回路基板１６１を有しており、回路基板１６１の上には電極１６２が形成されており、電極１６２の上にはバンプ１６３が形成されている。バンプ１４５及び１４６と、バンプ１６３とは対応して形成されており、対応するバンプ１４５及び１４６とバンプ１６３とを接続することにより、赤外線検出素子１５０と信号読み出し回路素子１６０とが接続される。尚、図１３は、本実施の形態における赤外線検出装置の斜視図である。
（赤外線検出装置の製造方法）
次に、本実施の形態における赤外線検出装置の製造方法について図１４〜図１７に基づき説明する。本実施の形態における赤外線検出装置は、第１の実施の形態における半導体結晶基板を用いて作製することが可能である。尚、図１４（ａ）〜図１７（ａ）は、各々の工程における全体の様子を示し、図１４（ｂ）〜図１７（ｂ）は、各々の工程における１つの画素に相当する部分を拡大した図である。
最初に、図１４に示すように、ＧａＳｂ基板１１１の上に、ＭＢＥによるエピタキシャル成長により、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３、ｐ型コンタクト層１１４、赤外線吸収層１１５、ｎ型コンタクト層１１６を順に形成する。本実施の形態におけるＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３を順に形成したものは、第１の実施の形態における半導体結晶基板に相当する。よって、ＧａＳｂ基板１１１、第１のＧａＳｂ層１１２及び第２のＧａＳｂ層１１３の詳細については、説明を省略する。
具体的には、ＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３を順に形成し、第２のＧａＳｂ層１１３の上に、ｐ型コンタクト層１１４を形成する。ｐ型コンタクト層１１４は、ｐ型ＧａＳｂにより形成されており、Ｇａ、Ｓｂ及びＢｅのビームを照射することにより形成する。この際、ｐ型コンタクト層１１４にドープされる不純物元素であるＢｅの濃度が、５．０×１０１８ｃｍ−３となるように、Ｂｅセルの温度を調整する。このときのＧａのビームフラックスは、５．０×１０−８Torrであり、Ｓｂのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、１０となる。この条件におけるＧａＳｂの成長速度は、０．３０μｍ／ｈであり、ｐ型コンタクト層１１４の膜厚が５００μｍとなるまで、約１００分間成膜した後、Ｂｅ及びＧａビームの照射を停止する。
この後、ｐ型コンタクト層１１４の上に、ＩｎＡｓ／ＧａＳｂの超格子構造により、赤外線吸収層１１５を形成する。具体的には、Ｓｂビームの照射を停止し、Ｉｎ及びＡｓのビームを照射する。このときのＩｎのビームフラックスは、５．０×１０−８Torrであり、Ａｓのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、１０となる。この条件におけるＩｎＡｓの成長速度は、０．３０μｍ／ｈであり、ＩｎＡｓの膜厚が２μｍとなるまで、約３６秒間成膜した後、Ｉｎ及びＡｓのビームの照射を停止する。この後、３秒間の間隔をおいた後、Ｇａ及びＳｂのビームを照射する。このときのＧａのビームフラックスは、５．０×１０−８Torrであり、Ｓｂのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、１０となる。この条件におけるＧａＳｂの成長速度は、０．３０μｍ／ｈであり、ＧａＳｂの膜厚が２μｍとなるまで、約３６秒間成膜した後、Ｇａ及びＳｂのビームの照射を停止する。この後、３秒間の間隔をおく。上記のＩｎＡｓの成膜及びＧａＳｂの成膜を１サイクルとし、２００サイクル繰り返すことにより、トータルの膜厚が約８００ｎｍの赤外線吸収層１１５を形成する。
この後、赤外線吸収層１１５の上に、ｎ型コンタクト層１１６を形成する。ｎ型コンタクト層１１６は、ｎ型ＩｎＡｓにより形成されており、Ｉｎ、Ａｓ及びＳｉのビームを照射することにより形成する。この際、ｎ型コンタクト層１１６にドープされる不純物元素であるＳｉの濃度が、５．０×１０１８ｃｍ−３となるように、Ｓｉセルの温度を調整する。このときのＩｎのビームフラックスは、５．０×１０−８Torrであり、Ａｓのビームフラックスは、５．０×１０−７Torrであり、Ｖ／III比は、１０となる。この条件におけるＩｎＡｓの成長速度は、０．３０μｍ／ｈであり、ＩｎＡｓの膜厚が３０μｍとなるまで、約６分間成膜した後、Ｉｎ及びＳｉのビームの照射を停止する。
この後、Ａｓビームを照射した状態で、基板温度が４００℃になるまで降温した後、Ａｓビームの照射を停止し、ＧａＳｂ基板１１にエピタキシャル膜が形成されたものをＭＢＥ装置の真空チャンバー内より取り出す。
次に、図１５に示すように、ｎ型コンタクト層１１６及び赤外線吸収層１１５の一部を除去し、画素分離溝１２０を形成する。具体的には、ｎ型コンタクト層１１６の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、画素分離溝１２０が形成されている領域に開口部を有する不図示のレジストパターンを形成する。この後、ＣＦ４系のガスを用いたドライエッチングにより、レジストパターンが形成されていない領域のｎ型コンタクト層１１６及び赤外線吸収層１１５を除去することにより、画素分離溝１２０を形成する。このように画素分離溝１２０を形成することにより、画素分離溝１２０により分離されたメサ構造の画素が形成される。本実施の形態においては、形成される１つの画素の大きさは、５０μｍ×５０μｍであり、赤外線検出装置には、２５６×２５６の画素が形成される。
次に、図１６に示すように、各々の画素におけるｎ型コンタクト層１１６の上、ｎ型コンタクト層１１６及び赤外線吸収層１１５の側面、画素と画素との間のｐ型コンタクト層１１４の上に、パッシベーション膜１３１を形成する。パッシベーション膜１３１は、ＳｉＨ４及びＮＨ３系のガスを用いて、プラズマＣＶＤ（chemical vapor deposition）により、膜厚が１００ｎｍのＳｉＮ膜を成膜することにより形成する。
この後、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、電極１４１及び１４２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ＣＦ４系のエッチングガスを用いたドライエッチングにより、レジストパターンが形成されていない領域のパッシベーション膜１３１を除去し、この領域におけるｎ型コンタクト層１１６、ｐ型コンタクト層１１４を露出させる。
次に、図１７に示されるように、露出しているｎ型コンタクト層１１６の上に電極１４１を形成し、ｐ型コンタクト層１１４の上に電極１４２を形成する。具体的には、電極１４１及び電極１４２が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着やスパッタリング等により、Ｔｉ／Ｐｔ／Ａｕにより形成される金属積層膜を形成した後、有機溶剤等に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより残存する金属積層膜により、ｎ型コンタクト層１１６の上に電極１４１が形成され、ｐ型コンタクト層１１４の上には電極１４２が形成される。
この後、図１１に示されるように、電極１４２の上、配線支持部１４３の側面及び上面に配線層１４４を形成し、電極１４１の上にバンプ１４５を形成するとともに、配線支持部１４３の上の配線層１４４の上にバンプ１４６を形成する。このように形成されたバンプ１４５及びバンプ１４６と、信号読み出し回路素子１６０に形成されたバンプ１６３とをフィリップチップ接合することにより、赤外線検出素子１５０と信号読み出し回路素子１６０とを接続する。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製したＧａＳｂ系半導体レーザである。図１８は、本実施の形態における半導体レーザの構造を示す。
本実施の形態における半導体レーザは、第１の実施の形態における半導体結晶基板を用いたものであり、ＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３が形成されている。第２のＧａＳｂ層１１３の上には、ＭＢＥにより、ｐ型ＧａＳｂクラッド層２２１、ＭＱＷ（Multi‐quantum Well）層２２２、ｎ型ＧａＳｂクラッド層２２３、ｎ型ＩｎＡｓ層２２４を順に形成する。ｐ型ＧａＳｂクラッド層２２１は、膜厚は約５００ｎｍであり、ｐ型となる不純物元素としてＢｅがドープされている。ＭＱＷ層２２２は、膜厚が約５ｎｍのＧａＳｂと膜厚が約５ｎｍのＩｎＡｓとを交互に形成したものであり、本実施の形態においては、２０周期形成している。ｎ型ＧａＳｂクラッド層２２３は、膜厚が約１００ｎｍであり、ｎ型となる不純物元素としてＳｉがドープされており、キャリア濃度が５．０×１０１８ｃｍ−３となっている。ｎ型ＩｎＡｓ層２２４は、膜厚が約３０ｎｍである。
次に、ｎ型ＩｎＡｓ層２２４、ｎ型ＧａＳｂクラッド層２２３、ＭＱＷ層２２２の一部を除去することによりメサ構造２３０を形成する。具体的には、エッチングガスとしてＣＦ４系のガスを用いたドライエッチングにより、ｎ型ＩｎＡｓ層２２４、ｎ型ＧａＳｂクラッド層２２３、ＭＱＷ層２２２の一部を除去し、ｐ型ＧａＳｂクラッド層２２１を露出させることにより、メサ構造２３０を形成する。
次に、メサ構造２３０を形成することにより露出したｐ型ＧａＳｂクラッド層２２１の上に、下部電極２４１を形成し、ｎ型ＩｎＡｓ層２２４の上に上部電極２４２を形成する。下部電極２４１及び上部電極２４２は、例えば、Ｔｉ／Ｐｔ／Ａｕ等の金属積層膜により形成されている。
この後、ＧａＳｂ基板１１１を幅２０μｍ、長さ５０μｍのストライプ状に劈開することにより、本実施の形態における半導体レーザを作製することができる。この半導体レーザは、波長が３．０μｍの端面発光レーザである。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製したＧａＳｂ系発光ダイオード（ＬＥＤ：light emitting diode）である。図１９は、本実施の形態における発光ダイオードの構造を示す。
本実施の形態における発光ダイオードは、第１の実施の形態における半導体結晶基板を用いたものであり、第４の実施の形態と同様の膜をＭＢＥによりエピタキシャル成長させた後、下部電極２４１及び上部電極２４２を形成する。
この後、５０μｍ×５０μｍのチップ形状に劈開することにより、本実施の形態における発光ダイオードを作製することができる。この発光ダイオードは、ｎ型ＩｎＡｓ層２２４が形成されている側より光が出射されるため、ｎ型ＩｎＡｓ層２２４の上の上部電極２４２が形成されていない領域は広い方が好ましい。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した電界効果トランジスタ（ＦＥＴ：Field effect transistor）である。図２０は、本実施の形態における電界効果トランジスタの構造を示す。
本実施の形態における半導体装置は、第１の実施の形態における半導体結晶基板を用いたものであり、ＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３が形成されている。第２のＧａＳｂ層１１３の上には、ＭＢＥにより、Ａｌ０．８Ｇａ０．２Ｓｂ層２５１、チャネル層２５２を順に形成する。Ａｌ０．８Ｇａ０．２Ｓｂ層２５１の膜厚は約２００ｎｍである。チャネル層２５２は、膜厚が５ｎｍのｐ型Ｉｎ０．２Ｇａ０．８Ｓｂ層により形成されており、ｐ型となる不純物元素としてＢｅがドープされており、キャリア濃度が５．０×１０１８ｃｍ−３となっている。
次に、チャネル層２５２の上に、ＡＬＤ（atomic layer deposition）により、絶縁膜２６０を形成する。絶縁膜２６０は、膜厚が３ｎｍのＡｌ２Ｏ３膜により形成されている。
次に、絶縁膜２６０の上に、ゲート電極２７１を形成し、チャネル層２５２の上に、ソース電極２７２及びドレイン電極２７３を形成する。ゲート電極２７１は、ＣＶＤにより絶縁膜２６０の上に、膜厚が約１００ｎｍのＷ膜等を成膜することにより形成する。ゲート電極２７１は、ゲート長が３０ｎｍとなるように形成する。この後、ソース電極２７２及びドレイン電極２７３が形成される領域の絶縁膜２６０を除去した後、Ｎｉ膜等を成膜することによりソース電極２７２及びドレイン電極２７３を形成する。
これにより、本実施の形態における電界効果トランジスタを作製することができる。
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体結晶基板を用いて作製した熱電変換素子である。本実施の形態における熱電変換素子について、図２１及び図２２に基づき説明する。
本実施の形態における熱電変換素子は、第１の実施の形態における半導体結晶基板を用いたものであり、ＧａＳｂ基板１１１の上に、第１のＧａＳｂ層１１２、第２のＧａＳｂ層１１３が形成されている。第２のＧａＳｂ層１１３の上には、ＭＢＥにより、超格子層２８０、キャップ層２８１を順に形成する。超格子層２８０は、膜厚が約５ｎｍのＧａＳｂと膜厚が約５ｎｍのＩｎＡｓとを交互に形成したものであり、本実施の形態においては、５００周期形成している。キャップ層２８１は、膜厚が３０ｎｍのノンドープのＩｎＡｓ膜により形成されている。
次に、キャップ層２８１、超格子層２８０、第２のＧａＳｂ層１１３、第１のＧａＳｂ層１１２を除去することにより、メサ構造２８２を形成する。具体的には、エッチングガスとしてＣＦ４系のガスを用いたドライエッチングにより、キャップ層２８１、超格子層２８０、第２のＧａＳｂ層１１３、第１のＧａＳｂ層１１２を除去することにより、メサ構造２８２を形成する。この状態を図２１に示す。
次に、ＣＶＤによりＳｉＯ２膜２８３を成膜し、メサ構造２８２の隙間をＳｉＯ２膜２８３により埋め込む。この後、ＣＭＰ（Chemical Mechanical Polishing）により、ＧａＳｂ基板１１１の裏面を研磨し、ＧａＳｂ基板１１１の厚さを３μｍ程度まで薄くする。この後、イオンインプラテーション法により、ｎ型、ｐ型のドーパントを各々イオン注入し、活性化アニールを施すことにより、ｎ型領域、ｐ型領域を形成する。この後、一方の側及び他方の側に、各々の素子が直列に接続されるように電極２９０を形成する。電極２９０は、例えば、Ｔｉ／Ｐｔ／Ａｕの金属積層膜により形成されている。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板と、
前記結晶基板の上に、ＧａＳｂを含む材料により形成されたｐ型導電性の第１のバッファ層と、
前記第１のバッファ層の上に、ＧａＳｂを含む材料により形成されたｎ型導電性の第２のバッファ層と、
を有することを特徴とする半導体結晶基板。
（付記２）
前記第１のバッファ層は、ドープされている不純物濃度は１．０×１０１７ｃｍ−３以下であり、キャリア濃度は１．０×１０１８ｃｍ−３以上、１．０×１０２０ｃｍ−３以下であって、
前記第２のバッファ層は、ドープされている不純物濃度は１．０×１０１７ｃｍ−３以下であり、キャリア濃度は１．０×１０１８ｃｍ−３以上、１．０×１０２０ｃｍ−３以下であることを特徴とする付記１に記載の半導体結晶基板。
（付記３）
前記第１のバッファ層は、ＧａＳｂ、または、ＧａＳｂにＩｎ、Ａｓのいずれか若しくは双方を含む材料により形成されており、
前記第２のバッファ層は、ＧａＳｂ、または、ＧａＳｂにＩｎ、Ａｓのいずれか若しくは双方を含む材料により形成されていることを特徴とする付記１または２に記載の半導体結晶基板。
（付記４）
ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板と、
前記結晶基板の上にＧａＳｂを含む材料により形成されたｐ型導電性の第１のバッファ層と、
前記第１のバッファ層の上にＧａＳｂを含む材料により形成されたｎ型導電性の第２のバッファ層と、
前記第２のバッファ層の上に形成された第１の導電型の第１のコンタクト層と、
前記第１のコンタクト層の上に形成された超格子構造を有する赤外線吸収層と、
前記赤外線吸収層の上に形成された第２の導電型の第２のコンタクト層と、
を有することを特徴とする赤外線検出装置。
（付記５）
前記第１のバッファ層は、ドープされている不純物濃度は１．０×１０１７ｃｍ−３以下であり、キャリア濃度は１．０×１０１８ｃｍ−３以上、１．０×１０２０ｃｍ−３以下であって、
前記第２のバッファ層は、ドープされている不純物濃度は１．０×１０１７ｃｍ−３以下であり、キャリア濃度は１．０×１０１８ｃｍ−３以上、１．０×１０２０ｃｍ−３以下であることを特徴とする付記４に記載の赤外線検出装置。
（付記６）
前記第１のバッファ層は、ＧａＳｂ、または、ＧａＳｂにＩｎ、Ａｓのいずれか若しくは双方を含む材料により形成されており、
前記第２のバッファ層は、ＧａＳｂ、または、ＧａＳｂにＩｎ、Ａｓのいずれか若しくは双方を含む材料により形成されていることを特徴とする付記４または５に記載の赤外線検出装置。
（付記７）
前記第１のコンタクト層の導電型は、ｐ型であって、ＧａＳｂを含む材料により形成されており、
前記赤外線吸収層は、ＧａＳｂとＩｎＡｓとを交互に積層して形成した超格子構造により形成されており、
前記第２のコンタクト層の導電型は、ｎ型であって、ＩｎＡｓを含む材料により形成されていることを特徴とする付記４から６のいずれかに記載の赤外線検出装置。
（付記８）
前記第２のコンタクト層及び前記赤外線吸収層には、画素ごとに分離する画素分離溝が形成されていることを特徴とする付記４から７のいずれかに記載の赤外線検出装置。
（付記９）
ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板の上に、分子線エピタキシーによって、ＧａＳｂを含む材料により、第１のバッファ層を形成する工程と、
前記第１のバッファ層の上に、分子線エピタキシーによって、ＧａＳｂを含む材料により、第２のバッファ層を形成する工程と、
を有し、
前記第１のバッファ層を形成する際の基板温度は、４７０℃以上、５５０℃以下であって、
前記第２のバッファ層を形成する際の基板温度は、４２０℃以上、４６０℃以下であることを特徴とする半導体結晶基板の製造方法。
（付記１０）
前記第１のバッファ層を形成する際の基板温度が、５００℃以上、５５０℃以下であることを特徴とする付記９に記載の半導体結晶基板の製造方法。
（付記１１）
前記分子線エピタキシーは、固体原料を用いたものであることを特徴とする付記９または１０に記載の半導体結晶基板の製造方法。
（付記１２）
前記第１のバッファ層は、ＧａＳｂに、Ｉｎ、Ａｓのいずれかまたは双方を含む材料により形成されており、
前記第２のバッファ層は、ＧａＳｂに、Ｉｎ、Ａｓのいずれかまたは双方を含む材料により形成されていることを特徴とする付記９から１１のいずれかに記載の半導体結晶基板の製造方法。
（付記１３）
付記９から１２のいずれかに記載の半導体結晶基板の製造方法により形成された半導体結晶基板の前記第２のバッファ層の上に、第１の導電型の第１のコンタクト層を形成する工程と、
前記第１のコンタクト層の上に、超格子構造を有する赤外線吸収層を形成する工程と、
前記赤外線吸収層の上に、第２の導電型の第２のコンタクト層を形成する工程と、
を有することを特徴とする赤外線検出装置の製造方法。
（付記１４）
前記第１のコンタクト層は、ｐ型であって、ＧａＳｂを含む材料により形成されており、
前記赤外線吸収層は、ＧａＳｂとＩｎＡｓとを交互に積層して形成した超格子構造により形成されており、
前記第２のコンタクト層は、ｎ型であって、ＩｎＡｓを含む材料により形成されていることを特徴とする付記１３に記載の赤外線検出装置の製造方法。
１１１ 結晶基板
１１２ 第１のバッファ層
１１３ 第２のバッファ層
１１４ ｐ型コンタクト層
１１５ 赤外線吸収層
１１６ ｎ型コンタクト層
１２０ 画素分離溝
１３１ パッシベーション膜
１４１ 電極
１４２ 電極
１４３ 配線支持部
１４４ 配線層
１４５ バンプ
１４６ バンプ
１５０ 赤外線検出素子
１６０ 信号読み出し回路素子
１６１ 回路基板
１６２ 電極
１６３ バンプ

Claims (7)

  1. ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板と、
    前記結晶基板の上に、ＧａＳｂを含む材料により形成されたｐ型導電性の第１のバッファ層と、
    前記第１のバッファ層の上に、ＧａＳｂを含む材料により形成されたｎ型導電性の第２のバッファ層と、
    を有し、
    前記第１のバッファ層は、ドープされている不純物濃度は１．０×１０ １７ ｃｍ −３ 以下であり、キャリア濃度は１．０×１０ １８ ｃｍ −３ 以上、１．０×１０ ２０ ｃｍ −３ 以下であって、
    前記第２のバッファ層は、ドープされている不純物濃度は１．０×１０ １７ ｃｍ −３ 以下であり、キャリア濃度は１．０×１０ １８ ｃｍ −３ 以上、１．０×１０ ２０ ｃｍ −３ 以下であることを特徴とする半導体結晶基板。
  2. ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板と、
    前記結晶基板の上にＧａＳｂを含む材料により形成されたｐ型導電性の第１のバッファ層と、
    前記第１のバッファ層の上にＧａＳｂを含む材料により形成されたｎ型導電性の第２のバッファ層と、
    前記第２のバッファ層の上に形成された第１の導電型の第１のコンタクト層と、
    前記第１のコンタクト層の上に形成された超格子構造を有する赤外線吸収層と、
    前記赤外線吸収層の上に形成された第２の導電型の第２のコンタクト層と、
    を有し、
    前記第１のバッファ層は、ドープされている不純物濃度は１．０×１０ １７ ｃｍ −３ 以下であり、キャリア濃度は１．０×１０ １８ ｃｍ −３ 以上、１．０×１０ ２０ ｃｍ −３ 以下であって、
    前記第２のバッファ層は、ドープされている不純物濃度は１．０×１０ １７ ｃｍ −３ 以下であり、キャリア濃度は１．０×１０ １８ ｃｍ −３ 以上、１．０×１０ ２０ ｃｍ −３ 以下であることを特徴とする赤外線検出装置。
  3. 前記第１のコンタクト層の導電型は、ｐ型であって、ＧａＳｂを含む材料により形成されており、
    前記赤外線吸収層は、ＧａＳｂとＩｎＡｓとを交互に積層して形成した超格子構造により形成されており、
    前記第２のコンタクト層の導電型は、ｎ型であって、ＩｎＡｓを含む材料により形成されていることを特徴とする請求項２に記載の赤外線検出装置。
  4. ＧａＳｂまたはＩｎＡｓを含む材料により形成された結晶基板の上に、分子線エピタキシーによって、ＧａＳｂを含む材料により、第１のバッファ層を形成する工程と、
    前記第１のバッファ層の上に、分子線エピタキシーによって、ＧａＳｂを含む材料により、第２のバッファ層を形成する工程と、
    を有し、
    前記第１のバッファ層を形成する際の基板温度は、４７０℃以上、５５０℃以下であって、
    前記第２のバッファ層を形成する際の基板温度は、４２０℃以上、４６０℃以下であることを特徴とする半導体結晶基板の製造方法。
  5. 前記第１のバッファ層を形成する際の基板温度が、５００℃以上、５５０℃以下であることを特徴とする請求項４に記載の半導体結晶基板の製造方法。
  6. 前記分子線エピタキシーは、固体原料を用いたものであることを特徴とする請求項４または５に記載の半導体結晶基板の製造方法。
  7. 請求項４から６のいずれかに記載の半導体結晶基板の製造方法により形成された半導体結晶基板の前記第２のバッファ層の上に、第１の導電型の第１のコンタクト層を形成する工程と、
    前記第１のコンタクト層の上に、超格子構造を有する赤外線吸収層を形成する工程と、
    前記赤外線吸収層の上に、第２の導電型の第２のコンタクト層を形成する工程と、
    を有することを特徴とする赤外線検出装置の製造方法。
JP2016116470A 2016-06-10 2016-06-10 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法 Active JP6673038B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016116470A JP6673038B2 (ja) 2016-06-10 2016-06-10 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法
EP17165717.4A EP3255653A1 (en) 2016-06-10 2017-04-10 Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector
US15/486,671 US10720455B2 (en) 2016-06-10 2017-04-13 Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector
US16/892,615 US11043517B2 (en) 2016-06-10 2020-06-04 Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016116470A JP6673038B2 (ja) 2016-06-10 2016-06-10 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017220648A JP2017220648A (ja) 2017-12-14
JP6673038B2 true JP6673038B2 (ja) 2020-03-25

Family

ID=58547330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016116470A Active JP6673038B2 (ja) 2016-06-10 2016-06-10 半導体結晶基板、赤外線検出装置、半導体結晶基板の製造方法及び赤外線検出装置の製造方法

Country Status (3)

Country Link
US (2) US10720455B2 (ja)
EP (1) EP3255653A1 (ja)
JP (1) JP6673038B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7073948B2 (ja) 2018-07-05 2022-05-24 富士通株式会社 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法
US10879420B2 (en) 2018-07-09 2020-12-29 University Of Iowa Research Foundation Cascaded superlattice LED system
CN109461786B (zh) * 2018-09-20 2020-06-19 中国科学院半导体研究所 双通道长波红外探测器
CN113823551B (zh) * 2020-06-19 2024-10-18 中国科学院半导体研究所 一种在GaAs衬底上生长GaSb外延片的方法及GaAs基衬底
CN116722063B (zh) * 2023-08-10 2023-10-31 太原国科半导体光电研究院有限公司 一种平面结构超晶格红外探测器及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61204988A (ja) * 1985-03-08 1986-09-11 Fujitsu Ltd 半導体受光素子
JPH01154514A (ja) * 1987-12-10 1989-06-16 Fujitsu Ltd 分子線エピタキシャル成長法
JPH03129721A (ja) 1989-03-28 1991-06-03 Daido Steel Co Ltd 化合物半導体の結晶成長法
JP3127574B2 (ja) * 1992-05-15 2001-01-29 ソニー株式会社 オーミック電極及びその形成方法
JP4824270B2 (ja) * 2003-09-29 2011-11-30 浜松ホトニクス株式会社 半導体基板
US20080203425A1 (en) * 2004-01-22 2008-08-28 Advanced Optical Materials, Llc Phototransistors, Methods of Making Phototransistors, and Methods of Detecting Light
IL174844A (en) * 2006-04-06 2011-02-28 Semi Conductor Devices An Elbit Systems Rafael Partnership Unipolar semiconductor photodetector with suppressed dark current and method for producing the same
US7518165B2 (en) * 2006-09-14 2009-04-14 Teledyne Licensing, Llc Epitaxial nucleation and buffer sequence for via-compatible InAs/AlGaSb HEMTs
US7638791B2 (en) * 2008-03-05 2009-12-29 Mp Technologies, Llc InAs/GaSb infrared superlattice photodiodes doped with Beryllium
US8680641B2 (en) * 2010-02-19 2014-03-25 University Of Iowa Research Foundation System and method of planar processing of semiconductors into detector arrays
WO2012073539A1 (ja) * 2010-12-01 2012-06-07 住友電気工業株式会社 受光素子、検出装置、半導体エピタキシャルウエハ、およびこれらの製造方法
US9065000B2 (en) * 2011-03-02 2015-06-23 Gregory Belenky Compound semiconductor device on virtual substrate
JP6080092B2 (ja) * 2012-05-30 2017-02-15 住友電気工業株式会社 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
EP2865010A1 (en) * 2012-06-26 2015-04-29 Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi Inas/alsb/gasb based type- ii sl pin detector with p on n and n on p configurations
EA018300B1 (ru) * 2012-09-07 2013-06-28 Ооо "Лед Микросенсор Нт" ГЕТЕРОСТРУКТУРА НА ОСНОВЕ ТВЁРДОГО РАСТВОРА GaInAsSb, СПОСОБ ЕЁ ИЗГОТОВЛЕНИЯ И СВЕТОДИОД НА ОСНОВЕ ЭТОЙ ГЕТЕРОСТРУКТУРЫ
US9184202B2 (en) * 2013-03-15 2015-11-10 Banpil Photonics, Inc. Broadband image sensor and manufacturing thereof
JP6138018B2 (ja) * 2013-10-03 2017-05-31 三菱電機株式会社 赤外線固体撮像素子
JP6130774B2 (ja) 2013-12-05 2017-05-17 日本電信電話株式会社 半導体素子とその作製方法

Also Published As

Publication number Publication date
US20170358613A1 (en) 2017-12-14
US20200295059A1 (en) 2020-09-17
US11043517B2 (en) 2021-06-22
EP3255653A1 (en) 2017-12-13
US10720455B2 (en) 2020-07-21
JP2017220648A (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
US11335725B2 (en) High efficiency wide spectrum sensor
US11043517B2 (en) Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector
Lei et al. Progress, challenges, and opportunities for HgCdTe infrared materials and detectors
US9673347B2 (en) Minority carrier based HgCdTe infrared detectors and arrays
US11152210B2 (en) Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate
US8022390B1 (en) Lateral conduction infrared photodetector
Razeghi et al. Type-II InAs/GaSb photodiodes and focal plane arrays aimed at high operating temperatures
CN101271933A (zh) 量子点-阱红外探测器的结构及其制备方法
JP2020009861A (ja) 赤外線検出器、赤外線検出装置及び赤外線検出器の製造方法
US20190319143A1 (en) Semiconductor crystal substrate, device, and method for manufacturing semiconductor crystal substrate
JP7176402B2 (ja) 化合物半導体装置及びその製造方法、赤外線検出器
JP6613923B2 (ja) 半導体積層体、受光素子および半導体積層体の製造方法
JP2009278003A (ja) フォトダイオード
KR20180019269A (ko) 반도체 장치
JP7200651B2 (ja) 半導体ウエハ、赤外線検出器、これを用いた撮像装置、半導体ウエハの製造方法、及び赤外線検出器の製造方法
JP2020096064A (ja) 化合物半導体装置及びその製造方法、赤外線検出器
JP2014110399A (ja) 受光デバイス、半導体ウエハ、その製造方法、およびセンシング装置
JP2017147323A (ja) 赤外線検出素子、赤外線検出器および赤外線検出素子の製造方法
JP2016143864A (ja) 赤外線検出素子、その製造方法及び赤外線検出器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R150 Certificate of patent or registration of utility model

Ref document number: 6673038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250