JP2005102279A - データ受信装置 - Google Patents

データ受信装置 Download PDF

Info

Publication number
JP2005102279A
JP2005102279A JP2004323445A JP2004323445A JP2005102279A JP 2005102279 A JP2005102279 A JP 2005102279A JP 2004323445 A JP2004323445 A JP 2004323445A JP 2004323445 A JP2004323445 A JP 2004323445A JP 2005102279 A JP2005102279 A JP 2005102279A
Authority
JP
Japan
Prior art keywords
output
value
absolute value
vector
calculating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004323445A
Other languages
English (en)
Inventor
Mitsuru Uesugi
充 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004323445A priority Critical patent/JP2005102279A/ja
Publication of JP2005102279A publication Critical patent/JP2005102279A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】 Ｄ／Ａ変換なしにレベル調節を行なうことができる簡単な構成の利得調整回路をデータ受信装置に設ける。
【解決手段】 入力信号の利得を調整する利得制御手段６１と、利得調整後の信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段６２と、ベクトル成分Ａx及びＡyをサンプリングするＡ／Ｄ変換手段６３、６１２と、サンプリングされたデータの絶対値を計算する絶対値計算手段と、基準値を発生する基準値発生手段と、記絶対値計算手段の出力する絶対値から基準値を減ずる減算手段と、シフトレジスタと、シフトレジスタに入る減算手段の出力信号を選択する選択手段と、シフトレジスタの出力を平滑化するローパスフィルタとを設け、ローパスフィルタからの出力電圧を基準電圧と比較して、利得調整手段の利得を制御するようにしたデータ受信装置であり、簡単な回路で入力信号のベクトルの大きさを１に調整することができる。
【選択図】図６

Description

本発明は、移動通信などの高速無線伝送に使用するデータ受信装置に関し、特に、逆正接計算、回路遅延検波及び誤差検出などを行なう処理回路の回路規模を小さくし、消費電力の低減を図るものである。
遅延検波をディジタル回路で精度よく行なうために、乗算器を用いて信号成分を１シンボル前の信号成分と乗算し、次いで乗算したものを加算または減算処理することが行なわれる。しかし、乗算器は回路規模が大きく、特に、高速で遅延検波を行なう場合には、多くの消費電力が必要になる。そこで、乗算器を用いずに遅延検波を行なうため、信号成分の逆正接（ｔａｎ-1）をテーブルから求め、この逆正接の１シンボル間の差から位相情報を検出する方法が採られている。但し、この場合も、大量のデータが記録されたテーブルを必要としたのでは、回路規模の削減に繋がらない。そのため、この逆正接の演算において、テーブルに多大の量のデータを記録しなくて済むように、数々の工夫がされている。
下記特許文献１（特公昭６２−５４９）に記載された逆正接計算回路は、図１９に示すように、直交座標で表したベクトル成分Ａxが入力する入力端子191と、直交座標で表したベクトル成分Ａyが入力する入力端子197と、Ａx及びＡyのうち、大きい成分をａから、小さい成分をｂから出力する切替回路192と、ｂから出力された成分をａから出力された成分で除算（ｂ／ａ）する割算回路193と、この割算結果をアドレスとして√｛１＋（ａ／ｂ）2｝を求めるための平方根テーブル194と、平方根テーブル194で求めた√｛１＋（ａ／ｂ）2｝の値とｂの値とを乗算する乗算回路195と、乗算回路195で得られたベクトルの大きさを出力する出力端子196と、ｂ／ａをアドレスとしてｔａｎ-1（ｂ／ａ）の値を求めるためのアークタンジェントテーブル198と、π／２からｔａｎ-1（ｂ／ａ）を減算する加算回路1911と、ＡxとＡyとの大小関係に応じてアークタンジェントテーブル198または加算回路1911の出力を選択する切替回路199と、求めるべきアークタンジェント値が出力される出力端子1910とを備えている。
この回路では、成分ＡxとＡyとを比較し、その結果に従って切替回路192を切り替え、割算回路193により、小さい方ｂを大きい方ａで除算する割算ｂ／ａを行なう。この割算結果ｂ／ａをアドレスとして、平方根テーブル194より、√｛１＋（ａ／ｂ）2｝の値を求める。この出力に対して、乗算回路195でｂを乗算することにより、ベクトルの大きさ｜Ａ｜が得られ、この｜Ａ｜が端子196から出
力される。
一方、アークタンジェントテーブル198からは、やはりｂ／ａをアドレスとしてｔａｎ-1（ｂ／ａ）の値を求め、切替回路199で、Ａxの方がＡyより大きい場合には、ｔａｎ-1（ｂ／ａ）の値を、また、Ａxの方がＡyより小さい場合には、加算回路1911で求めたπ／２−ｔａｎ-1（ｂ／ａ）の値を、アークタンジェント値βとして出力する。この値が端子1910から出力される。
こうすることにより、平方根テーブル194及びアークタンジェントテーブル198はそれぞれ半分の大きさで済む。
また、下記特許文献２（特公平６−１０５４２１）には、ｘの上位の桁をＨ、ｘの下位の桁をＬとするとき、
ａｒｃｔａｎ（ｘ）≒ａｒｃｔａｎ（Ｈ）＋Ｌ／（Ｈ2＋１） （数１）
となることを利用して逆正接を計算する回路が開示されている。
この逆正接計算回路は、図２０に示すように、入力信号204を蓄える２ｎビットレジスタ201と、２ｎビットレジスタ201からその上位ｎビット（Ｈ）が入力すると、このＨをアドレスとして、ＲＯＭ制御信号2012に応じて、蓄積している１／（Ｈ2＋１）の値及びａｒｃｔａｎ（Ｈ）の値を順次出力するＲＯＭ209と、ＲＯＭ209の出力を蓄える２ｎビットレジスタ2010と、２ｎビットレジスタ201から入力する下位ｎビット（Ｌ）と２ｎビットレジスタ2010から入力する１／（Ｈ2＋１）とを乗算する乗算器202と、乗算器202の出力を蓄えるｎビットレジスタ203と、２ｎビットレジスタ2010から入力するａｒｃｔａｎ（Ｈ）の値とｎビットレジスタ203から入力するＬ／（Ｈ2＋１）とを加算する加算器206と、加算器206の出力を蓄える２ｎビットレジスタ207と、演算結果を出力する出力端子2011とを備えている。
この回路では、２ｎビットの入力信号204が２ｎビットレジスタ201に蓄えられ、入力信号の上位ｎビット208（（数１）におけるＨ）がＲＯＭ209の番地として使用される。ＲＯＭ209は、最初に入力するＲＯＭ制御信号2012によって、ｎビ
ットの１／（Ｈ2＋１）の値を出力する。この値は、２ｎビットレジスタ2010を介して、乗算器202に入力する。
一方、２ｎビットレジスタ201からは、入力信号の下位ｎビット205（（数１）におけるＬ）が乗算器202に出力され、乗算器202は、これらを乗算して、Ｌ／（Ｈ2＋１）を２ｎビットの精度で求め、その上位ｎビットをｎビットレジスタ203で蓄える。ｎビットレジスタ203は、このｎビットの上位ｎビットに０を付加したものを加算器206に出力する。
ＲＯＭ209は、次に入力するＲＯＭ制御信号2012によって、ａｒｃｔａｎ（Ｈ）の値を２ｎビットで出力する。この値は２ｎビットレジスタ2010を介して加算器206に入力する。加算器206は、このａｒｃｔａｎ（Ｈ）の値と、ｎビットレジスタ203から入力するＬ／（Ｈ2＋１）の値とを加算する。このことにより（数１）のａｒｃｔａｎ（ｘ）が求まり、２ｎビットレジスタ207を介して演算結果が出力される。
この方法を用いれは、２ｎビットの入力に対して、ａｒｃｔａｎ（Ｈ）と１／（Ｈ2＋１）のテーブルを合わせても、通常２2nだけ必要なＲＯＭの容量が２n+1の容量で済むことになる。
また、信号の復調に際しては、入力信号レベルの調整が必要になる。このレベル調整では、一般的に、符号化出力と設定値とを比較して、この比較結果を入力信号増幅器にフィードバックし、その増幅率を制御している。
従来のレベル調整回路の一例として、下記特許文献３（特開平１−７１２７０）に記載されている回路を示す。この回路は、図２１に示すように、入力信号218とフィードバックされた信号との差分に応じて入力信号を増幅する差動増幅器212と、差動増幅器212の出力をディジタル信号に変換するＡ／Ｄ変換器213と、Ａ／Ｄ変換器213の出力から不要成分を除く低域濾波器214と、レベル調整の時期を制限するゲート215と、ゲート215の作動信号を発生するゲートパルス発生器2112と、符号化出力と設定値とを比較する比較器211とを備え、比較器211は、入力する信号から設定値219を減算する減算器216と、減算器216の出力を非線形増幅する非線形増幅器217と、非線形増幅器217の出力を積分する積分器2111と、積分器2111の出力をアナログ信号に変換するＤ／Ａ変換器2110とを具備している。
この回路はＴＶ信号のレベル調整用に作られており、そのため、レベル調整をブランキング信号の期間のみで行なうように、ゲート215とゲートパルス発生器2112とを有している。
この回路では、入力信号218が差動増幅器212に入力すると、差動増幅器212は、入力信号218からＤ／Ａ変換器2110の出力を差し引いた信号を出力する。この信号は、Ａ／Ｄ変換器213でサンプリングされ、低域濾波器214で濾波され、ゲート215を通って比較器211に入る。このゲート215は、ゲートパルス発生器2112からのパルスによって、入力信号218がブランキングレベルとなる期間のみ開かれる。
ゲート215の出力は、比較器211に入り、この中で減算器216により設定値219Ｄ０との差が検出され、非線形増幅器217で増幅された後、積分器2111で積分され、次いで、Ｄ／Ａ変換器2110でアナログ信号に変換されて、差動増幅器212に入力する。
特公昭６２−５４９号公報 特公平６−１０５４２１号公報 特開平１−７１２７０号公報
しかし、これらの回路は、回路規模をさらに削減して低消費電力化を図るための改良の余地を残している。
例えば、従来例として示した逆正接回路は、いずれも逆正接を計算する際に、使用するＲＯＭテーブルの大きさを削減しようとするものであるが、しかし、両者ともＲＯＭはなくならず、また、乗算器が必要であるなど、付加回路もそれほど小さくない。これらのことは、回路の小型化、低消費電力化の妨げになる。
また、従来のレベル調整回路は、Ｄ／Ａ変換器を必要としており、これも、装置の小型化、低消費電力化を妨げる要因になっている。
本発明は、こうした従来の問題点を解決するものであり、遅延検波での逆正接の計算や誤差検出、あるいは入力信号のレベル調整を小さい回路規模で実現し、遅延検波回路の小型化や消費電力の低減を図ることができるデータ受信装置を提供することを目的としている。
本発明では、乗算やテーブルを用いずに逆正接を近似できる式を導き、これに従って逆正接を計算する簡単な逆正接演算回路や、Ｄ／Ａ変換なしにレベル調節を行なうことができる簡単な構成の利得調整回路をデータ受信装置に設けている。
そのため、装置を小型化し、低消費電力化することが可能となり、また、この構成に簡単な回路を付加することにより、
（１）入力レベルの無調整化
（２）周波数オフセットの除去
（３）チャネルデコーダにおける軟判定誤り訂正による誤り率特性の向上
（４）精度の良い回線品質の推定
（５）ダイバーシチによる受信品質の向上
を実現することができる。
本発明のデータ受信装置は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに逆正接及び遅延検波の計算を行なうことができ、また、これにわずかな回路を付加することで、
（１）入力レベルの無調整化
（２）周波数オフセットの除去
（３）チャネルデコーダにおける軟判定誤り訂正による誤り率特性の向上
（４）精度の良い回線品質の推定
（５）ダイバーシチによる受信品質の向上
などを実現することができる。この場合でも、回路が小規模で済むので、装置の小型化及び低消費電力化に有利である。
請求項１に記載の発明は、入力信号の利得を調整する利得制御手段と、利得調整後の信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段と、ベクトル成分Ａx及びＡyをサンプリングするＡ／Ｄ変換手段と、サンプリングされたデータの絶対値を計算する絶対値計算手段と、基準値を発生する基準値発生手段と、記絶対値計算手段の出力する絶対値から基準値を減ずる減算手段と、シフトレジスタと、シフトレジスタに入る減算手段の出力信号を選択する選択手段と、シフトレジスタの出力を平滑化するローパスフィルタとを設け、ローパスフィルタからの出力電圧を基準電圧と比較して、利得調整手段の利得を制御するようにしたデータ受信装置であり、簡単な回路で入力信号のベクトルの大きさを１に調整することができる。
請求項２に記載の発明は、入力信号の利得を調整する利得制御手段と、利得調整後の信号をサンプリングするＡ／Ｄ変換手段と、サンプリングされた信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段と、ベクトル成分Ａx、Ａyの絶対値を計算する絶対値計算手段と、基準値を発生する基準値発生手段と、絶対値計算手段の出力する絶対値から基準値を減ずる減算手段と、シフトレジスタと、シフトレジスタに入る減算手段の出力信号を選択する選択手段と、シフトレジスタの出力を平滑化するローパスフィルタとを設け、ローパスフィルタからの出力電圧を基準電圧と比較して、利得調整手段の利得を制御するようにしたデータ受信装置であり、Ａ／Ｄ変換手段を直交検波手段の前に置くことによって、Ａ／Ｄ変換手段の数を減らすことができる。
請求項３に記載の発明は、入力信号の利得を調整する利得制御手段と、利得調整後の信号をサンプリングするＡ／Ｄ変換手段と、サンプリングされた信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段と、ベクトル成分Ａx、Ａyの絶対値を計算する絶対値計算手段と、基準値を発生する基準値発生手段と、絶対値計算手段の出力する絶対値から前記基準値を減ずる減算手段と、シフトレジスタと、シフトレジスタに入る前記減算手段の出力信号を選択する選択手段と、シフトレジスタの出力を平滑化するローパスフィルタと、ローパスフィルタからの出力電圧を基準電圧と比較して、利得調整手段の利得を制御する手段と、ベクトル成分Ａx、Ａyからベクトルの属する象限を計算する象限計算手段と、ベクトル成分Ａxの絶対値からベクトル成分Ａyの絶対値を減算する減算手段と、減算手段の減算結果を、象限計算手段の検出結果を反映して変換する変換手段と、変換手段の出力する信号を遅延する遅延手段と、変換手段の出力する信号から前記遅延手段の出力する信号を減算する減算手段と、減算手段の出力する信号に含まれる周波数オフセットを補正する補正手段と、補正手段から出力される信号により復号を行なう判定手段と、減算手段から出力された信号と前記判定手段が復号した信号との間の誤差を検出する誤差検出用減算手段と、誤差検出用減算手段から出力される信号の平均値を演算して演算結果を前記補正手段に出力する平均演算手段と、誤差検出用減算手段から出力される信号の絶対値を計算する絶対値計算手段と、絶対値を用いて復号データの軟判定を行なうチャネルデコーダと、絶対値計算手段の出力する絶対値を積算する加算手段と、加算手段の出力を回線品質推定値に変換する変換テーブルとを備えたデータ受信装置であり、入力信号の利得調整、逆正接演算、遅延検波などを小型で消費電力の少ない回路により実行することができる。
請求項４に記載の発明は、入力するベクトル成分Ａx及びベクトル成分Ａyに対してそれぞれの絶対値を計算する絶対値計算手段と、その絶対値の差を計算する逆正接計算用減算手段と、ベクトル成分Ａx及びＡyを有するベクトルの属する象限を検出する象限計算手段と、ベクトル成分Ａx、Ａyの絶対値の大きい方と小さい方とを選択する大小選択手段と、大小選択手段で選択された小さい方の絶対値のビットを右にシフトする右シフト手段と、大小選択手段で選択された大きい方の絶対値と前記右シフト手段でビットシフトされた小さい方の絶対値とを加算して前記ベクトルの大きさに相当する値Ｚを生成する加算手段と、このＺの値のビットを左にシフトしてＺの倍数を生成する左シフト手段と、ベクトルの属する象限に応じて０またはＺの整数倍の値から選択した位相補正用の値を出力する加算値選択手段と、ベクトルの属する象限に応じて前記逆正接計算用減算手段から出力される値を反転する反転手段と、反転手段の出力する値に前記加算値選択手段から出力された位相補正用の値を加算する位相補正用加算手段と、位相補正された値を用いて遅延検波を行なう遅延検波手段と、遅延検波された値を用いて復号する復号手段とを備えるデータ受信装置であり、ベクトルの大きさが既知でない入力信号の遅延検波や復号を簡単な回路で行なうことができる。
請求項５に記載の発明は、請求項４に記載のデータ受信装置において、遅延検波された値の絶対値を計算する遅延検波後絶対値計算手段と、遅延検波後絶対値計算手段の出力する絶対値から前記Ｚの整数倍の値を減じる減算手段と、前記遅延検波後絶対値計算手段及び減算手段の出力する符号に基づいてデータを復号する復号手段とを設けたものであり、簡単な回路で復号を行なうことができる。
請求項６に記載の発明は、入力するベクトル成分Ａx及びベクトル成分Ａyに対してそれぞれの絶対値を計算する絶対値計算手段と、その絶対値の差を計算する逆正接計算用減算手段と、ベクトル成分Ａx及びＡyを有するベクトルに属する象限を検出する象限計算手段と、ベクトル成分Ａx、Ａyの絶対値の大きい方と小さい方とを選択する大小選択手段と、大小選択手段で選択された小さい方の絶対値のビットを右にシフトする右シフト手段と、大小選択手段で選択された大きい方の絶対値と前記右シフト手段でビットシフトされた小さい方の絶対値とを加算して前記ベクトルの大きさに相当する値Ｚを生成する加算手段と、ベクトルの属する象限に応じて前記逆正接計算用減算手段から出力される値を反転する反転手段と、反転手段の出力する値を用いて遅延検波を行なう遅延検波手段と、遅延検波された値の絶対値を計算する遅延検波後絶対値計算手段と、遅延検波後絶対値計算手段の出力する絶対値から前記Ｚの値を減じる減算手段と、減算手段の減算結果やベクトルの属する象限の信号からデータを復号する復号手段とを備えるデータ受信装置であり、ベクトルの大きさが既知でない入力信号の遅延検波や復号を行なう回路の構成をさらに簡単にすることができる。
請求項７に記載の発明は、入力するベクトル成分Ａx及びベクトル成分Ａyに対してそれぞれの絶対値を計算する絶対値計算手段と、その絶対値の差を計算する減算手段と、ベクトル成分Ａx、Ａyを有するベクトルの大きさに相当する値Ｚを生成するベクトル大きさ計算手段と、減算手段により計算された前記絶対値の差をＺで除算する複数段の除算手段と、ベクトル成分Ａx、ベクトル成分Ａy、減算手段の出力及び各除算手段の出力のＭＳＢによって表される情報から位相情報を検出する位相判定手段とを備えるデータ受信装置であり、ベクトルの大きさが１でない入力ベクトルの位相を正確に検出することができる。
請求項８に記載の発明は、請求項７のデータ受信装置において、除算手段に、入力データを２倍するためにシフトする左シフト手段と、入力データのＭＳＢを反転する反転手段と、反転手段の出力が１のときにＺを反転して出力し、反転手段の出力が０のときにＺをそのまま出力する排他的論理和手段と、左シフト手段と排他的論理和手段と反転手段との出力を加算する加算手段とを設けたものであり、この除算手段により、ディジタル的な除算が可能となる。
以下、本発明の実施の形態について、図面を用いて説明する。
（第１の実施の形態）
第１の実施形態は、入力信号のベクトル成分がＡx及びＡyであるときにａｒｃｔａｎ（Ａy／Ａx）を演算する逆正接演算回路であり、この回路は、
Ａx 2＋Ａy 2＝１の場合に、ｘ＝ａｒｃｔａｎ（Ａy／Ａx）とすると、
｜Ａx｜−｜Ａy｜≒ −（４ｘ／π）＋１：第１象限
（４ｘ／π）−３：第２象限
−（４ｘ／π）−３：第３象限
（４ｘ／π）＋１：第４象限 （数２）
と表すことができる、という原理を用いている。
図２は、｜Ａx｜−｜Ａy｜とａｒｃｔａｎ（Ａy／Ａx）との関係を図示したものであり、両者の間にほぼ直線的な関係があることが分かる。（数２）は、この関係を直線で近似しており、このように近似しても、（数２）の両辺の間は最大で１．８度程度の誤差しかない。
第１の実施形態の逆正接演算回路は、図１に示すように、ベクトル成分Ａx12の絶対値を計算する絶対値計算器11と、ベクトル成分Ａy16の絶対値を計算する絶対値計算器13と、絶対値計算器11の出力｜Ａx｜から絶対値計算器13の出力｜Ａy｜を減算する減算器14と、Ａx及びＡyの符号からベクトルの位置する象限を求める象限計算器18と、（数２）の関係に基づいてｘ（＝ａｒｃｔａｎ（Ａy／Ａx））を算出する変換器15とを備えている。
この回路では、ベクトル成分Ａx12が入力する絶対値計算器11が、絶対値を計算して｜Ａx｜を出力し、ベクトル成分Ａy16が入力する絶対値計算器13が、絶対値を計算して｜Ａy｜を出力する。減算器14は、この｜Ａx｜から｜Ａy｜を減算して、｜Ａx｜−｜Ａy｜を出力する。
一方、象限計算器18は、ベクトル成分Ａxとベクトル成分Ａyとの符号から、象限を特定して、｜Ａx｜−｜Ａy｜の値が（数２）の中のどの関係にあるかを判定する。
変換器15は、減算器14の出力に対して、象限計算器18で判定した象限に合った変換を行ない、ｘを算出する。このとき、演算結果を遅延検波などに用いる場合には、π／４を掛けてｘをラジアンに直す代わりに、２のべき乗を掛けておいた方がその後の処理が便利になる。この変換には乗算を必ずしも必要としない(ビットシフトのみで十分対処できる)。
このように、この逆正接回路は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに逆正接の計算を行なうことができ、回路規模を大幅に削減することができる。従って、この回路をデータ受信装置に用いることにより、装置の小型化及び低消費電力化を図ることができる。
（第２の実施の形態）
第２の実施形態は、（数２）を変形した次式（数３）により逆正接を演算する逆正接演算回路であり、この回路は、
Ａx 2＋Ａy 2＝１の場合に、ｘ＝ａｒｃｔａｎ（Ａy／Ａx）とすると、
ＡxとＡyとが同符号のとき（第１象限及び第３象限）は、
Ａy−Ａx≒ （４ｘ／π）−１：第１象限
−（４ｘ／π）−３：第３象限
ＡxとＡyとが異符号のとき（第２象限及び第４象限）は、
Ａy＋Ａx≒ −（４ｘ／π）＋３：第２象限
（４ｘ／π）＋１：第４象限 （数３）
と表すことができる、という原理を用いている。この（数３）の精度は（数２）の場合と同じである。
この逆正接演算回路は、図３に示すように、ベクトル成分Ａx32及びベクトル成分Ａy36の符号からベクトルの位置する象限を求める象限計算器38と、ＡxとＡyとが同符号のときにＡxの符号を反転する反転器31と、ベクトル成分Ａy36と反転器31の出力とを加算する加算器33と、Ａxが負のとき（第２象限及び第３象限）に加算器33の出力を反転する反転器34と、（数３）の関係に基づいてｘ（＝ａｒｃｔａｎ（Ａy／Ａx））を算出する変換器15とを備えている。
この回路では、象限計算器38がベクトル成分Ａx32及びベクトル成分Ａy36の符号から、ベクトルの属する象限を計算する。そして、ベクトル成分Ａx32とベクトル成分Ａy36との符号が同じである第１象限及び第３象限の場合は、反転器31にベクトル成分Ａx32の反転を行なわせ、ベクトル成分Ａx32とベクトル成分Ａy36との符号が異なる第２象限及び第４象限の場合は、反転を行なわせない。
加算器33は、この反転器31の出力とベクトル成分Ａy36とを加えることによって、（数３）におけるＡy−ＡxまたはＡy＋Ａxを出力する。
象限計算器38は、更にベクトル成分Ａx32が負である第２象限及び第３象限の場合には、反転器34に、加算器33の出力を反転させる。変換器35は、反転器34の出力する値に、ベクトルの属する象限に応じて、１、３、−３、−１を加えてπ／４倍することによってｘを求める。遅延検波等に用いる場合には、π／４を掛けてｘをラジアンに直す代わりに、２のべき乗を掛けておいた方が便利なので、この変換には乗算を必ずしも必要としない（ビットシフトで処理できる）。
図４は、第２の実施形態の逆正接演算回路をディジタル回路で実現した例を示している。点線で囲まれた部分が図３の各ブロックに相当しており、象限計算器38は、ＡxのＭＳＢとＡyのＭＳＢとの排他的論理和を取るＸＯＲ41と、Ａx及びＡyのＭＳＢの組み合わせに応じて１、３、−３、−１を出力する変換制御器42とから成り、反転器31は、象限計算器38のＸＯＲ41の出力を反転するＮＯＴ43と、このＮＯＴ43の出力が０のときはＡxのＭＳＢ以降の値をそのまま出力し、Ｎ
ＯＴ43の出力が１のときはＡxのＭＳＢ以降の値を反転して出力するＸＯＲ44とから成り、また、加算器33は、Ａyの値と反転器31のＸＯＲ44の出力とそのキャリを表す値とを加算する加算器45とから成る。
また、反転器34は、ＡxのＭＳＢが０のときは加算器45の出力をそのまま出力し、ＡxのＭＳＢが１のときは加算器45の出力を反転して出力するＸＯＲ46から成り、変換器35は、象限計算器38の変換制御器42から出力される値と反転器34のＸＯＲ46の出力とそのキャリを表す値とを加算する加算器47から成る。
この図４において、太い線は複数ビットから構成される信号を表し、細い線は１ビットの信号を示している。
この回路では、ＡxのＭＳＢとＡyのＭＳＢとが象限計算器38のＸＯＲ41と変換制御器42とに入り、ＸＯＲ41はＡxとＡyとが同符号のときに０を、異符号のときに１を出力する。また、変換制御器42は、Ａx及びＡyのＭＳＢが共に正のときには１を、ＡxのＭＳＢが負でＡyのＭＳＢが正のときには３を、Ａx及びＡyのＭＳＢが共に負のときには−３を、ＡxのＭＳＢが正でＡyのＭＳＢが負のときには−１を、加算器47に出力する。
ＸＯＲ41の出力は反転器31のＮＯＴ43で反転されてＸＯＲ44に入力し、ＸＯＲ44は、ＡxのＭＳＢ以降のビットを、ＮＯＴ43の出力が１のときには反転して、また、ＮＯＴ43の出力が０のときにはそのまま、加算器45に出力する。
加算器45には、Ａyのデータと、ＸＯＲ44の出力と、このＸＯＲ44の出力の正負を表すＮＯＴの出力（キャリ）とが入力し、加算器45はそれらを加算して加算結果を出力する。ＸＯＲ46は、加算器45の出力を、Ａxの符号が負のときには反転し、Ａxの符号が正のときにはそのまま、加算器47に出力する。
加算器47には、変換制御器42から出力された値と、ＸＯＲ46の出力値と、その値の正負を表すキャリとが入力し、加算器47は、これらの値を加算して、（数３）の各象限における（４ｘ／π）の値を出力する。この例は、最後にπ／４の乗算を行なわずに逆正接の値を出力するときの例である。
このように、この逆正接演算回路は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに逆正接の計算が行なえるため、回路規模が大幅に削減でき、小型化及び低消費電力化に有利である。また、図４からも分かるように、第１の実施形態に比べて、絶対値演算が少ないので回路規模が更に小さくなる。
（第３の実施の形態）
第３の実施形態は、第１及び第２の実施形態の回路を用いて構成する遅延検波回路である。
この遅延検波回路は、図５に示すように、ベクトル成分Ａx55及びＡy58からベクトルの位相を計算する位相検出器51と、位相検出器51の出力を１シンボル時間だけ遅延させる遅延器52と、位相検出器51の現在出力とその１シンボル時間前の出力との差分を計算する減算器53と、減算器53の出力を基にデータを復号する判定器54とを備えている。
この回路では、位相検出器51が、第１または第２の実施形態の構成により、ベクトル成分Ａx55とベクトル成分Ａy58とからベクトルの位相を計算する。このとき、最終結果はπ／４を乗算しないでおく。例えば検出位相56が８ビットであれば３６０／２５６度の解像度で位相が表されたことになる。
検出位相56は、遅延器52で１シンボル時間だけ遅延される。減算器53は、位相検出器51より入力する検出位相56から、遅延器52より入力する値を減算することによって遅延検波を行なう。このとき、キャリを無視することによって２πでＭＯＤをとったことになる。
判定器54は、減算結果の上位２ビットにより復調データ57を得る。
このように、この遅延検波回路は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに、逆正接及び遅延検波の計算を行なうことができるので、回路規模を大幅に削減することが可能になり、機器の小型化及び低消費電力化に有利である。
（第４の実施の形態）
第４の実施形態は、入力信号の利得を調整するための利得調整回路である。第１〜第３の実施形態における各回路は、入力ベクトルの大きさが１であることを前提としており、この前提を無調整で成立させるために用いる回路である。
この回路は、図６に示すように、入力信号68の利得を制御する利得制御器61と、利得調整された入力信号を直交検波してベクトル成分Ａx69とベクトル成分Ａy614とに分解する直交検波器62と、各ベクトル成分をサンプリングするＡ／Ｄ変換器63、612と、サンプリングされたデータの絶対値を計算する絶対値計算器64、613と、ベクトルの大きさを検出するための基準値を発生する基準値発生器611と、絶対値計算器64、613の求めた値から基準値を減算する減算器65、617と、減算器65、617の出力を交互に選択する選択スイッチ610と、選択されたデータを蓄えるシフトレジスタ66と、シフトレジスタ66の出力電圧を平滑化するローパスフィルタ67と、基準電圧を発生する基準電圧発生器615と、ローパスフィルタ67の出力電圧から基準電圧を減算する電圧減算器618と、電圧減算器618の出力電圧が０になるように利得制御器61の利得を調整する電圧設定器616とを備えている。
この回路では、利得制御器61が、ベクトル成分Ａx69とベクトル成分Ａy614とで構成されるベクトルの大きさが１になるように入力信号68の利得を調整しようとする。
この利得制御器61の出力は、直交検波器62でベクトル成分Ａx69とベクトル成分Ａy614とに分解され、Ａ／Ｄ変換器63、612でそれぞれサンプリングされ、次いで、絶対値計算器64、613でその値の絶対値が計算される。
減算器65、617は、この絶対値から、基準値発生器611の発生する基準値を減ずる。このとき基準値発生器611の発生する信号を１／√２としておけば、ベクトルの大きさが１であるなら、減算後の符号が正となる確率及び負となる確率は、ベクトルの方向に関わらず、いずれも０．５である。ベクトルの大きさが１より大きければ、減算後の符号の確率は、正の方が多くなり、逆に、ベクトルの大きさが１より小さければ、減算後の符号の確率は、負の方が多くなる。
そこで、選択スイッチ610により、減算器65及び減算器617の出力のサイン符号（正ならば０、負ならば１）を交互にシフトレジスタ66に入れると、シフトレジスタ66の中身は、ベクトルの大きさが１ならば１と０の数がほぼ等しくなり、ベクトルの大きさが１より大きければ、０の方が多くなり、ベクトルの大きさが１より小さければ、１の方が多くなる。信号がないときは、選択スイッチ610によって現在の値を保持するか、シフトレジスタ66の中の１と０との数が同じになるようにリセットする。
例えば、シフトレジスタ66から、「１」に対応して５Ｖ、また、「０」に対応して０Ｖの２値が出力されるものとすると、シフトレジスタ66の出力をローパスフィルタ67で平滑化することにより、ローパスフィルタ67の出力は、ベクトルの大きさが１ならば約２.５Ｖとなり、ベクトルの大きさが１より大きければ２.５Ｖより小さくなり、ベクトルの大きさが１より小さければ２.５Ｖより大きくなる。
電圧減算器618は、ローパスフィルタ67の出力から、基準電圧発生器615の発生する基準電圧(ここでは２.５Ｖとする)を減ずる。その結果、電圧減算器618の出力電圧は、ベクトルが１より大きいときには負の電圧に、１より小さいときには正の電圧になる。
電圧設定器616は、この電圧減算器618の出力電圧が０Ｖになるように利得制御器61の利得を調節する。
このように、この利得調整回路では、簡単な構成でベクトルの大きさが１より大きいか小さいかを判定することができる。この回路は、制御が簡単である上に、Ｄ／Ａ変換器を用いなくても判定結果を電圧に変換できるため、回路の小型化や低消費電力化に有利である。
（第５の実施の形態）
第５の実施形態は、第４の実施形態の利得調整回路の構成をさらに簡単にしたものである。この利得調整回路は、図７に示すように、利得制御器71の出力をサンプリングするＡ／Ｄ変換器72と、サンプリングされた信号を直交検波してベクトル成分Ａx76とＡy711とに分解する直交検波器73とを備えている。その他の構成は第４の実施形態（図６）と変わりがない。
この回路では、利得制御器71で利得が調整された信号に対して、Ａ／Ｄ変換器72がサンプリングを行ない、直交検波器73がそれをベクトル成分Ａx76とベクトル成分Ａy711とに分解する。
その後のベクトル成分Ａx76及びＡy711に対する処理や利得制御器71の調整のための動作は第４の実施形態と変わりがない。
この利得調整回路は、第４の実施形態と同様の効果を有するとともに、第４の実施形態に比べて、さらにＡ／Ｄ変換器の数を減らすことができる。また、この回路では、ディジタル値で直交検波を行なうので、入力時に生じるベクトル成分Ａx76とベクトル成分Ａy711との間の誤差が無いなどの利点がある。
（第６の実施の形態）
第６の実施形態は、第３の実施形態の遅延検波回路に、判定誤差の検出機能を持たせている。
この遅延検波回路は、図８に示すように、判定器84の入力信号と出力信号との差を誤差811として出力する減算器810を備えている。その他の構成は第３の実施形態（図５）と変わりがない。
この回路では、減算器83が、位相検出器81の検出した検出位相86から、遅延器82の出力を減算して、遅延検波を行ない、検波位相87を判定器84に出力し、判定器84は、減算結果の上位２ビットを用いて判定を行ない、復調データ88を得る。減算器810は、判定器84に入力する検波位相87から復調データ88を減じて、誤差811を求める。
この遅延検波回路では、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに、逆正接及び遅延検波の計算を行なうことができ、また、減算器を１つ追加するだけで誤差を検出することができる。この減算器810で
得られた誤差811は、回線品質推定、誤り訂正の効果を高める軟判定の誤り訂正に必須な尤度、周波数オフセット補償、ダイバーシチなどに利用することができ、受信品質の向上やシステム運営上必須な情報の精度を向上させるために用いることができる。
（第７の実施の形態）
第７の実施形態は、判定誤差を用いて回線品質推定値を得ることができる遅延検波回路である。
この回路は、図９に示すように、減算器912から出力される判定誤差の絶対値を計算する絶対値計算器913と、誤差の絶対値を積分する加算器914と、この積分値を回路品質推定値に変換するための変換テーブル915とを備えている。その他の構成は第６の実施形態（図８）と変わりがない。
この回路では、減算器912が、検波位相97から復調データ98を減じて誤差910を出力すると、絶対値計算器913が、この誤差の絶対値を取り、加算器914が、この絶対値を積分する。この積分値は、変換テーブル915で回線品質推定値911に変換されて出力される。
この回線品質推定値911は、ハンドオーバーの判定基準などに使用する値で、システムを運用する上で精度よく求める必要があるが、この回路では、複雑な回路を使用することなく、精度よく回線品質推定値を得ることができる。従って、装置の小型化及び低消費電力化に有効である。
（第８の実施の形態）
第８の実施形態は、軟判定により復号データを得るようにした遅延検波回路である。
この回路は、図１０に示すように、減算器1013から出力される判定誤差1011の絶対値を計算する絶対値計算器1014と、絶対値計算器1014から出力される絶対値を位相尤度1012として軟判定を行なうチャネルデコーダ1015とを備えている。その他の構成は第６の実施形態（図８）と変わりがない。
この回路では、減算器1013が、検波位相107から復調データ108を減じて誤差1011を出力すると、絶対値計算器913が、この誤差の絶対値をとることによって位相尤度1012を出力する。この位相尤度1012は、信号の確からしさを表す数値であり、この場合、値が小さいほど確からしいことになる。
チャネルデコーダ1015は、この情報を使用して、軟判定の復号を行なう。こうすることにより、復調データ108のみを使用する場合に比べて、誤り率特性の優れた復号結果1010を得ることができる。
このように、この遅延検波回路は、減算器、絶対値計算器及び軟判定チャネルデコーダの追加により、復号結果の誤り率特性が向上する。
（第９の実施の形態）
第９の実施形態は、周波数オフセットの制御機能を併せて有する遅延検波回路である。
この回路は、図１１に示すように、減算器1113から出力される誤差1110の平均値を計算する平均演算器1114と、平均演算器1114から出力される平均位相誤差1111に基づいて周波数オフセットを補償するための周波数制御値を出力する周波数制御器1115とを備えている。その他の構成は第６の実施形態（図８）と変わりがない。
この回路では、減算器1113が、検波位相117から復調データ118を減じて誤差1110を出力すると、平均演算器1114は、その誤差を平均化して平均位相誤差1111を演算する。
＋側に周波数オフセットがある場合には、誤差1110は正の方向に偏り、−側に周波数オフセットがある場合には、誤差1110は負の方向に偏る。そのため、平均位相誤差1111は、＋側に周波数オフセットがある場合には正の値を、また、−側に周波数オフセットがある場合には負の値をとる。この値は、周波数オフセットに比例しており、これが０になるように修正すれば周波数オフセットは除去できる。
周波数制御器1115は、平均位相誤差1111が０になるように周波数制御値1112を計算して出力する。この周波数制御値1112は無線部や直交検波部などに送られ、周波数オフセットの除去に用いられる。
このように、この遅延検波回路では、減算器、平均演算器及び周波数制御器を追加することにより、周波数オフセットの除去が可能となり、誤り率特性が向上する。
（第１０の実施の形態）
第１０の実施形態は、周波数オフセットの補正された復調データを得ることを可能にした遅延検波回路である。
この回路は、図１２に示すように、減算器123の出力する検波位相128に含まれた周波数オフセットを補正する周波数オフセット補正用減算器124と、この周波数オフセット補正用減算器124の出力に基づいて復調データ1210を判定する判定器125と、減算器123の出力する検波位相128から復調データ1210を減算して判定誤差1212を算出する減算器1214と、減算器1214の出力する誤差1212の平均値を計算し、平均位相誤差1213を周波数オフセット補正用減算器124に出力する平均演算器1215とを備えている。その他の構成は第３の実施形態（図５）と変わりがない。
この回路では、減算器123が遅延検波を行ない、検波位相128を出力すると、周波数オフセット補正用減算器124は、平均演算器1215から出力される平均位相誤差1213に基づいて、この検波位相128から周波数オフセットを除去する。
判定器125は、周波数オフセット補正用減算器124から出力される補正後検波位相129の上位２ビットにより復調データ1210を求める。
減算器123の検波位相128と判定器125の復調データ1210とは、減算器1214に入力し、減算器1214は、その差分を計算し、誤差1212を出力する。平均演算器1215は、この誤差の平均を取り、平均位相誤差1213を周波数オフセット補正用減算器124に出力する。
＋側に周波数オフセットがある場合には、誤差1212が正の方向に偏り、−側に周波数オフセットがある場合には、誤差1212が負の方向に偏るため、平均位相誤差1213は、＋側に周波数オフセットがある場合には正の値を、−側に周波数オフセットがある場合には負の値をとる。この値は周波数オフセットによる位相ずれそのものであるから、周波数オフセット補正用減算器124において、検波位相123から平均位相誤差1213を差し引くことによって、位相ずれを０にすることができる。
このように、この遅延検波回路では、周波数オフセット補正用減算器、平均演算器を追加することによって、周波数オフセットを除去することができ、誤り率特性が向上する。また、この回路は、無線部側に周波数変更機能を持たなくとも、減算器を１つ追加するだけで周波数オフセットの除去が可能であり、また、周波数制御器も不要であるため、第９の実施形態に比べて、小型化、低消費電力化及び無調整化の点で優れている。
（第１１の実施の形態）
第１１の実施形態は、ダイバシーチ機能を有する遅延検波回路である。
この回路は、図１３に示すように、ブランチ１のベクトル成分Ａx１（137）、Ａy１（1311）を用いて遅延検波を行ない、復調データ1310と位相尤度1314とを出力する遅延検波器１（131）と、ブランチ２のベクトル成分Ａx２（1318）、Ａy２（1320）を用いて遅延検波を行ない、復調データ1319と位相尤度1321とを出力する遅延検波器２（1317）と、各遅延検波器の出力する位相尤度に基づいて復調データの一方を選択する選択器136とを備えている。遅延検波器１、２の内部構成は、第８の実施形態（図１０）の回路のチャネルデコーダ1015を除いたものに等しい。
この回路では、各遅延検波器の判定器135から復調データ1310が、また、絶対値計算器1316から位相尤度1314が、選択器136に出力される。
各ブランチの位相尤度1314は、そのブランチの復調データ1310の確からしさを表す数値であり、この場合、値が小さいほど確からしいことになる。
選択器136は、ブランチ１の位相尤度1314とブランチ２の位相尤度1321とを比較して、小さい方を確からしいと判断し、そのブランチからの復調データを選択し選択結果1312とする。例えば、ブランチ１の位相尤度1314の方がブランチ２の位相尤度1321より小さければ、ブランチ１側の復調データ1310が選択結果1312となる。
このようにして、瞬時の位相尤度によってシンボル切替ダイバーシチが実現でき、受信品質が向上できる。
この回路は、各遅延検波器で検出された位相尤度をシンボル切替ダイバーシチに使用することによって、誤り率特性に優れた復号結果を得ることができる。
（第１２の実施の形態）
第１２の実施形態は、位相尤度の積算値に基づいて復調データの選択を行なう遅延検波回路である。
この回路は、図１４に示すように、各ブランチのベクトル成分Ａx、Ａyを用いて遅延検波を行なう遅延検波器141、1421が、絶対値計算器1419の出力する位相尤度1416を積算する積算器1420と、判定器145の出力する復調データ1411を溜め込むバッファ146とを備えている。その他の構成は第１１の実施形態（図１３）と変わりがない。
この回路では、各遅延検波器141、1421において、絶対値計算器1419から出力される位相尤度1416が積算器1420で一定期間に渡って積算され、この積算された位相尤度1417、1425が選択器147に出力される。また、判定器145から出力された復調データ1411は、バッファ146で同じ期間だけ溜め込まれ、その後、溜め込み復調データ1412、1423として選択器147に出力される。
この位相尤度1417、1425は、各ブランチの溜め込み復調データ1412、1423の確からしさを表す数値で、その値が小さいほど確からしいことになる。
選択器147は、各遅延検波器から出力された位相尤度1417、1425を比較し、小さい方を確からしいと判断して、そのブランチからの復調データを選択し選択結果1414とする。このようにして、ある区間の位相尤度の和によって切替ダイバーシチが実現でき、受信品質が向上できる。
この回路では、位相尤度の積算値を判断基準としてダイバーシチを行なうので、回線変動が緩やかな場合に、第１１の実施形態の回路よりも効果の高いダイバーシチが可能である。
（第１３の実施の形態）
第１３の実施形態は、第１の実施形態の逆正接演算回路（図１）、第５の実施形態の利得調整回路（図７）、第７の実施形態の遅延検波回路における回線品質推定値を求める構成（図９）、第８の実施形態の遅延検波回路における復号データを軟判定するための構成（図１０）及び第１０の実施形態の遅延検波回路における周波数オフセットを補正するための構成（図１２）を組み合わせたデータ受信装置である。
これらの実施形態は互いに共通化できる部分があり、組み合わせることによって、個々に回路を用意するよりも有利である。
この装置は、図１５に示すように、入力信号のベクトルの大きさが１になるように利得調整するために、利得制御器151と、Ａ／Ｄ変換器152と、直交検波器153と、絶対値計算器154、1514と、減算器155、1517と、基準値発生器1512と、選択スイッチ156と、シフトレジスタ157と、ローパスフィルタ158と、電圧減算器1520と、基準電圧発生器1516と、電圧設定器1518とを具備し、また、ベクトルの大きさが１に調整された入力信号の位相を検出するために、直交検波器153の分解したベクトル成分Ａx、Ａyを用いてベクトルの属する象限を検出する象限計算器1519と、絶対値計算器154の出力する｜Ａx｜から絶対値計算器1514の出力する｜Ａy｜を減算する減算器1513と、これらの結果を用いて位相を検出する変換器1532とを具備し、また、検出された位相を用いて、周波数オフセットを補正しながら遅延検波を行なうために、遅延器1512と、減算器1522と、補正用減算器1523と、判定器1524と、減算器1538と、平均演算器1539とを具備し、また、復号データを軟判定するために、減算器1538の出力する誤差の絶対値を計算する絶対値計算器1530と、チャネルデコーダ1525とを具備し、また、回線品質推定値を求めるために、絶対値計算器1530の出力する誤差の絶対値を加算する加算器1540と、変換テーブル1514とを具備している。
この装置では、第５の実施形態で説明した動作により、入力信号のベクトルの大きさが１になるように利得調整され、この利得調整されたデータのベクトル成分Ａx1510とベクトル成分Ａy1513との逆正接が、第１の実施形態で説明した動作により、（数２）に従って計算される。但し、π／４は乗じない。
次に、検出位相1529を用いて、第３の実施形態で説明した動作により、遅延検波が行なわれ、このとき、第１０の実施形態で説明した動作により、周波数オフセットの補正が行なわれる。また、得られた復号データは、第８の実施形態で説明した動作により、軟判定され、復号結果1534がチャネルデコーダ1525から出力される。
また、第７の実施形態で説明した動作により、回線品質推定値1536が算出され、変換テーブル1541を介して出力される。
この回線品質推定値1536は、ハンドオーバーの判定基準などに使用される。また、絶対値計算器1530から出力される位相尤度1533や、加算器1540から出力されるその積算値を用いて、第１１及び第１２の実施形態と同じように、シンボル切替ダイバーシチを行なうことも可能である。
この装置は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに逆正接及び遅延検波の計算を行なうことができ、また、これにわずかな回路を付加することで、
（１）入力レベルの無調整化
（２）周波数オフセットの除去
（３）チャネルデコーダにおける軟判定誤り訂正による誤り率特性の向上
（４）精度の良い回線品質の推定
（５）ダイバーシチによる受信品質の向上
などを達成することができる。従って、装置の小型化及び低消費電力化に有利である。
（第１４の実施の形態）
第１４の実施形態は、ベクトルの大きさが１でない入力信号の復号を行なう復号回路である。この回路では、ベクトルの大きさが１でない入力信号のベクトル成分Ａx及びＡyを用いて逆正接の演算を行なっている。（数２）ではＡx 2＋Ａy 2＝１であることが必須であるため、（数２）を用いて逆正接を演算するには、第４及び第５の実施形態の回路を用いて入力信号のレベル補償を行なう必要があったが、この実施形態の回路ではこれが不要である。
この逆正接の演算では、
√（Ａx 2＋Ａy 2）＝Ｚの場合に、ｘ＝ａｒｃｔａｎ（Ａy／Ａx）とすると、
（｜Ａx｜−｜Ａy｜）／Ｚ≒ −（４ｘ／π）＋１：第１象限
（４ｘ／π）−３：第２象限
−（４ｘ／π）−３：第３象限
（４ｘ／π）＋１：第４象限
Ｚ≒ ＭＡＸ（｜Ａx｜，｜Ａy｜）
＋ＭＩＮ（｜Ａx｜，｜Ａy｜）×（√２−１）
≒ ＭＡＸ（｜Ａx｜，｜Ａy｜）
＋ＭＩＮ（｜Ａx｜，｜Ａy｜）×０．３７５
（数４）
と表すことができる、という原理を用いている。
即ち、√（Ａx 2＋Ａy 2）＝Ｚの関係があるとすると、求めるべきｘと｜Ａx｜−｜Ａy｜との間には（数４）のような関係がある。これは（数２）を変形することによって導くことができ、従って、（数４）の両辺の間には、（数２）と同様、最大で１．８度程度の誤差しかない。このため、Ｚが求まればよい。
このＺは、
Ｚ≒ ＭＡＸ（｜Ａx｜，｜Ａy｜）
＋ＭＩＮ（｜Ａx｜，｜Ａy｜）×（√２−１）
と近似することができるが、（数４）では、さらに、
Ｚ≒ ＭＡＸ（｜Ａx｜，｜Ａy｜）
＋ＭＩＮ（｜Ａx｜，｜Ａy｜）×０．３７５
の式で近似している。このように近似したときの両式のずれの大きさを図１７に示している。両近似式の誤差は数％しかない。ディジタル回路で乗算器を使用せずにＺを求めるには、
Ｚ≒ ＭＡＸ（｜Ａx｜，｜Ａy｜）
＋ＭＩＮ（｜Ａx｜，｜Ａy｜）×０．３７５
の近似式の方が都合がよい。これは０．３７５＝２-2＋２-3となり、０．３７５を乗算する代わりに、ビットシフトで対処できるからである。
第１４の実施形態の復号回路は、図１６に示すように、ベクトル成分Ａx1610の絶対値を計算する絶対値計算器168と、ベクトル成分Ａy1618の絶対値を計算する絶対値計算器1614と、絶対値計算器168の出力｜Ａx｜から絶対値計算器1614の出力｜Ａy｜を減算する逆正接計算用減算器1621と、Ａx及びＡyの符号からベクトルの属する象限を求める象限計算器1620と、｜Ａx｜と｜Ａy｜との大小関係に応じてそれらの出力先を選択する大小選択器161と、入力するデータを２ビットだけ右にシフトする２ビット右シフト器164と、入力するデータを３ビットだけ右にシフトする３ビット右シフト器167と、２ビット右シフト器164及び３ビット右シフト器167の出力を加算してＭＩＮ（｜Ａx｜，｜Ａy｜）×０．３７５の値を得る加算器Ａ165と、加算器Ａ165の出力と選択器161の出力とを加算してＺの値を得る加算器Ｂ162と、入力するＺの値を１ビットだけ左にシフトして２×Ｚの値を得る１ビット左シフト器166と、１ビット左シフト器166の出力と加算器Ｂ162から出力されるＺの値とを加算して３×Ｚの値を得る加算器Ｃ163と、０、Ｚ、２×Ｚまたは３×Ｚを選択して出力する加算値選択器1612と、逆正接計算用減算器1621の出力を反転する反転器1615と、反転器1615の出力に加算値選択器1612で選択された値を加算する位相補正用加算器1622と、位相補正用加算器1622の出力を１シンボル期間遅延する遅延器1616と、位相補正用加算器1622の出力から遅延器1616の出力を減算して遅延検波を行なう遅延検波用減算器1623と、遅延検波用減算器1623の出力する検波位相の絶対値を算出する遅延検波後絶対値計算器1617と、この絶対値からＺ、２×Ｚ、３×Ｚを減じる減算器169、1613、1624と、各減算器169、1613、1624及び絶対値計算器1617の出力する符号の組み合わせで復号データを得る復号器1611とを備えている。
この回路では、（数４）のｘと｜Ａx｜−｜Ａy｜との関係式の両辺にＺを乗算して得られる（４ｘＺ／π）について遅延検波を行ない、得られた値から０、Ｚ、２×Ｚ及び３×Ｚを減算したときの各符号の組み合わせにより表されるデータを復号する。
入力信号のベクトル成分Ａx1610とベクトル成分Ａy1618とは、象限計算器1620に入り、象限計算器1620がベクトルの属する象限を計算する。実際はベクトル成分Ａx1610及びベクトル成分Ａy1618の符号ビットを抽出するだけである。
ベクトル成分Ａx1610及びベクトル成分Ａy1618は、また、各絶対値計算器168、1614に入り、それぞれの絶対値が計算される。その結果は、それぞれ、逆正接計算用減算器1621に入力して減算される。
また、絶対値の各々は、大小選択器161に入り、逆正接計算用減算器1621の減算結果の符号によって制御されて、絶対値の大きい方はそのまま加算器Ｂ162に入り、絶対値の小さい方は２ビット右シフト器164と３ビット右シフト器167とでそれぞれシフトされた後、加算器Ａ165で加算されてから加算器Ｂ162に入る。この加算器Ｂ162の出力は、Ｚ≒ ＭＡＸ（｜Ａx｜，｜Ａy｜）＋ＭＩＮ（｜Ａx｜，｜Ａy｜）×０．３７５で求めたＺの近似値である。
この値は、そのまま減算器Ｚ169と加算値選択器1612とに入るとともに、１ビ
ット左シフト器166に入力する。１ビット左シフト器166は、この値を左に１ビットシフトすることにより、２×Ｚを出力する。この２×Ｚの値は、減算器２Ｚ1624と加算値選択器1612とに入り、更にまた加算器Ｂ162の出力とともに加算器Ｃ163に入り、加算器Ｃ163はそれを加算して３×Ｚを出力する。この３×Ｚの値は減算器３Ｚ1613と加算値選択器1612とに入る。
加算値選択器1612の出力は、象限計算器1620により制御され、第１象限の場合は０、第２象限の場合はＺ、第３象限の場合は２×Ｚ、第４象限の場合は３×Ｚを選択して出力する。
逆正接計算用減算器1621の出力は、また、反転器1615に入り、象限計算器1620の制御の下に、第１象限及び第３象限の場合には正負が反転される。反転器1615の出力は、位相補正用加算器1622によって、加算値選択器1612の選択した出力と加算される。この加算値選択器1612は、位相補正用加算器1622の出力が後続する処理で差分がとられるため、各象限の第１象限からの位相差だけを出力していることになる。
位相補正用加算器1622から出力された値は、遅延器1616で遅延された値とともに遅延検波用減算器1623に入って減算され、減算結果の絶対値が検波後絶対値計算器1617で計算される。次いで、その絶対値の符号、及び、減算器Ｚ169、減算器３Ｚ1613、減算器２Ｚ1624で絶対値からＺ、３×Ｚ、または２×Ｚを減じた後の符号が復号器1611に入り、復号器1611は、それら４ビットの組み合わせで表される復号データ1619を出力する。
このように、この復号回路は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに逆正接及び遅延検波の計算が行なえるので、回路規模が大幅に削減でき、小型化及び低消費電力化に有利である。また、第４及び第５の実施形態に比べて、無線部に制御をすることなく、復調部のみで入力レベルの補償を行なえるため、更に安定した、精度のよい受信結果が得られる。
（第１５の実施の形態）
第１５の実施形態は、第１４の実施形態の構成をさらに簡略化した復号回路である。
この回路は、図１８に示すように、ベクトル成分Ａx187、Ａy1815の絶対値を計算する絶対値計算器186、188と、｜Ａx｜から｜Ａy｜を減算する逆正接計算用減算器1818と、Ａx及びＡyの符号からベクトルの属する象限を求める象限計算器1817と、｜Ａx｜及び｜Ａy｜の大小関係に応じてそれらの出力先を選択する大小選択器181と、入力するデータを２ビットだけ右にシフトする２ビット右シフト器183と、入力するデータを３ビットだけ右にシフトする３ビット右シフト器185と、２ビット右シフト器183及び３ビット右シフト器185の出力を加算する加算器Ａ184と、加算器Ａ184の出力と選択器181の出力とを加算する加算器Ｂ182と、逆正接計算用減算器1818の出力を反転する反転器189と、反転器189の出力を１シンボル期間遅延する遅延器1810と、反転器189の出力から遅延器1810の出力を減算して遅延検波を行なう遅延検波用減算器1811と、遅延検波用減算器1811の出力する検波位相の絶対値を算出する遅延検波後絶対値計算器1812と、この絶対値からＺの値を減じる減算器1813と、１シンボル前の象限計算器1817の出力を蓄える遅延器1819と、減算器1813、絶対値計算器1812、象限計算器1817及び遅延器1819から出力される符号の組み合わせに基づいてデータを復号する復号器1814とを備えている。
この回路では、逆正接計算用減算器1818の出力が、反転器189に入り、象限計算器1817の制御によって、第１象限及び第３象限の場合に正負が反転される。反転器189から出力される値は、−Ｚ〜Ｚの間にある。この値は、遅延器1810で遅延された値とともに遅延検波用減算器1811に入って減算される。
減算結果の値は、−２×Ｚ〜２×Ｚの間にあり、これが−２×Ｚ〜−Ｚ、−Ｚ〜Ｚ、Ｚ〜２×Ｚのいずれの領域にあるかという情報と、象限計算器1817から出力されるベクトルの属する象限についての情報と、象限遅延器1819から出力される１シンボル前の象限の情報とに基づいてデータが復号できる。
そこで、遅延検波用減算器1811の出力がどの領域にあるかを計算するために、更に検波後絶対値計算器1812で絶対値をとる。この絶対値は０〜２×Ｚの間にある。復号用減算器1813は、この絶対値から加算器Ｂ182の出力するＺを減じる。復号器1814は、この減算結果を表す正負の符号と、遅延検波用減算器1811の出力の正負の符号と、象限計算器1817の出力と、象限遅延器1819の出力とによって復号データ1816を得る。
このように、この復号回路は、乗算回路のような複雑な回路を使用せずに、また、ＲＯＭテーブルも持たずに逆正接及び遅延検波の計算が行なえるので、回路規模が大幅に削減でき、小型化及び低消費電力化に有利である。また、無線部を制御することなく、復調部のみの制御で入力レベルの補償を行なえるため、更に安定した、精度のよい受信結果が得られる。また、第１４の実施形態に比べて簡単な回路で実現できるために、小型化、低消費電力化に有利である。
（第１６の実施の形態）
第１６の実施形態は、入力ベクトルの大きさが１でない信号の位相検出を可能にする位相判定回路であり、第３、第６〜第１３の実施形態の各遅延検波回路に適用することができる。
この回路は、図２２に示すように（なお、図２２において、太い線は複数ビットによるバス、細い線はそれぞれのバスの最上位ビット（正負の符号を表す。以下、ＭＳＢと略す）を示している）、ベクトル成分Ａx2201の絶対値を計算する絶対値計算器2203と、ベクトル成分Ａy2202の絶対値を計算する絶対値計算器2204と、絶対値計算器2204の出力｜Ａy｜の１，０を反転する反転器2205と、絶対値計算器2203の出力｜Ａx｜と反転器2205の出力とキャリ１とを加算して｜Ａx｜−｜Ａy｜を算出する加算器2206と、｜Ａx｜と｜Ａy｜との大小関係に応じてそれらの出力先を選択する大小選択器2207と、入力するデータを２ビットだけ右にシフトする（４で割ったことになる）２ビット右シフト器2208と、入力するデータを３ビットだけ右にシフトする（８で割ったことになる）３ビット右シフト器2209と、２ビット右シフト器2208及び３ビット右シフト器2209の出力を加算してＭＩＮ（｜Ａx｜，｜Ａy｜）×０．３７５の値を得る加算器2210と、加算器2210の出力と選択器2207の出力とを加算してＺの値を得る加算器2211と、加算器2211から出力されるＺを除数として除算を行なう３段の除算器と、Ａy2202のＭＳＢ、Ａx2201のＭＳＢ、加算器2206出力のＭＳＢ、及び各段の除算器出力のＭＳＢの６本の入力信号から正しい判定位相2225を計算する位相判定器2224とを備えており、各除算器は、各段の入力データを１ビットだけ左にシフトする（２倍したことになる）１ビット左シフト器2213、2217、2221と、入力データのＭＳＢを反転する反転器2212、2216、2220と、反転器2212、2216、2220の出力が１の場合に加算器2211から出力されたＺの値を反転する排他的論理和2214、2218、2222と、１ビット左シフト器2213、2217、2221の出力と排他的論理和2214、2218、2222の出力とキャリとを加算して各段の入力データをＺで除算したときの部分剰余を出力する加算器2215、2219、2223とを具備している。
この回路では、まずベクトル成分Ａx2201、Ａy2202の絶対値が絶対値計算器2203、2204で計算される。また、そのベクトル成分のＭＳＢが位相判定器2224に入力する。ＭＳＢが０であるときはベクトル成分が正であり、ＭＳＢが１であるときはベクトル成分が負であることを表している。
絶対値計算器2204の出力は、反転器2205で反転された後、加算器2206において絶対値計算器2203の出力と加算され、その結果、Ａxの絶対値とＡyの絶対値との差が得られる。
この加算器2206出力のＭＳＢは大小選択器2207に制御信号として入り、大小選択器2207は、絶対値計算器2203及び絶対値計算器2204の出力の内、小さい方を２ビット右シフト器2208と３ビット右シフト器2209とに出力し、大きい方を加算器2211に出力する。小さい絶対値は２ビット右シフト器2208と３ビット右シフト器2209とでそれぞれシフトされた後、加算器2210で加算されてから加算器2211に入り、大きい方の絶対値と加算される。この結果、第１４及び第１５の実施形態で説明したように、加算器2211からは、ベクトル成分Ａx2201、Ａy2202を有するベクトルの大きさの近似値Ｚが出力される。
また、加算器2206の出力のＭＳＢは位相判定器2224にも与えられる。更に加算器2206の出力のＭＳＢは反転器2212で反転され、排他的論理和2214に入ると同時に加算器2215のキャリとなる。
また、加算器2206出力は、１ビット左シフト器2213で左に１ビットシフトされた後、加算器2215に入り、排他的論理和2214出力及びキャリと加算される。即ち、この部分では、まず、加算器2206出力を２倍しておいて、加算器2206出力が正であればＺを引き、負であればＺを加えるという動作になる。
この１ビット左シフト器2213、反転器2212、排他的論理和2214及び加算器2215は、加算器2206の出力をＺで除算する１段の除算器として機能し、加算器2215からはその部分剰余が出力される。また、加算器2215出力のＭＳＢは位相判定器2224にも与えられる。
加算器2215の出力は、次段の除算器の１ビット左シフト器2217で左に１ビットシフトされた後、加算器2219に入り、また、加算器2215出力のＭＳＢは、反転器2216で反転され、排他的論理和2218に入ると同時に加算器2219のキャリとなる。加算器2219は、１ビット左シフト器2217の出力とこの排他的論理和2218出力及びキャリとを加算する。即ち、この部分では、まず加算器2215出力を２倍しておいて、加算器2215出力が正であればＺを引き、負であればＺを加えるという動作により、加算器2215から出力された部分剰余を更にＺで除算し、その部分剰余を出力する。この加算器2219出力のＭＳＢは位相判定器2224にも与えられる。
同様に、加算器2219の出力は、第３段の除算器の１ビット左シフト器2221で左に１ビットシフトされた後、加算器2223に入り、また、加算器2219出力のＭＳＢは、反転器2220で反転され、排他的論理和2222に入ると同時に加算器2223のキャリとなる。加算器2223は、１ビット左シフト器2221の出力とこの排他的論理和2222出力及びキャリとを加算する。即ち、この部分では、まず、加算器2219出力を２倍しておいて、加算器2219出力が正であればＺを引き、負であればＺを加えるという動作により、加算器2219から出力された部分剰余を更にＺで除算し、その部分剰余を出力する。この加算器2223出力のＭＳＢは位相判定器2224に与えられる。
このような動作によって、位相判定器2224には、各加算器2206、2215、2219、2223出力のＭＳＢの４ビットと、ベクトル成分Ａx2201、Ａy2202のＭＳＢの２ビットとを合わせた６ビットの情報が入力される。これらの６ビットの情報をＡy2202、Ａx2201、加算器2206出力、加算器2215出力、加算器2219出力、加算器2223出力の順に並ぶ６ビット（Ａy2202がＭＳＢ、加算器2223出力がＬＳＢ）で表すとき、この６ビットの情報は、図２３に示すように、位相情報との関係を有している。
即ち、入力ベクトルが第１象限に属しているときには、Ａx2201及びＡy2202のＭＳＢが共に０（正）であり、入力ベクトルの位相が０°から９０°に増加するに伴って、｜Ａx｜−｜Ａy｜が小さくなり、そのため｜Ａx｜−｜Ａy｜をＺで除算した各段の部分剰余はＬＳＢ側から順次負（１）に変わって行く。つまり、ベクトルの位相が０°から９０°に増加するに比例して、６ビットの情報が００００００から００１１１１に変化する。
同様に、入力ベクトルが第２象限に属しているときには、ベクトルの位相が９０°から１８０°に増加するに比例して、６ビットの情報が０１１１１１から０１００００に変化し、入力ベクトルが第３象限に属しているときには、ベクトルの位相が−１８０°から−９０°に変化するに比例して、６ビットの情報が１１００００から１１１１１１に変化し、入力ベクトルが第４象限に属しているときには、ベクトルの位相が−９０°から０°に変化するに比例して、６ビットの情報が１０１１１１から１０００００に変化する。
位相判定器2224は、上記の関係に基いて、６ビットの情報から入力信号の位相を判定し、判定位相2225を出力する。この後、この値を使用して遅延検波などを行なうことができる。
このように、この回路では、ベクトルの大きさが１でない場合でも、そのベクトルの位相を正確に判定することができ、その判定結果を用いて遅延検波などを正しく行なうことができる。
第１４及び第１５の実施形態で示した回路においても、ベクトルの大きさが１でない入力信号の遅延検波が可能であるが、この場合、雑音成分が振幅方向に乗ったときには誤差が大きくなり、受信品質が劣化するが、この第１６の実施形態の方式では、そのような虞れがなく性能的に優れている。
なお、第１１、第１２、第１３の実施形態では２ブランチのダイバーシチの例を示したが、ブランチ数はいくつでも良い。また、サンプリング位相の異なる複数の復調器のうち最適な位相の復調器を選択するなど、ダイバーシチ以外の判断基準にも適用可能である。
本発明のデータ受信装置は、移動通信などに広く用いることができる。
本発明の第１の実施形態の構成図、 本発明の動作を説明するための図、 本発明の第２の実施形態の構成図（１）、 本発明の第２の実施形態の構成図（２）、 本発明の第３の実施形態の構成図、 本発明の第４の実施形態の構成図、 本発明の第５の実施形態の構成図、 本発明の第６の実施形態の構成図、 本発明の第７の実施形態の構成図、 本発明の第８の実施形態の構成図、 本発明の第９の実施形態の構成図、 本発明の第１０の実施形態の構成図、 本発明の第１１の実施形態の構成図、 本発明の第１２の実施形態の構成図、 本発明の第１３の実施形態の構成図、 本発明の第１４の実施形態の構成図、 第１４の実施形態の動作を説明するための図、 本発明の第１５の実施形態の構成図、 従来の逆正接演算回路の構成図、 従来の他の逆正接演算回路の構成図、 従来のレベル調整回路の構成図、 本発明の第１６の実施形態の構成図、 第１６の実施形態において位相判定の関係を説明する図である。
符号の説明
11、13、64、613、74、713、913、1014、
1316、1419、154、1514、1530、1617、
1812、2203、2204 絶対値計算器
14、53、65、617、75、716、83、810、93、
912、103、1013、113、1113、123、1214、
134、1315、144、1418、155、1517、1513、
1522、1538、1621、1623、169、1613、1624、
1818、1811、1813 減算器
15、35 変換器
18、38、1519、1620、1817 象限計算器
31、34、2205、2212、2216、2220 反転器
33、45、47、914、1540、165、162、163、
1622、182、184、206、2206、2210、2211、
2215、2219、2223 加算器
51、81、91、101、111、121、132、142 位相検出器
52、82、92、102、112、122、133、
143、1521、1616、1810 遅延器
54、84、94、104、114、125、135、145、1524 判定器
61、71、151 利得制御器
62、73、153 直交検波器
63、612、72、152、213 Ａ／Ｄ変換器
66、77、157 シフトレジスタ
67、78、158 ローパスフィルタ
610、710、156 選択スイッチ
611、712、1512 基準値発生器
615、714、1516 基準電圧発生器
616、715、1518 電圧設定器
618、717、1520 電圧減算器
915、1541 変換テーブル
1015、1525 チャネルデコーダ
1114、1215、1539 平均演算器
1115 周波数制御器
124、1523 周波数オフセット補正用減算器
131、1317、141、1421 遅延検波器
136、147 選択器
146 バッファ
1420、2111 積算器
161、181、2207 大小選択器
164、183、2208 ２ビット右シフト器
166、2213、2217、2221 １ビット左シフト器
167、185、2209 ３ビット右シフト器
1611、1814 復号器
1612 加算値選択器
1615、189 反転器
192、199 切替回路
193 割算回路
194 平方根テーブル
198 アークタンジェントテーブル
1911 加算回路
201、2010、207 ２ｎビットレジスタ
203 ｎビットレジスタ
209 ＲＯＭ
211 比較器
212 差動増幅器
214 低域濾波器
215 ゲート
217 非線形増幅器
2112 ゲートパルス発生器
2214、2218、2222 排他的論理和
2224 位相判定器

Claims (8)

  1. 入力信号の利得を調整する利得制御手段と、
    利得調整後の信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段と、
    前記ベクトル成分Ａx及びＡyをサンプリングするＡ／Ｄ変換手段と、
    サンプリングされたデータの絶対値を計算する絶対値計算手段と、
    基準値を発生する基準値発生手段と、
    前記絶対値計算手段の出力する絶対値から前記基準値を減ずる減算手段と、
    シフトレジスタと、
    前記シフトレジスタに入る前記減算手段の出力信号を選択する選択手段と、
    前記シフトレジスタの出力を平滑化するローパスフィルタと
    を備え、前記ローパスフィルタからの出力電圧を基準電圧と比較して、前記利得調整手段の利得を制御することを特徴とするデータ受信装置。
  2. 入力信号の利得を調整する利得制御手段と、
    利得調整後の信号をサンプリングするＡ／Ｄ変換手段と、
    サンプリングされた信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段と、
    前記ベクトル成分Ａx、Ａyの絶対値を計算する絶対値計算手段と、
    基準値を発生する基準値発生手段と、
    前記絶対値計算手段の出力する絶対値から前記基準値を減ずる減算手段と、
    シフトレジスタと、
    前記シフトレジスタに入る前記減算手段の出力信号を選択する選択手段と、
    前記シフトレジスタの出力を平滑化するローパスフィルタと
    を備え、前記ローパスフィルタからの出力電圧を基準電圧と比較して、前記利得調整手段の利得を制御することを特徴とするデータ受信装置。
  3. 入力信号の利得を調整する利得制御手段と、
    利得調整後の信号をサンプリングするＡ／Ｄ変換手段と、
    サンプリングされた信号を直交検波してベクトル成分Ａxとベクトル成分Ａyとに分ける直交検波手段と、
    前記ベクトル成分Ａx、Ａyの絶対値を計算する絶対値計算手段と、
    基準値を発生する基準値発生手段と、
    前記絶対値計算手段の出力する絶対値から前記基準値を減ずる減算手段と、
    シフトレジスタと、
    前記シフトレジスタに入る前記減算手段の出力信号を選択する選択手段と、
    前記シフトレジスタの出力を平滑化するローパスフィルタと、
    前記ローパスフィルタからの出力電圧を基準電圧と比較して、前記利得調整手段の利得を制御する手段と、
    前記ベクトル成分Ａx、Ａyからベクトルの属する象限を計算する象限計算手段と、
    前記ベクトル成分Ａxの絶対値から前記ベクトル成分Ａyの絶対値を減算する減算手段と、
    前記減算手段の減算結果を、前記象限計算手段の検出結果を反映して変換する変換手段と、
    前記変換手段の出力する信号を遅延する遅延手段と、
    前記変換手段の出力する信号から前記遅延手段の出力する信号を減算する減算手段と、
    前記減算手段の出力する信号に含まれる周波数オフセットを補正する補正手段と、
    前記補正手段から出力される信号により復号を行なう判定手段と、
    前記減算手段から出力された信号と前記判定手段が復号した信号との間の誤差を検出する誤差検出用減算手段と、
    前記誤差検出用減算手段から出力される信号の平均値を演算して演算結果を前記補正手段に出力する平均演算手段と、
    前記誤差検出用減算手段から出力される信号の絶対値を計算する絶対値計算手段と、
    前記絶対値を用いて復号データの軟判定を行なうチャネルデコーダと、
    前記絶対値計算手段の出力する絶対値を積算する加算手段と、
    前記加算手段の出力を回線品質推定値に変換する変換テーブルと
    を備えることを特徴とするデータ受信装置。
  4. 入力するベクトル成分Ａx及びベクトル成分Ａyに対してそれぞれの絶対値を計算する絶対値計算手段と、
    その絶対値の差を計算する逆正接計算用減算手段と、
    前記ベクトル成分Ａx及びＡyを有するベクトルの属する象限を検出する象限計算手段と、
    前記ベクトル成分Ａx、Ａyの絶対値の大きい方と小さい方とを選択する大小選択手段と、
    前記大小選択手段で選択された小さい方の絶対値のビットを右にシフトする右シフト手段と、
    前記大小選択手段で選択された大きい方の絶対値と前記右シフト手段でビットシフトされた小さい方の絶対値とを加算して前記ベクトルの大きさに相当する値Ｚを生成する加算手段と、
    前記Ｚの値のビットを左にシフトしてＺの倍数を生成する左シフト手段と、
    ベクトルの属する象限に応じて０またはＺの整数倍の値から選択した位相補正用の値を出力する加算値選択手段と、
    ベクトルの属する象限に応じて前記逆正接計算用減算手段から出力される値を反転する反転手段と、
    前記反転手段の出力する値に前記加算値選択手段から出力された位相補正用の値を加算する位相補正用加算手段と、
    位相補正された値を用いて遅延検波を行なう遅延検波手段と、
    遅延検波された値を用いて復号する復号手段と
    を備えることを特徴とするデータ受信装置。
  5. 前記遅延検波された値の絶対値を計算する遅延検波後絶対値計算手段と、前記遅延検波後絶対値計算手段の出力する絶対値から前記Ｚの整数倍の値を減じる減算手段と、前記遅延検波後絶対値計算手段及び減算手段の出力する符号に基づいてデータを復号する復号手段とを備えることを特徴とする請求項４に記載のデータ受信装置。
  6. 入力するベクトル成分Ａx及びベクトル成分Ａyに対してそれぞれの絶対値を計算する絶対値計算手段と、
    その絶対値の差を計算する逆正接計算用減算手段と、
    前記ベクトル成分Ａx及びＡyを有するベクトルの属する象限を検出する象限計算手段と、
    前記ベクトル成分Ａx、Ａyの絶対値の大きい方と小さい方とを選択する大小選択手段と、
    前記大小選択手段で選択された小さい方の絶対値のビットを右にシフトする右シフト手段と、
    前記大小選択手段で選択された大きい方の絶対値と前記右シフト手段でビットシフトされた小さい方の絶対値とを加算して前記ベクトルの大きさに相当する値Ｚを生成する加算手段と、
    ベクトルの属する象限に応じて前記逆正接計算用減算手段から出力される値を反転する反転手段と、
    前記反転手段の出力する値を用いて遅延検波を行なう遅延検波手段と、
    遅延検波された値の絶対値を計算する遅延検波後絶対値計算手段と、
    前記遅延検波後絶対値計算手段の出力する絶対値から前記Ｚの値を減じる減算手段と、
    前記減算手段の減算結果やベクトルの属する象限の信号からデータを復号する復号手段と
    を備えることを特徴とするデータ受信装置。
  7. 入力するベクトル成分Ａx及びベクトル成分Ａyに対してそれぞれの絶対値を計算する絶対値計算手段と、
    その絶対値の差を計算する減算手段と、
    前記ベクトル成分Ａx、Ａyを有するベクトルの大きさに相当する値Ｚを生成するベクトル大きさ計算手段と、
    前記減算手段により計算された前記絶対値の差を前記Ｚで除算する複数段の除算手段と、
    前記ベクトル成分Ａx、ベクトル成分Ａy、前記減算手段の出力及び前記各除算手段の出力のＭＳＢによって表される情報から位相情報を検出する位相判定手段と
    を備えることを特徴とするデータ受信装置。
  8. 前記除算手段が、入力データを２倍するためにシフトする左シフト手段と、前記入力データのＭＳＢを反転する反転手段と、前記反転手段の出力が１のときに前記Ｚを反転して出力し、前記反転手段の出力が０のときに前記Ｚをそのまま出力する排他的論理和手段と、前記左シフト手段と前記排他的論理和手段と前記反転手段との出力を加算する加算手段とを備えることを特徴とする請求項７に記載のデータ受信装置。
JP2004323445A 1996-03-06 2004-11-08 データ受信装置 Withdrawn JP2005102279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004323445A JP2005102279A (ja) 1996-03-06 2004-11-08 データ受信装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7545396 1996-03-06
JP2004323445A JP2005102279A (ja) 1996-03-06 2004-11-08 データ受信装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8246894A Division JPH09297752A (ja) 1996-03-06 1996-08-30 データ受信装置

Publications (1)

Publication Number Publication Date
JP2005102279A true JP2005102279A (ja) 2005-04-14

Family

ID=34466471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004323445A Withdrawn JP2005102279A (ja) 1996-03-06 2004-11-08 データ受信装置

Country Status (1)

Country Link
JP (1) JP2005102279A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111353118A (zh) * 2018-12-20 2020-06-30 无锡华润矽科微电子有限公司 开平方的方法及相应的用于开平方的电路
CN114866669A (zh) * 2022-04-26 2022-08-05 杭州海康威视数字技术股份有限公司 摄像机和摄像机用音圈电机驱动方法
CN114866669B (zh) * 2022-04-26 2024-06-07 杭州海康威视数字技术股份有限公司 摄像机和摄像机用音圈电机驱动方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111353118A (zh) * 2018-12-20 2020-06-30 无锡华润矽科微电子有限公司 开平方的方法及相应的用于开平方的电路
CN111353118B (zh) * 2018-12-20 2023-09-19 华润微集成电路(无锡)有限公司 开平方的方法及相应的用于开平方的电路
CN114866669A (zh) * 2022-04-26 2022-08-05 杭州海康威视数字技术股份有限公司 摄像机和摄像机用音圈电机驱动方法
CN114866669B (zh) * 2022-04-26 2024-06-07 杭州海康威视数字技术股份有限公司 摄像机和摄像机用音圈电机驱动方法

Similar Documents

Publication Publication Date Title
JP3436372B2 (ja) デュアルモードディジタルｆｍ通信システム
WO2012068258A2 (en) Digital fast cordic for envelope tracking generation
WO2002067522A1 (fr) Circuit de detection de phase et recepteur
US5553101A (en) Demodulation logic unit adaptable to multiple data protocols
US6018552A (en) Differential detection receiver
JP3576410B2 (ja) 受信装置と送受信装置及び方法
US7110477B2 (en) Gaussian frequency shift keying digital demodulator
JPH03235553A (ja) π／４シフトＱＰＳＫ変調器及びそれを用いた通信装置
JP2005102279A (ja) データ受信装置
US6393067B1 (en) Differential detection receiver
US8724744B2 (en) Method and apparatus for wide dynamic range reduction
JP4272997B2 (ja) 入力バースト信号に含まれる付加的ｄｃ成分を検出する回路
WO2014199600A1 (ja) 無線受信装置及び無線受信方法
US6633618B1 (en) Method and apparatus for digitally removing a DC-offset smaller than one LSB
JPH09297752A (ja) データ受信装置
JPH09247113A (ja) Ｔｄｍａデータ受信装置
JPH0310425A (ja) トランスバーサルフィルタ制御回路
JP2869353B2 (ja) 位相誤差検出器を備えた判定による搬送波復元回路
JP3652039B2 (ja) データ受信装置
JP3329491B2 (ja) Ｐｓｋ復調回路およびその復調方法
JP2003318674A (ja) ゲイン調整装置
JP2823724B2 (ja) Ｆｍ復調器
JP2004266777A (ja) 位相検出方法と装置およびそれを利用した受信装置
JP3547991B2 (ja) 回線品質推定装置及びその方法
JP2910614B2 (ja) Ａｇｃ用レベル検出回路

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061102