JP2005101254A - 双方向高耐圧プレーナ型半導体装置 - Google Patents

双方向高耐圧プレーナ型半導体装置 Download PDF

Info

Publication number
JP2005101254A
JP2005101254A JP2003332794A JP2003332794A JP2005101254A JP 2005101254 A JP2005101254 A JP 2005101254A JP 2003332794 A JP2003332794 A JP 2003332794A JP 2003332794 A JP2003332794 A JP 2003332794A JP 2005101254 A JP2005101254 A JP 2005101254A
Authority
JP
Japan
Prior art keywords
guard ring
semiconductor device
conductive
region
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003332794A
Other languages
English (en)
Other versions
JP4269863B2 (ja
Inventor
Manabu Takei
学 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003332794A priority Critical patent/JP4269863B2/ja
Publication of JP2005101254A publication Critical patent/JP2005101254A/ja
Application granted granted Critical
Publication of JP4269863B2 publication Critical patent/JP4269863B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】順方向耐圧をよりいっそう高信頼性に安定させ、逆方向耐圧構造を新たに工夫し、順逆方向共に、電圧印加時に、接合終端構造内での電界集中によるブレークダウンが発生せず、共に高アバランシェ耐量を有する双方向高耐圧プレーナ型半導体装置の提供。
【解決手段】少なくとも最内周とその次の外周の前記フィールド絶縁膜上では前記導電性フィールドプレートが外周に向う方向に張り出し、かつ少なくとも最外周とその次の外周の前記フィールド絶縁膜上では前記導電性フィールドプレートが内周に向う方向に張り出している双方向阻止高耐圧プレーナ型半導体装置とする。
【選択図】 図1

Description

本発明はマトリックスコンバータなどの電力変換装置に使用される逆阻止絶縁ゲート型バイポーラトランジスタ(IGBT)に代表される双方向高耐圧プレーナ型半導体装置に関する。さらに詳しくは双方向高耐圧プレーナ型半導体装置の接合終端構造に関する。
従来の双方向高耐圧プレーナ型半導体装置について、図5の断面図に示す従来の双方向プレーナ形接合終端構造と、従来の図10の断面図に示す活性領域を備えるプレーナ形IGBT(絶縁ゲート型バイポーラトランジスタ)を用いて説明する。前記図10に示すプレーナ形IGBTは、主要な用途であるインバータ回路やチョッパー回路では、直流電源下で使用されるので、順方向の耐圧さえ保証できれば問題はなく、素子設計の段階から逆方向耐圧確保を考慮せずに作られていた。そのため、コレクタ側の逆耐圧pn接合123のエッジは通常チップ切断面を未処理で露出させたままである。
しかし、最近、半導体電力変換装置において、AC(交流)/AC変換、AC/DC(直流)変換、DC/AC変換を行うため、図7に示す直接リンク形変換回路等のマトリクスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。
従来のIGBTは、前述のように逆耐圧を必要としない直流回路に用いられていたので、そもそも逆方向電圧阻止(逆耐圧)能力を高信頼性で保証するような素子設計および製造方法がとられていない。そのため、交流回路で使用する際に必要な逆耐圧を確保するためには、図8に示すようにIGBT50に直列にダイオード51を新たに接続して双方向スイッチング素子として変換装置を構成していた。その結果、発生損失に追加したダイオード51分も含まれることになり、変換装置の変換効率の低下を招いていた。さらに、素子点数が多くなる結果、変換装置の小型化、軽量化、低コスト化が困難となっていた。そこで、図9に示すように前記双方向スイッチング素子を構成する逆並列接続IGBTにダイオード52を直列接続しなくてもよいように、高信頼性の逆耐圧能力を持ったIGBTが要望されるようになった。
前記図5の断面図に示す双方向プレーナ形接合終端構造は、よく知られている分離拡散領域101を形成することにより、逆耐圧を持たせるようにした従来技術範囲のプレーナ形IGBTの接合終端構造を示す要部断面図である。この図5に示すプレーナ形IGBTの断面図に示すようにp形不純物拡散によりn形半導体基板の一方から他方の主面に到達するように形成された分離拡散領域101に囲まれた領域内において、高比抵抗n形半導体基板100の一方の主面側102に、図5の右側の不図示の部分に、前記図10で示すpベース領域103が形成され、他方の主面側にはn形半導体基板100を挟んでpコレクタ層104を備える。前記一方の主面側102にある活性領域105内の前記pベース領域103内にはnエミッタ領域106(図10に示す)が形成される。前記活性領域105の外周側の表面には、前記p形の分離領域101との間に前記pベース領域103と同時形成されたp形のフローティングガードリング107がリング状に所要本数形成されてプレーナ型の接合終端領域108を構成している。さらに一方の主面側102の表面で、図10の断面図に示すように、前記nエミッタ領域106とn形半導体基板領域の表面部109とに挟まれたpベース領域のチャネル領域110には、該チャネル領域110表面に接するゲート酸化膜111と、このゲート酸化膜に接するゲート電極112が形成される。エミッタ電極113は前記nエミッタ領域106とpベース領域103とを表面で短絡させるパターンでオーム接触形成され、前記他方の主面側のコレクタ領域104にはコレクタ電極114がオーム接触形成される。前記ゲート電極112とエミッタ電極113とが重なる部分(不図示)には層間絶縁膜を介在させることにより、相互の絶縁が確保されている。図5の断面図に戻って、前記活性領域105内のpベース領域103と、p形の分離領域101と、接合終端領域108内のp形のフローティングガードリング領域107との各領域間の表面上にはシリコン酸化膜115やBPSG(Boron Phosphor Silicate Glass)膜(層間絶縁膜)116等のフィールド絶縁膜117が形成され、さらに前記絶縁膜117上には、前記各p形ガードリング領域にそれぞれ電気的に接続された金属膜がフィールドプレート118としての機能を発揮するように、前記各領域間にオーバーラップさせて被覆形成されている。従来、図10に示す通常のIGBTのプレーナ型接合終端構造は、前述のようにIGBTに印加されるバイアス電圧極性の一方向だけ、すなわち、コレクタ電極を正に、エミッタ電極をグラウンド電位とする方向の順方向電圧を主として阻止することを目的とする構造の半導体素子である。
プレーナ型接合の接合終端構造108を設計する上での考え方は、順方向電圧の印加と共にpn主接合から深さ方向に平面状に均一に拡がる活性領域105内の空乏層よりも、空乏層の拡がり方に偏りがあって局部的な電界集中の起き易い接合終端領域108内の空乏層をよりいっそう拡がり易くして、接合終端領域108内の空乏層による電界強度を前記活性領域108内の電界強度よりも緩和されるように設計することである。
そのような緩和方法としては、プレーナ型pn主接合を取り囲むフローティングガードリングを形成する方法(特許文献1)、プレーナ型pn接合の表面終端上に絶縁膜を介して主電極から延長される金属電極を張り出させる導電性フィールドプレートを形成する方法(特許文献2)、プレーナ型の接合終端領域の表面を活性領域から端部にかけて絶縁膜を介して高抵抗性膜(1×10Ωcm以上)で被覆することにより、高抵抗性膜に電圧印加時に漏れ電流を流して一定の電圧分布を形成し、表面における空乏層を拡がり易くする方法(特許文献2)およびRESURF(Reduced Surface Field)(特許文献3)と言われる方法などが知られている。
活性領域108内でのブレークダウンはpn接合が均一な平面状なので、ブレークダウンも平面接合で均一に生じる。そのため、ブレークダウン時に最も問題になる発生熱による熱暴走が緩和され、高耐性(高アバランシェ耐量)が得られるから好ましいのである。
一方、プレーナ接合終端領域内での空乏層の拡がり方は、図2に示すように等電位線119で表した場合、平面状の活性領域105から延びる等電位線の終端が表面102に抜けて空乏層は曲面状に拡がるだけでなく、その等電位線間隔が局所的に狭い領域(すなわち電界集中が起き易い局所領域)が発生し易いので、局所的なブレークダウンが起き易い電界集中領域が、元来発生しやすい。そのため、電界強度を緩和させる構造を積極的に採らないと、均一な平面pn接合を有する前記活性領域でのブレークダウン電圧よりもかなり低い電圧でかつ狭い領域で電界集中によりブレークダウンしてしまうことが通常である。そのために接合終端構造として、フローティングガードリング107とフィールドプレート118を合わせて採用し、前記図5の断面図で示したような構造とし、接合終端領域内での電界強度を活性領域内よりも緩和させて、ブレークダウンを活性領域内で起きるようにしてきた。
さらに、前述の接合終端構造を図6に示す分離拡散型逆阻止IGBTに適用する場合、エミッタ電極をグラウンド電位とし、コレクタ電位を負電位とする逆方向電圧を印加すると、低い印加電圧で接合終端構造の最外周部Cでブレークダウンが発生する。これは最外周部のフローティングリング間の間隔120が広くてリング間で負担する電位差が非常に大きくなり、電界集中が起き易いことと、最外周から数個のリング上のフィールドプレートが必ずしも適切な配置にされていないために、双方向矢印で示す間隔D10も広く、空乏層121が表面で内周側に向って延びにくく、高電界が緩和されないためである。
米国特許第3391287号明細書 特公昭52−27032号公報 特開平6−334188号公報
しかしながら、前記フローティングガードリング構造と導電性フィールドプレート構造を採用した絶縁ゲート型バイポーラトランジスタの接合終端構造は、順方向耐圧でさえ、まだ充分に安定した高信頼性の耐圧構造とは言えなかった。ましてや逆方向耐圧は新たな接合終端構造を設計し直さなければならなかった。
本発明は、以上説明してきた点を鑑みてなされたものであり、順方向耐圧をよりいっそう高信頼性に安定させ、逆方向耐圧構造を新たに工夫し、順逆方向共に、電圧印加時に、接合終端構造内での電界集中によるブレークダウンが発生せず、共に高アバランシェ耐量を有する双方向高耐圧プレーナ型半導体装置の提供を目的とする。
特許請求の範囲の請求項1記載の発明によれば、前記目的は、第一導電型半導体基板の一方の主面から他方の主面に至る第二導電型の分離拡散領域と、該分離拡散領域に囲まれた前記半導体基板の一方の主面側に形成されるプレーナ接合を有する第二導電型ベース領域と、該ベース領域と前記分離拡散領域との間に形成される接合終端構造とを少なくとも備え、第一導電型半導体基板の他方の主面側には前記分離拡散領域に接続される第二導電型のコレクタ層を備える高耐圧プレーナ型半導体装置において、前記接合終端構造が前記第二導電型ベース領域の外周表面に間隔をおいて形成される第二導電型環状フローティングガードリングと、前記分離拡散領域と前記ガードリングと前記第二導電型ベース領域とのそれぞれの間の表面に形成されるフィールド絶縁膜と、前記分離拡散領域と前記ガードリングと前記第二導電型ベース領域とにそれぞれ導電接触する導電性フィールドプレートとを具備し、少なくとも最内周とその次の内周の前記フィールド絶縁膜上では前記導電性フィールドプレートが外周に向う方向に張り出し、かつ少なくとも最外周とその次の内周の前記フィールド絶縁膜上では前記導電性フィールドプレートが内周に向う方向に張り出している双方向高耐圧プレーナ型半導体装置とすることにより、達成される。
特許請求の範囲の請求項2記載の発明によれば、接合終端構造が、第二導電型ベース領域の外周表面に間隔をおいて形成される第二導電型環状フローティングガードリングが接合端部構造の中央部のガードリングを挟んでそれぞれ一リング以上形成され、フィールド絶縁膜上で外周または内周に向う方向に張り出した各導電性フィールドプレートの先端と、前記各導電性フィールドプレートに直近の外側または内側の、それぞれ対応するフローティングガードリング表面の最内端または最外端とのそれぞれの距離が最内周または最外周フローティングガードリングから外側または内側のガードリングに向って、中央部ガードリングに至るまで順次広くされる構成を有する請求項1記載の双方向高耐圧プレーナ型半導体装置とすることが望ましい。
特許請求の範囲の請求項3記載の発明によれば、半導体装置が逆阻止絶縁ゲート型バイポーラトランジスタである請求項1または2記載の双方向高耐圧プレーナ型半導体装置とすることが好ましい。
本発明によれば、順逆バイアスのいずれの場合でも、設計耐圧より低い印加電圧で電界集中が起き易い接合終端構造内の最内周および最外周でも電界集中によるブレークダウンが起き難く、高耐圧の設計耐圧が得られる。また、ブレークダウンが起きるとしても、活性領域内の接合下で発生するため、高アバランシェ耐量と順逆耐圧特性における高信頼性とを実現できる。
以下、本発明にかかる双方向高耐圧プレーナ型半導体装置に関し、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する一実施例としての逆阻止絶縁ゲート型バイポーラトランジスタ(以下逆阻止プレーナ形IGBTと略す)に限定されるものではない。
図1は本発明にかかる導電性フィールドプレート付きフロ―ティングガードリングを備える逆阻止プレーナ半導体装置としての逆阻止プレーナ形IGBTの接合終端構造部を示す断面図である。本発明にかかるプレーナ形IGBTの活性領域については、前記図10の構造と同様である。すなわち、n形半導体基板1の一方の主面8側にpベース領域3が形成され、他方の主面側9にはn形半導体基板1を挟んでpコレクタ層2を備える。前記一方の主面側8にある活性領域105内の前記pベース領域3内にはnエミッタ領域(不図示)が形成される。さらに、一方の主面側8の表面には前記図10と同様なので、重複を避けるため、簡単に説明するとゲート酸化膜と、このゲート酸化膜に接するゲート電極およびエミッタ電極それぞれが形成される。前記他方の主面側のコレクタ領域にはコレクタ電極がオーム接触形成される。前記活性領域105の外周側の表面には、前記p形の分離領域5との間に前記pベース領域3と同時形成されたp形のフローティングガードリング11がリング状に所要本数形成されてプレーナ型の接合終端領域10を構成している。図3、図4は図1の接合終端構造の主として順耐圧、逆耐圧をそれぞれ担う部分の拡大断面図である。本発明にかかるIGBTの接合終端構造では、導電性フィールドプレート先端21−1と第一フロ―ティングガードリング最内周端22−1との間隔D1が他の間隔D2、D3などに比べて最も狭くなる構造にされる。言い換えると、本発明のIGBTの順耐圧構造は、前記図3の断面図において、前記導電性フィールドプレート先端21−1と前記第一フロ―ティングガードリング最内周端22−1からそれぞれ中央部ガードリングの方向に向う各導電性フィールドプレート先端21−2、21−3と各第二、第三、フロ―ティングガードリング内周端22−2、22−3とのそれぞれの間隔D2、D3を前記D1よりも順に広げていく構造とすることである。同じく逆耐圧構造は、前記図4の断面図に示すように、間隔D5より間隔D6を広くする構造設計とするのである。この構造設計は単にフローティングガードリング間の距離を前述のように順次広げていく構造よりもいっそう空乏層による電界集中の緩和効果が大きいことが分かった。具体的には、このような構造設計とすることにより、次に述べるような効果が得られる。
エミッタ電極をグラウンド電位とし、コレクタ電極を正電位とする順方向バイアス時には、図3の断面図に示すように空乏層19はエミッタ接合側から矢印で示す外周方向に延びる。その時の電界強度は最内周部21−1近傍が最も高くなる。空乏層が第一フローティングガードリングの内周端22−1に到達すると、前記フローティングガードリングはn半導体基板層に比べるとpベース領域と同じ高濃度不純物拡散プロフィルを有する低抵抗層で、導体と見なせるので、前記フローティングガードリング内は単一電位となる。さらに電位を上げると、空乏層は第一フローティングガードリングの外周端Bから再び伸びはじめる。同じバイアス電位に対して、第一フローティングガードリングが無い場合に比べて、空乏層の表面に抜ける位置の最内周表面からの実質的な距離が長くなり、その分表面における電界強度が緩和される。また、空乏層の曲率半径が大きくなり、曲率が緩和され、その分電界強度が緩和される。また、前述のように空乏層が広がる際の電界強度は最内周側が最も高くなるので、前記間隔D1で分担する電界が小さくなるように前記間隔D1を最も狭くする。そして、空乏層が表面から外部へ抜ける間隔を、それぞれ分担する電界強度の大きさに逆比例させて最内周から外側に向って順次広くする。その理由は、電界強度が高くなり易い最内周の前記間隔が分担する電界強度をできるかぎり少なくして、より外側の間隔が分担する電界強度を増加させることにより、できるだけ各間隔における電界強度の分担を平均化するためである。
一方エミッタ電極をグラウンド電位とし、コレクタ電極を負電位とする逆バイアス時には、図1の接合終端構造外周部側を拡大して示す図4の断面図では、前述とは逆に空乏層124はコレクタ電位と同電位の分離拡散領域の最外周端22−Xから矢印で示す内周側に向って伸び始める。前述と同様な考え方により、電界強度は前記分離拡散領域の最外周部31の近傍が最も高くなるので、前記最外周部の電界強度の分担を少なくするように距離を狭くする必要がある。そして、前述と同様に内周に向って、中央部のフローティングガードリング7−2まで、順次間隔D5、D6を広げるようにするのである。
本発明にかかる逆阻止プレーナ形IGBTは、以上説明したような接合終端構造とすることにより、順逆方向共に、電圧印加時に、接合終端構造内での電界集中によるブレークダウンが発生せず、共に高アバランシェ耐量を有する素子とすることができた。
本発明にかかる双方向高耐圧プレーナ型半導体装置は、マトリックスコンバータなどの電力変換装置に使用されるパワー半導体装置として利用することが好適である。
本発明にかかる双方向高耐圧プレーナ型半導体装置の接合終端構造部の断面図 従来の双方向高耐圧プレーナ型半導体装置の順耐圧接合終端構造部の拡大断面図 本発明にかかる双方向高耐圧プレーナ型半導体装置の順耐圧接合終端構造部の拡大断面図 本発明にかかる双方向高耐圧プレーナ型半導体装置の逆耐圧接合終端構造部の拡大断面図 従来の双方向高耐圧プレーナ型半導体装置の接合終端構造部の断面図 従来の分離拡散型逆阻止IGBTの接合終端構造部の断面図 従来の直接リンク形変換回路等のマトリクスコンバータの回路図 IGBTに直列にダイオードを接続した双方向スイッチング素子の等価回路図 逆阻止型IGBTによる双方向スイッチング素子の等価回路図 プレーナ形IGBTの活性部領域の断面図
符号の説明
1 第一導電型半導体基板
2 第二導電型コレクタ層
3 第二導電型ベース層
4 フローティングガードリング
5 第二導電型分離拡散層
6−1 フィールド絶縁膜
6−2 層間絶縁膜
7−1 導電性フィールドプレート
7−2 中央導電性フィールドプレート
8 一方の主面
9 他方の主面

Claims (3)

  1. 第一導電型半導体基板の一方の主面から他方の主面に至る第二導電型の分離拡散領域と、該分離拡散領域に囲まれた前記半導体基板の一方の主面側に形成されるプレーナ接合を有する第二導電型ベース領域と、該ベース領域と前記分離拡散領域との間に形成される接合終端構造とを少なくとも備え、第一導電型半導体基板の他方の主面側には前記分離拡散領域に接続される第二導電型のコレクタ層を備える高耐圧プレーナ型半導体装置において、前記接合終端構造が前記第二導電型ベース領域の外周表面に間隔をおいて形成される第二導電型環状フローティングガードリングと、前記分離拡散領域と前記ガードリングと前記第二導電型ベース領域とのそれぞれの間の表面に形成されるフィールド絶縁膜と、前記分離拡散領域と前記ガードリングと前記第二導電型ベース領域とにそれぞれ導電接触する導電性フィールドプレートとを具備し、少なくとも最内周とその次の外周の前記フィールド絶縁膜上では前記導電性フィールドプレートが外周に向う方向に張り出し、かつ少なくとも最外周とその次の内周の前記フィールド絶縁膜上では前記導電性フィールドプレートが内周に向う方向に張り出していることを特徴とする双方向高耐圧プレーナ型半導体装置。
  2. 前記第二導電型ベース領域の外周表面に間隔をおいて形成される第二導電型環状フローティングガードリングが接合端部構造の中央部のガードリングを挟んでそれぞれ一リング以上形成され、中央部ガードリングより内周側では主として順方向耐圧を担い、中央部より外周側では主として逆方向耐圧を担う双方向高耐圧プレーナ型半導体装置であって、フィールド絶縁膜上で外周に向う方向に張り出した導電性フィールドプレートの先端と、該導電性フィールドプレートに対向する直近の外側フローティングガードリング表面の最内端との距離が最内周フローティングガードリングから外側のガードリングに向って中央部ガードリングに至るまで、またはフィールド絶縁膜上で内周に向う方向に張り出した導電性フィールドプレートの先端と、該導電性フィールドプレートに対向する直近の内側フローティングガードリング表面の最外端との距離が最外周フローティングガードリングから内側のガードリングに向って中央部ガードリングに至るまで、それぞれ順次広くされていることを特徴とする請求項1記載の双方向高耐圧プレーナ型半導体装置。
  3. 半導体装置が逆阻止絶縁ゲート型バイポーラトランジスタであることを特徴とする請求項1または2記載の双方向高耐圧プレーナ型半導体装置。
JP2003332794A 2003-09-25 2003-09-25 双方向高耐圧プレーナ型半導体装置 Expired - Lifetime JP4269863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003332794A JP4269863B2 (ja) 2003-09-25 2003-09-25 双方向高耐圧プレーナ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003332794A JP4269863B2 (ja) 2003-09-25 2003-09-25 双方向高耐圧プレーナ型半導体装置

Publications (2)

Publication Number Publication Date
JP2005101254A true JP2005101254A (ja) 2005-04-14
JP4269863B2 JP4269863B2 (ja) 2009-05-27

Family

ID=34460993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003332794A Expired - Lifetime JP4269863B2 (ja) 2003-09-25 2003-09-25 双方向高耐圧プレーナ型半導体装置

Country Status (1)

Country Link
JP (1) JP4269863B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872282B2 (en) 2008-02-04 2011-01-18 Fuji Electric Systems Co., Ltd. Semiconductor device and method of manufacturing same
DE102010046770A1 (de) 2009-09-29 2011-03-31 Fuji Electric Holdings Co., Ltd. Halbleiteranordnung
DE102011076269A1 (de) 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Halbleiterbauelement
WO2012176449A1 (ja) * 2011-06-23 2012-12-27 パナソニック株式会社 双方向スイッチの等価回路、双方向スイッチのシミュレーション方法、及び双方向スイッチのシミュレーション装置
CN104934469A (zh) * 2014-03-18 2015-09-23 国家电网公司 一种igbt终端结构及其制造方法
US9236436B2 (en) 2009-04-16 2016-01-12 Mitsubishi Electric Corporation Semiconductor device
US10896961B2 (en) 2017-01-25 2021-01-19 Fuji Electric Co., Ltd. Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872282B2 (en) 2008-02-04 2011-01-18 Fuji Electric Systems Co., Ltd. Semiconductor device and method of manufacturing same
US9236436B2 (en) 2009-04-16 2016-01-12 Mitsubishi Electric Corporation Semiconductor device
US8558342B2 (en) 2009-09-29 2013-10-15 Fuji Electric Co., Ltd. Semiconductor device
DE102010046770A1 (de) 2009-09-29 2011-03-31 Fuji Electric Holdings Co., Ltd. Halbleiteranordnung
JP2011077202A (ja) * 2009-09-29 2011-04-14 Fuji Electric Holdings Co Ltd 半導体装置
DE102011076269A1 (de) 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Halbleiterbauelement
JP2011249580A (ja) * 2010-05-27 2011-12-08 Fuji Electric Co Ltd 半導体装置
US8278682B2 (en) 2010-05-27 2012-10-02 Fuji Electric Co., Ltd. Semiconductor device
WO2012176449A1 (ja) * 2011-06-23 2012-12-27 パナソニック株式会社 双方向スイッチの等価回路、双方向スイッチのシミュレーション方法、及び双方向スイッチのシミュレーション装置
US8745569B2 (en) 2011-06-23 2014-06-03 Panasonic Corporation Equivalent circuit of bidirectional switch, simulation method for bidirectional switch, and simulation device for bidirectional switch
JP5261621B1 (ja) * 2011-06-23 2013-08-14 パナソニック株式会社 双方向スイッチのシミュレーション方法、双方向スイッチのシミュレーション装置、及びプログラム
CN104934469A (zh) * 2014-03-18 2015-09-23 国家电网公司 一种igbt终端结构及其制造方法
US10896961B2 (en) 2017-01-25 2021-01-19 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP4269863B2 (ja) 2009-05-27

Similar Documents

Publication Publication Date Title
JP5396756B2 (ja) 半導体装置
JP3751463B2 (ja) 高耐圧半導体素子
JP5218474B2 (ja) 半導体装置
JP5900503B2 (ja) 半導体装置
JP7030515B2 (ja) 逆導通半導体装置
JP5748188B2 (ja) 半導体装置
CN103426911B (zh) 半导体装置
JP3632344B2 (ja) 半導体装置
JP2007227806A (ja) 半導体装置
KR101679164B1 (ko) 역 도통 전력 반도체 디바이스
US10026732B2 (en) Bidirectional power semiconductor
JPH08306937A (ja) 高耐圧半導体装置
JP2014204038A (ja) 半導体装置及びその製造方法
JP2000077682A (ja) ショットキーダイオード
CN112271218A (zh) 功率半导体器件及其制备方法
WO2019158594A1 (en) Bidirectional thyristor device
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006269633A (ja) 電力用半導体装置
JP4269863B2 (ja) 双方向高耐圧プレーナ型半導体装置
JP6047429B2 (ja) 半導体装置およびそれを用いた電力変換装置
JP7338242B2 (ja) 半導体装置
JP2020039001A (ja) 半導体装置及び半導体装置の製造方法
CN116490978B (zh) 双向晶闸管装置
JP2015065217A (ja) 半導体装置
JP2015072988A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4269863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term