JP2005094514A - 表面実装型パッケージ及びこれを用いた圧電デバイス - Google Patents

Abstract

【課題】 小型化に対応したパッケージ、特に調整用端子電極及び外部端子電極がそれぞれに求められる機能を満足することができる構造を備えることと、該パッケージを用いた圧電デバイスを提供する。
【解決手段】 複数の端子電極を備える表面実装型パッケージにおいて、実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えている。
【選択図】 図１

Description

本発明は、表面実装型パッケージ及びこれを用いた圧電デバイスに関し、特に温度補償水晶発振器の小型化に対応した場合に発生する種々の不具合を解決した表面実装型パッケージに関するものである。

携帯電話機等の移動体通信機器の普及に伴う低価格化および小型化の急激な進展により、これらの通信機器に使用される水晶振動子やワンチップＩＣタイプ温度補償水晶発振器に対しても低価格化、小型化の要求が高まっている。

従来の従来のワンチップＩＣタイプ温度補償水晶発振器（以下「発振器」と示す。）には、例えば特開２００１−９４３７８号公報で開示されたようなものがあり、図８（ａ）は発振器の構成を説明するための縦断面図、図８（ｂ）は表面実装容器の底面斜視図である。
従来の発振器は、水晶振動素子１０１と、発振回路及び記憶回路を集積化したＩＣチップ１０２と、上面に前記水晶振動素子１０１を収容するための（上方に開口する）上側凹部を備えると共に下面に前記ＩＣチップ１０２を収容するための（下方に開口する）下側凹部１０３ａを備える表面実装容器１０３と、前記上側凹部の開口を閉止するためのカバー１０４と、を備えている。表面実装容器１０３は、セラミックからなる略矩形状の底壁１１１と略矩形枠状の上枠１１２及び下枠１１３とを積層一体化することで上下に凹部を有する、即ちＨ型の断面形状を有するパッケージ本体と、上側凹部の開口面（上枠１１２の上面）にろう付けされた略矩形枠状の溶接リング１１４と、から構成されている。
前記上側凹部の内底面に形成したパッド電極（不図示）に導電性接着剤１０６を介して前記水晶振動素子１０１の一方の端部で片持ち支持すると共に電気的な接続をした上でカバー１０４により上側凹部を気密封止すると共に、下側凹部１０３ａの内底面（天井面）にＩＣチップ１０２をフェースダウンボンディング実装し樹脂１０５を充填することで発振器となる。

前記表面実装容器１０３の底面（前記下側凹部１０３ａの開口面）の四隅には略矩形状の窪み１２１が形成され該窪み１２１の内壁面（及び開口周縁）に前記ＩＣチップ１０２と電気的に接続する電源、出力、アース及びＡＦＣ（自動周波数制御）用の実装端子１２２ａ乃至１２２ｄが配設する。また、対向する一対の長辺側の側面、特に前記底壁１１１の端面部分に前記ＩＣチップと電気的に接続した計６個の書込端子１２３を配設する。該書込端子１２３からは温度補償データがＩＣチップ１０２の記憶回路に書込まれる。
この表面実装容器１０３、特に窪み１２１を備える実装端子１１２の構造は、小型化の要求を満足するために、外部基板との接合強度を維持しつつ実装端子１２２の面積を小さくするための手段である。
特開２００１−９４３７８号公報

近年の更なる発振器の小型化の要求が高まっているにもかかわらず、前記ＩＣチップ１０２の小型化が進んでいない。そのため前記下側凹部１０３ａの開口面積が（相対的に）大きくなり前記表面実装容器１０３の底面（面積）がより狭くなってしまう。この狭小な表面実装容器１０３の底面に前記窪み１２１を形成することのみならず、前記実装端子１２２を形成すること自体、困難になるという問題が生じる。

このことから、前記実装端子１２２も前記表面実装容器１０３の側面、前記窪み１２１を形成することなく必要な接合強度を得ると共に実装端子１２２同士の電気的短絡を回避するために実装端子１２２同士間に間隙を隔てて且つ実装後の表面実装容器１０３に加わる熱歪みが均等に配分するための手段として、表面実装容器１０３の各外側角部近傍、特に前記下枠１１３の各外側角部近傍に形成することが考えられる。しかし、この場合には、長辺側の側面に形成する実装端子１２２の一部と前記書込端子１２３とが電気的短絡する虞があるという問題が生じる。

前述する従来例では６個の書込端子１２３を備える発振器、換言すれば温度補償調整に６種類の入出力信号が必要な前記ＩＣチップ１０２であったが、現状の発振器の（温度補償調整）方式は３線式のシリアルインターフェースによるＩＣアクセス方式が一般的であって、ＩＣ回路内部の電圧や電流を監視するためのモニタ機能端子も含む４個の調整用パッド、即ち４種類の入出力信号を用いて温度補償データの書き込み及び読み込みを行なっている。現状の高機能化したＩＣチップを用いることは書込端子数を削減することが可能となり表面実装容器の小型化に有利である。しかし、書込端子は（外部の温度補償調整装置に接続する）プローブとの接触を確実にするための最低限の面積が必要であり、更なる表面実装容器の小型化を進めた場合には書込端子同士が電気的短絡する虞があるという問題が生じる。

つまり、解決しようとする問題点は、小型化に対応した表面実装容器（パッケージ）、特に書込端子（調整用端子電極）及び実装端子（外部端子電極）がそれぞれに求められる機能を満足することができないことと、該表面実装容器（パッケージ）を用いた圧電デバイスを提供することができない点である。

上記課題を解決するために本発明に係わる請求項１記載の発明は、複数の実装用端子電極を備える表面実装型パッケージにおいて、前記表面実装型パッケージの両主面を除く面に前記実装用端子電極を形成したことを特徴とする。

本発明に係わる請求項２記載の発明は、複数の実装用端子電極と複数の調整用端子電極とを備えた表面実装型パッケージであって、その上面及び下面を除く面にのみ各端子電極を形成した表面実装型パッケージにおいて、前記実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えていることを特徴とする。

本発明に係わる請求項３記載の発明は、請求項２において、前記表面実装型パッケージがセラミック多層構造を備えており、前記絶縁材が多層構造を構成する少なくとも一層のセラミック材であることを特徴とする。

本発明に係わる請求項４記載の発明は、請求項２において、前記絶縁材が低融点ガラス材であることを特徴とする。

本発明に係わる請求項５記載の発明は、請求項１乃至４のいずれかにおいて、前記実装用端子電極は前記表面実装型パッケージの外側角部に形成したことを特徴とする。

本発明に係わる請求項６記載の発明は、請求項１乃至５のいずれかにおいて、前記実装用端子電極は前記表面実装型パッケージの両主面を除く面に形成された複数の切り込み部分の内壁面に導電膜を被着することで形成されていることを特徴とする。

本発明に係わる請求項７記載の発明は、請求項２乃至６のいずれかにおいて、前記調整用端子電極が２個であることを特徴とする。

本発明に係わる請求項８記載の発明は、請求項７に記載の表面実装型パッケージに少なくとも圧電振動素子と発振回路及び温度補償回路を構成する回路素子とを収容すると共に、外部からの信号により前記調整用端子電極の端子機能を切り換える機能を有する圧電デバイスであって、前記調整用端子電極のいずれか一方は前記回路素子の温度補償データの入力機能と該回路素子の内部回路が発生するアナログ信号の出力機能とを備えることを特徴とする。

本発明は、パッケージの外表面に配設する端子電極の配置を可変、多機能化することで小型化に対応する表面実装型パッケージ及びこれを用いた圧電デバイスを提供できるという利点がある。

以下、図示した本発明の実施の形態に基づいて、本発明を詳細に説明する。

図１（ａ）は本発明の第１の実施形態の圧電デバイスとしてのワンチップＩＣタイプ温度補償水晶発振器（以下「ＴＣＸＯ」と示す。）のＩＣチップを省略した状態の底面斜視図、図１（ｂ）はその縦断面図である。図２は第１の実施形態に係わる表面実装型パッケージの任意の底面角部の拡大図である。
図１に示す第１の実施形態としてのＴＣＸＯは、略矩形状の圧電振動素子、例えばＡＴカット水晶基板と該水晶基板の両主面に配設する励振電極と該励振電極夫々から互いに絶縁して長手方向の一方端部に延在するリード電極とを備える水晶振動素子１と、発振回路および温度補償回路を構成する回路素子、例えばＩＣチップ２と、上面に前記水晶振動素子１を収容するための上方に開口する上部凹部を備えると共に下面に前記ＩＣチップ２を収容するための下方に開口する下部凹部３ｂを備えるセラミックパッケージ（プリント配線基板）３ａと前記上部凹部の開口を閉止するための金属蓋４とを備える表面実装型パッケージ３と、からなる。前記上部凹部の内底面に形成したパッド電極５に導電性接着剤６を介して前記水晶振動素子１の一方の端部で片持ち支持すると共に電気的な接続をすると共に、前記下部凹部３ａの内底面（天井面）に形成した接続電極７に金属バンプ８（Ａｕやはんだ等）を介して前記ＩＣチップ２をフリップチップ実装する。そして、表面実装型パッケージ３が備える内部配線パターン（不図示）を介して前記パッド電極５と前記接続電極７とを、即ち前記水晶振動素子１と前記ＩＣチップ２とを電気的に接続した上で、金属蓋４により該上部凹部を気密封止すると共に、アンダーフィル（樹脂）９を充填する構造を有する。

前記セラミックパッケージ３ａは、２枚の略矩形状のセラミック絶縁層１１ａ及び１１ｂと２枚の略矩形枠状のセラミック絶縁層１１ｃ及び１１ｄとが積層されたパッケージ本体１１と、コバール合金から成る略矩形状の枠状体１０と、からなる。パッケージ本体１１はセラミック絶縁層１１ａ及び１１ｂによって多層基板を構成しセラミック絶縁層１１ｃ及び１１ｄによって枠状脚部を構成し、該多層基板の下面の周縁に沿って枠状脚部が固着されている。つまり、多層基板の下面と枠状脚部の内壁とによって前記下部凹部３ａが構成されることになる。また、多層基板の上面の周縁に沿って前記枠状体１０を銀ろう付けすることで前記上部凹部が構成されることになる。

前記パッケージ本体１１の外側面（両主面以外の面であって外側に露出する面）には４個の実装用の外部端子電極２１と調整用端子電極２２乃至２５が形成されている。前記外部端子電極２１は前記セラミック絶縁層１１ｄの外側角部近傍、例えば図２に示すように、前記セラミック絶縁層１１ｄの外側角部（二点鎖線の交点）を挟んで該外側角部近傍の長辺側及び短辺側の側面に形成された略半楕円形状、即ち略Ｌ字状の切り込み部分の内壁面に導電膜を被着することで外部端子電極２１が形成されている。なお前記導電膜の被着作業上、前記導電膜が前記略Ｌ字状の切り込み部分のパッケージ本体の底面、即ち図２に現れる主面側周縁に被着する場合もあるが、機能上問題をおこすものでない。また、パッケージ本体１１の一対の長辺側の側面、例えば図１（ａ）に現れる長辺側の側面、特に前記セラミック絶縁層１１ｂの長辺側の端面に形成された２個の略半楕円形状の切り込み部分の内壁面に導電膜を被着することで調整用端子電極２２及び２３が形成されている。図１（ａ）に現れない長辺側の側面には、同様の構造を備える調整用端子電極２４及び２５（不図示）が形成されている。
長辺側の側面に形成する外部端子電極と前記調整用端子電極とはそれぞれの機能を満足するために必要な大きさを有することから、例えば図１（ａ）に現れる長辺側の側面に形成する（右側の）外部端子電極２１と前記調整用端子電極２３とは長手方向にオーバーラップする部分（Ｌ）が発生するが、前記セラミック絶縁層１１ｃが介在することによって互いに絶縁している。

前記調整用端子電極２２乃至２５はそれぞれに対応する前記パッケージ本体１１の内部配線パターン（不図示）、前記接続電極７及び前記金属バンプ８を介して前記ＩＣチップ２が有するクロック入力（ＳＣＬＫ）端子、データ入出力（ＤＩＯ）端子、チップセレクト入力（ＣＳ）端子及び各種アナログ信号入出力（ＵＴＩＬ）端子に電気的に接続する。
また、前記外部端子電極２１はそれぞれに対応する前記パッケージ本体１１の内部配線パターン（不図示）、接続電極７及び金属バンプ８を介してＩＣチップ２が有する電源電圧が供給されるＶＣＣ端子、グランド電位となるＧＮＤ端子、発振出力を行うＯＵＴ端子、外部から周波数の調整を可能とするＶＣＯＮ端子に電気的に接続する。

図３は第１の実施形態としてのＴＣＸＯをはんだ実装した状態を説明するための図であって、同図（ａ）は側面図、同図（ｂ）は上面図である。
図３に示すように、第１の実施形態のＴＣＸＯを外部配線基板３１にはんだ実装すると、各外側角部に備える前記外部端子電極２１は互いに均等な大きさを有することで均一なフィレット３２が形成され、該フィレット３２がはんだ実装後のＴＣＸＯに加わる熱歪みが均等に配分し且つ十分な接合強度を確保することを可能にする。

第１の実施形態では、前記セラミック絶縁層１１ｄの各外側角部近傍の長辺側及び短辺側の側面に前記外部端子電極２１を形成しているが、前述するように熱歪みが均等に配分し且つ十分な接合強度を確保することが可能であれば、いずれか一方の側面、例えば長辺側のみに外部端子電極を形成しても構わない。
また、前記調整用端子電極２２乃至２５を前記パッケージ本体の一対の長辺側の側面に形成しているが、（外部の温度補償調整装置に接続する）プローブとの接触を確実にするために必要な面積を確保することが可能であれば、前記パッケージ本体１１の一対の短辺側の側面に形成しても構わない。逆に、同一面に２個の調整用端子電極を配設することでプローブとの接触を確実にするために必要な面積を確保することが不可能であれば、各側面に１個ずつの調整用端子電極を形成しても構わない。なお、特に前記調整用端子電極の高さ寸法が必要な場合には、前記セラミック絶縁層１１ａ及び１１ｂの同一の端面に連設された２個の略半楕円形状の切り込み部分の内壁面に導電膜を被着することで調整用端子電極を形成しても構わない。この場合、セラミック絶縁層１１ａの上面、即ち前記多層基板の上面にも前記導電膜がはみ出し該導電膜と多層基板の上面にろう付けされた前記枠状体１０とが電気的短絡する虞があるので、枠状体１０の外側周縁に絶縁材、例えばアルミナコーティングをするのが望ましい。

図４（ａ）は本発明の第２の実施形態の圧電デバイスとしてのＴＣＸＯの上面斜視図、図４（ｂ）はその縦断面図である。
第２の実施形態のＴＣＸＯが第１の実施形態と異なる点は、水晶振動素子をセラミック蓋でガラス封止した点にある。
図４に示す第２の実施形態としてのＴＣＸＯは、前記水晶振動素子１と、前記ＩＣチップ２と、上面が平坦状であって下面に前記ＩＣチップ２を収容するための下部凹部４３ｂを備えるセラミックパッケージ（プリント配線基板）４３ａとセラミック蓋４４とを備える表面実装型パッケージ４３と、からなる。前記セラミックパッケージ４３ａの上面に形成したパッド電極４５に導電性接着剤６を介して前記水晶振動素子１の一方の端部で片持ち支持すると共に電気的な接続をしている。前記セラミック蓋４４はその下面に備える下方に開口する凹部４４ａで前記水晶振動素子１を包囲した上で凹部４４ａの開口面に配設する低融点ガラス５０により凹部４４ａの開口面と前記セラミックパッケージ４３ａの上面の周縁との間隙を気密封止する。さらに、前記下部凹部４３ｂの内底面（天井面）に形成した接続電極４７に前記金属バンプ８を介して前記ＩＣチップ２をフリップチップ実装した上で前記アンダーフィル９を充填する構造を有する。

前記セラミックパッケージ４３ａは、少なくとも略矩形状のセラミック絶縁層５１ａと略矩形状の枠状セラミック絶縁層５１ｃとからなり、セラミック絶縁層５１ａの下面の周縁に沿って枠状セラミック絶縁層５１ｃが固着されている。つまり、セラミック絶縁層５１ａの下面と枠状セラミック絶縁層５１ｃの内壁とによって前記下部凹部４３ｂが構成されることになる。またセラミックパッケージ４３ａ、特に枠状セラミック絶縁層５１ｃの各外側角部に（前記外部端子電極２１と同様な構造を備える）外部端子電極６１が形成されている。

前記セラミック蓋４４は少なくとも略矩形状のセラミック絶縁層５２ａと略矩形状の枠状セラミック絶縁層５２ｃとからなり、セラミック絶縁層５２ａの下面の周縁に沿って枠状セラミック絶縁層５２ｃが固着されている。つまり、セラミック絶縁層５２ａの下面と枠状セラミック絶縁層５２ｃの内壁とによって前記凹部４４ａが構成されることになる。またセラミック蓋４４の対向する一対の側面、例えば図４（ａ）に現れる長辺側の側面、特に枠状セラミック絶縁層５２ｃの長辺側の端面には（前記調整用端子電極２２乃至２５と同様な構造で、略半楕円形状の切り込み部分の内壁面に導電膜を被着することで）調整用端子電極６２及び６３が形成されている。図４（ａ）に現れない長辺側の側面には、同様の構造を備える前記調整用端子電極６４及び６５（不図示）が形成されている。該調整用端子電極６２乃至６５は、切り込み部分の内壁面に隣接する前記セラミック蓋４４の（前記セラミックパッケージ４３ａとの）接続面、即ち前記凹部４４ａの開口面まで前記導体膜（調整用端子電極）が延在し該導体膜に対応する前記セラミックパッケージ４３ａの上面に形成した内部接続端子６６とを前記低融点ガラス５０層を貫設するスタッドバンプ６７を介して電気的に接続している。前記内部接続端子６６はそれぞれに対応する前記セラミックパッケージ４３ａの内部配線パターン（不図示）、前記接続電極４７及び前記金属バンプ８を介して前記ＩＣチップ２が有するＳＣＬＫ端子、ＤＩＯ端子、ＣＳ端子及びＵＴＩＬ端子に電気的に接続する。また、前記外部端子電極６１はそれぞれに対応するセラミックパッケージ４３ａの内部配線パターン（不図示）、接続電極４７及び金属バンプ８を介してＩＣチップ２が有するＶＣＣ端子、ＧＮＤ端子、ＯＵＴ端子、ＶＣＯＮ端子に電気的に接続する。

前記セラミックパッケージ４３ａの長辺側の側面に形成する外部端子電極と前記セラミック蓋４４の長辺側の側面に形成する前記調整用端子電極とはそれぞれの機能を満足するために必要な大きさを有することから、例えば図４（ａ）に現れる長辺側の側面に形成する外部端子電極６１と前記調整用端子電極６３とは長手方向にオーバーラップする部分（Ｌ）が発生するが、前記低融点ガラス５０が介在することによって互いに絶縁している。

前記スタッドバンプ６７が前記低融点ガラス５０を貫設し前記内部接続端子６６と前記導体膜（調整用端子電極）とを電気的に接続する工法の一例は、前記セラミック蓋４４の下面（前記凹部４４ａの開口面）に配設する低融点ガラス５０全体が固体状から流動性を示す状態、即ちゾル状になるまでセラミック蓋４４を加熱し、前記パッド電極４５に前記水晶振動素子１を前記内部接続端子６６に前記スタッドバンプ６７を実装した前記セラミックパッケージ４３ａも予備加熱する。該セラミックパッケージ４３ａが所望の表面温度に到達したところで、外部装置のハンドリング機構によってセラミック蓋４４をセラミックパッケージ４３ａの所定位置に載置すると共に超音波を併用した熱圧着により前記スタッドバンプ６７がゾル状の前記低融点ガラス５０を押し退けてスタッドバンプ６７と前記導体膜（調整用端子電極）とが金属接合されることで内部接続端子６６と導体膜（調整用端子電極）とが電気的に接続されることになる。その後、除冷することによりスタッドバンプ６７を包囲する低融点ガラス５０が凝固することで気密封止がなされる。

なお、前記調整用端子電極及び前記外部端子電極の配置に関する変形実施例については第１の実施形態と同様である。

図５は本発明の第３の実施形態の圧電デバイスとしてのＴＣＸＯに係わる回路ブロック図である。
第３の実施形態のＴＣＸＯが第１及び第２の実施形態と異なる点は、（外表面に配設する）端子電極を多機能化することで端子電極数、特に前記調整用端子電極数を削減した表面実装型パッケージを用いた点にある。
そこで、まず前記調整用端子電極及び前記外部端子電極の機能について説明する。前記調整用端子電極２２乃至２５、６２乃至６５は前記ＩＣチップ２が備える前記ＳＣＬＫ端子、前記ＤＩＯ端子、前記ＣＳ端子及び前記ＵＴＩＬ端子に対応するように電気的に接続する。このＩＣチップ２はＳＣＬＫ端子、ＤＩＯ端子及びＣＳ端子による３線式の同期式シリアルインターフェースにより該ＩＣチップ２が具有するＥＥＰＲＯＭへのデータ（水晶振動素子の固有温度周波数特性による周波数変動を、常温を含む広い温度範囲で平坦化するための温度補償データ）の書き込み及び読み出しを行なう。シリアルインターフェースのタイミングはＣＳ（端子に外部から入力される）信号の「Ｈｉｇｈ」を検出し（イネーブル）、ＳＣＬＫ信号の立ち下がりに同期してＤＩＯ信号よりデータの書き込み及び読み出しを行なう。またＵＴＩＬ（端子から外部に出力される）信号はＩＣチップ２が具有する温度検出回路及び制御電圧発生回路に接続し該温度検出回路及び該制御電圧発生回路が前記ＥＥＰＲＯＭに書き込まれたデータによって所望の電圧を発生できるようになっているかどうかを確認するために用いる。
前記外部端子電極２１のそれぞれはＩＣチップ２が備える前記ＶＣＣ端子、前記ＧＮＤ端子、前記ＯＵＴ端子及び前記ＶＣＯＮ端子に対応するように電気的に接続する。前記ＶＣＯＮ端子はＩＣチップ２が具有するＡＦＣ回路に接続しており該ＶＣＯＮ端子に印加される制御電圧の変化に対応して前記ＯＵＴ端子から出力される周波数を可変または変調できる。

つまり、前記ＳＣＬＫ信号及び前記ＤＩＯ信号は前記ＥＥＰＲＯＭへのデータの書き込み及び読み出し時に使用し、前記ＵＴＩＬ信号、前記ＶＣＯＮ端子及び前記ＯＵＴ端子はＥＥＰＲＯＭへのデータの書き込み及び読み出し時以外に使用している。この条件を鑑みて、本発明に係わる前記端子電極数、特に前記調整用端子電極数を削減する手段について説明する。図５に示すように、第１の外部端子パッド７１に接続する第１の切換回路８１の（入力端子に常時導通の）一方の出力端子をＵＴＩＬ端子７８（を介してＩＣチップが有する温度検出回路及び制御電圧発生回路の入力）に接続し第１の切換回路８１の（入力端子に常時不通の）他方の出力端子を（ＩＣチップが有するＥＥＰＲＯＭ７４の）ＤＩＯ端子７５に接続している。第３の外部端子パッド７３に接続する第２の切換回路８２の（入力端子に常時導通の）一方の出力端子をＶＣＯＮ端子７９（を介してＩＣチップが有するＡＦＣ回路の入力）に接続し第２の切換回路８２の（入力端子に常時不通の）他方の出力端子を（ＩＣチップが有するＥＥＰＲＯＭ７４の）ＳＣＬＫ端子７７に接続している。第２の外部端子パッド７２は前記第１、第２の切換回路８１、８２の切換機能を作動させるための制御信号を出力する切換制御回路８０（正論理回路）を介して（ＩＣチップが有するＥＥＰＲＯＭ７４の）ＣＳ端子７６に接続している。なお、第２の切換回路８２の一方の出力端子をＶＣＯＮ端子７９ではなく前記ＯＵＴ端子に接続しても構わない。

次に、第３の実施形態に係わるＴＣＸＯの動作（調整方法）について説明する。
外部からの制御電圧で出力周波数を可変または変調させる場合は、前記第２の外部端子パッド７２に入力されるＣＳ信号の「Ｌｏｗ」を検出し前記切換制回路８０が無効になり、前記第２の切換回路８２の切換機能が作動することなく前記第３の外部端子パッド７３は前記ＶＣＯＮ端子７９に電気的導通することから、第３の外部端子パッド７３はＶＣＯＮ端子に割り付けられる前記外部端子電極と同義になる。また、前記第１の切換回路８１の切換機能も（第２の切換回路８２と同期して）作動することなく前記第１の外部端子パッド７１は前記ＵＴＩＬ端子７８に電気的導通することから、第１の外部端子パッド７１はＵＴＩＬ端子に割り付けられる調整用端子電極と同義になる。
ＥＥＰＲＯＭへのデータの書き込み及び読み出しを行なう場合は、前記第２の外部端子パッド７２に入力されるＣＳ信号の「Ｈｉｇｈ」を検出し前記切換制御回路８０が有効になり、前記第２の切換回路８２の切換機能を作動し前記第３の外部端子パッド７３は前記ＳＣＬＫ端子７７に電気的導通することから、第３の外部端子パッド７３はＳＣＬＫ端子に割り付けられる前記調整用端子電極と同義になる。また、前記第１の切換回路８１の切換機能も（第２の切換回路８２と同期して）作動し前記第１の外部端子パッド７１は前記ＤＩＯ端子７５に電気的導通することから、第１の外部端子パッド７１はＤＩＯ端子に割り付けられる前記調整用端子電極と同義になる。
以上のことから、前記第３の外部端子パッド７３は調整用端子電極（ＳＣＬＫ）及び外部端子電極（ＶＣＯＮ）として機能し、前記第１の外部端子パッド７１は２個の調整用端子電極（ＤＩＯ及びＵＴＩＬ）として機能し、前記第２の外部端子パッド７２は常時調整用端子電極（ＣＳ）として機能する。

図６は第３の実施形態の表面実装型パッケージの構成を示す下面斜視図であって、特に第１の実施形態の表面実装型パッケージと異なる点について説明する。
第３の実施形態の表面実装型パッケージ８８の特徴は、前記パッケージ本体１１の外側面に前記外部端子電極２１（ａ〜ｄ）及び前記調整用端子電極２２、２４が形成する。
前記外部端子電極は、特に前記セラミック絶縁層１１ｄの外側角部を挟んで該外側角部近傍の長辺側及び短辺側の側面に形成された略半楕円形状、即ち略Ｌ字状の切り込み部分の内壁面に導電膜を被着することで外部端子電極２１ａ乃至２１ｃ（２１ｄは不図示）が形成されている。
前記調整用端子電極は、例えば図６に現れる長辺側の側面、特に前記セラミック絶縁層１１ｂの長辺側の端面略中央には、（前述するように略半楕円形状の切り込み部分の内壁面に導電膜を被着することで）調整用端子電極２２が形成されている。図６に現れない長辺側の側面には、同様の構造を備える調整用端子電極２４（不図示）が形成されている。前述するように、調整用端子電極はＤＩＯ及びＵＴＩＬの兼用とＣＳ専用との２個に任意の外部端子電極はＶＣＯＮ及びＳＣＬＫの兼用にすることで端子電極数を削減することが可能になり、前記第３の外部端子パッド７３はＶＣＯＮ及びＳＣＬＫとして機能することから、例えば前記外部端子電極２１ａに割り付けられている。前記第１の外部端子パッド７１はＤＩＯ及びＵＴＩＬとして機能することから、例えば前記調整用端子電極２２に割り付けられている。前記第２の外部端子パッド７２はＣＳとして機能することから、例えば前記調整用端子電極２４に割り付けられている。

なお、前記切換制御回路８０、前記第１の切換回路８１及び前記第２の切換回路８２は
発振回路及び温度補償回路を備えるＩＣチップ、例えば前記ＩＣチップ２に内蔵するものであっても構わない。または、前記切換制御回路８０、前記第１の切換回路８１及び前記第２の切換回路８２のみで構成するその他の回路素子であっても構わない。

図７（ａ）は第１乃至第３の実施形態としての表面実装型パッケージの構造を示した縦断面概略図、図７（ｂ）及び（ｃ）はその変形実施例である。
本発明の第１乃至第３の実施形態としての表面実装型パッケージ９０は、例えば図７（ａ）に示すように、隔壁９１の上面に密閉空間９２を備えると共に、下面に（下方に開口する）凹部９３を備えている。表面実装型パッケージ９０の外側面に、特に前記凹部９３の開口面に隣接する外側面に外部端子電極９４を配設し該外部端子電極９４から所望の間隙９５を隔てて（表面実装型パッケージ９０の厚み方向の）外部端子電極９４の上方に調整用端子電極９６を配設する。本発明の主旨は、前記外部端子電極９４を前記表面実装型パッケージ９０の外側面に配設し該外部端子電極９４と前記調整用端子電極９６とは所望の間隙（絶縁材）を隔てて上下関係に配置することなので、例えば図７（ｂ）に示すように、前記凹部９３を第２の密閉空間９７に置換、即ち前記隔壁９１の上面に前記密閉空間９２を備えると共に、下面に前記第２の密閉空間９７を備える表面実装型パッケージであっても構わない。また例えば図７（ｃ）に示すように、前記隔壁を削除し前記密閉空間９２と前記第２の密閉空間９７とを一体化、即ち１個の第３の密閉空間９８を備える表面実装型パッケージであっても構わない。

なお、前記調整用端子電極９６及び前記外部端子電極９４の（表面実装型パッケージの平面方向の）配置に関する変形実施例については第１乃至第３の実施形態と同様である。

ＴＣＸＯを用いて本発明を説明したが、前記回路素子に供給される電源電圧に重畳される高周波ノイズを除去するためのコンデンサ等を備えるＴＣＸＯ、ＶＣＸＯ、ＳＰＸＯ、ＯＣＸＯ、ＳＡＷ発振器等の圧電デバイスに適用できることは云うまでもない。

また、水晶振動子、水晶基板に部分電極を配設する多重モード水晶フィルタや弾性表面波フィルタ等の圧電デバイス（圧電振動子）にも本発明を適用することも可能である。これらの場合はデータ書き込み及び読み出しを必要としないので、前記調整用端子電極を削除し前記外部端子電極のみを備える表面実装型パッケージを用いても構わない。

ＡＴカットの水晶振動素子を用いて本発明を説明したが、本発明はＡＴカットに限定するものではなくＢＴカット、ＣＴカット、ＤＴカット、ＳＣカット、ＧＴカット等のカットアングルの水晶基板に適用できることは云うまでもない。

また本発明は、水晶基板（水晶振動素子）のみに限定するものではなくランガサイト、四方酸リチウム、タンタル酸リチウム、ニオブ酸リチウム等のその他の圧電基板（圧電振動素子）に適用できることは云うまでもない。

本発明の第１の実施形態の圧電デバイスとしてのワンチップＩＣタイプ温度補償水晶発振器の構造を示した概略構成図であって、（ａ）はＩＣチップを省略した状態の底面斜視図、（ｂ）はその縦断面図である。 第１の実施形態に係わる表面実装型パッケージの任意の底面角部の拡大図である。 第１の実施形態としてのＴＣＸＯをはんだ実装した状態を説明するための図であって、（ａ）は側面図、（ｂ）は上面図である。 本発明の第２の実施形態の圧電デバイスとしてのワンチップＩＣタイプ温度補償水晶発振器の構造を示した概略構成図であって、（ａ）は上面斜視図、（ｂ）は縦断面図である。 本発明の第３の実施形態の圧電デバイスとしてのＴＣＸＯの回路ブロック図である。 第３の実施形態の表面実装型パッケージの構成を示す縦断面図である。 （ａ）は第１乃至第３の実施形態としての表面実装型パッケージの構造を示した縦断面概略図、（ｂ）及び（ｃ）はその変形実施例である。 従来のワンチップＩＣタイプ温度補償水晶発振器の構成図であって、（ａ）は縦断面図、（ｂ）は表面実装容器の底面斜視図である。

符号の説明

１・・水晶振動素子 ２・・ＩＣチップ ３・・表面実装型パッケージ
３ａ・・セラミックパッケージ ３ｂ・・下部凹部 ４・・金属蓋
５・・パッド電極 ６・・導電性接着剤 ７・・接続電極 ８・・金属バンプ
９・・アンダーフィル １０・・枠状体 １１・・パッケージ本体
１１ａ〜１１ｄ・・セラミック絶縁層 ２１・・外部端子電極
２２〜２５・・調整用端子電極 ３１・・外部配線基板 ３２・・フィレット
４３・・表面実装型パッケージ ４３ａ・・セラミックパッケージ
４３ｂ・・下部凹部 ４４・・セラミック蓋 ４４ａ・・凹部
４５・・パッド電極 ４７・・接続電極 ５０・・低融点ガラス
５１ａ、５２ａ・・セラミック絶縁層 ５１ｃ、５２ｃ・・枠状セラミック絶縁層
６１・・外部端子電極 ６２〜６５・・調整用端子電極 ６６・・内部接続端子
６７・・スタッドバンプ ７１・・第１の外部端子パッド
７２・・第２の外部端子パッド ７３・・第３の外部端子パッド
７４・・ＥＥＰＲＯＭ ７５・・ＤＩＯ端子 ７６・・ＣＳ端子
７７・・ＳＣＬＫ端子 ７８・・ＵＴＩＬ端子 ７９・・ＶＣＯＮ端子
８０・・切換制御回路 ８１・・第１の切換回路 ８２・・第２の切換回路
８８・・表面実装型パッケージ ９０・・表面実装型パッケージ
９１・・隔壁 ９２・・密閉空間 ９３・・凹部 ９４・・外部端子電極
９５・・間隙 ９６・・調整用端子電極 ９７・・第２の密閉空間
９８・・第３の密閉空間
１０１・・水晶振動素子 １０２・・ＩＣチップ １０３・・表面実装容器
１０３ａ・・下側凹部 １０４・・カバー １０５・・樹脂
１０６・・導電性接着剤 １１１・・底壁 １１２・・上枠 １１３・・下枠
１１４・・溶接リング １２１・・窪み １２２・・実装端子
１２３・・書込端子

Claims (8)

1. 複数の実装用端子電極を備える表面実装型パッケージにおいて、前記表面実装型パッケージの両主面を除く面に前記実装用端子電極を形成したことを特徴とする表面実装型パッケージ。
2. 複数の実装用端子電極と複数の調整用端子電極とを備えた表面実装型パッケージであって、その上面及び下面を除く面にのみ各端子電極を形成した表面実装型パッケージにおいて、前記実装用端子電極をパッケージ側面の下端近傍に、調整用端子電極を実装用端子電極よりも上方にそれぞれ配置し、実装用端子電極と調整用端子電極との間を絶縁材にて分離した構造を備えていることを特徴とする表面実装型パッケージ。
3. 前記表面実装型パッケージがセラミック多層構造を備えており、前記絶縁材が多層構造を構成する少なくとも一層のセラミック材であることを特徴とする請求項２に記載の表面実装型パッケージ。
4. 前記絶縁材が低融点ガラス材であることを特徴とする請求項２に記載の表面実装型パッケージ。
5. 前記実装用端子電極は前記表面実装型パッケージの外側角部に形成したことを特徴とする請求項１乃至４のいずれかに記載の表面実装型パッケージ。
6. 前記実装用端子電極は前記表面実装型パッケージの両主面を除く面に形成された複数の切り込み部分の内壁面に導電膜を被着することで形成されていることを特徴とする請求項１乃至５のいずれかに記載の表面実装型パッケージ。
7. 前記調整用端子電極が２個であることを特徴とする請求項２乃至６のいずれかに記載の表面実装型パッケージ。
8. 請求項７に記載の表面実装型パッケージに少なくとも圧電振動素子と発振回路及び温度補償回路を構成する回路素子とを収容すると共に、外部からの信号により前記調整用端子電極の端子機能を切り換える機能を有する圧電デバイスであって、前記調整用端子電極のいずれか一方は前記回路素子の温度補償データの入力機能と該回路素子の内部回路が発生するアナログ信号の出力機能とを備えることを特徴とする圧電デバイス。
   

Images